CN114674441A

CN114674441A - 一种基于锁相环的数字输出非制冷红外读出装置

Info

Publication number: CN114674441A
Application number: CN202210052214.8A
Authority: CN
Inventors: 谭果; 方辉; 李海博; 郭健海
Original assignee: NORTH GUANGWEI TECHNOLOGY Inc
Current assignee: NORTH GUANGWEI TECHNOLOGY Inc
Priority date: 2022-01-18
Filing date: 2022-01-18
Publication date: 2022-06-28

Abstract

本发明的提供了一种基于锁相环的非制冷红外读出装置，包括：锁相环及时序模块，其将输入时钟分频、倍频，并产生各个模块所需的驱动时序信号；镜像式探测器前端模块，用于基于所述感光像元和参考像元生成感应电流；列级跨阻放大器模块；采样保持模块；电压比较模块，其包括斜坡信号发生模块和比较器模块；计数器模块，其在所述斜坡信号线性变化时同步计数；列内存储模块，其在所述阶跃电压翻转时，将当时的计数器模块的计数锁存然后输出到数据总线。通过在读出电路中内嵌模数转换器，降低了用户的使用难度和使用成本以及降低了产品的体积，同时，基于锁相环的时序电路还能够降低探测器输入输出端口的工作频率，进一步降低产品的功耗和使用难度。

Description

一种基于锁相环的数字输出非制冷红外读出装置

技术领域

本发明涉及红外成像领域，特别是涉及基于锁相环的数字输出非制冷红外读出装置。

背景技术

目前，非制冷红外成像技术在军事、工农业、医学、天文等领域有着重要的应用。作为非制冷红外成像技术核心的红外焦平面阵列，包括红外探测器阵列和读出电路两部分。其中，微测辐射热计焦平面阵列(FPA) 具有较高的灵敏度，是应用最广泛的一种非制冷红外焦平面阵列，其工作原理是热敏材料吸收入射的红外辐射后温度改变，从而引起自身电阻值的变化，通过测量其电阻值的变化探测红外辐射信号的大小。

微测辐射热计普遍采用微机械加工技术制作的悬臂梁微桥结构。桥面沉积有一层具有高电阻温度系数(TCR)的热敏材料，桥面由两条具有良好力学性能并镀有导电材料的桥腿支撑，桥腿与衬底的接触点为桥墩，桥墩电学上连接到微测辐射热计下的硅读出电路(ROIC)上。通过桥腿和桥墩，热敏材料连接到读出电路的电学通道中，形成一个对温度敏感并连接到读出电路上的像素单元，简称像元。敏感像元又称为敏感微测辐射热计，与之对应的有两种盲像元，其中一种桥面与衬底热学短路，温度恒等于衬底温度，称为热短路像元；另一种是结构与敏感微测辐射热计完全相同，但是被遮挡了，所以不能感应目标辐射，称为被遮挡像元。利用这两种盲微像元可以有效抵消敏感像元阻值随衬底温度变化带来的输出电压波动，实现无TEC(热电制冷器)功能。

读出电路的作用则是对敏感像元的响应信号进行处理(比如滤波、放大)和读出，并对像元电阻的非均匀性进行校正。信号处理的好坏、非均匀性校正的好坏和读出电路自身的噪声都会对红外成像系统的性能造成显著的影响。传统的读出电路采用模拟输出，由于红外信号很微弱并且视频数据量很大，用户需要在硬件上使用高速高精度的模数转换器(ADC) 及其驱动电路。ADC一般要求比特数不低于14，时钟频率可达300MHz，采样速率可达每秒20M个样本。这样不仅增加了噪声和功耗，让用户难以使用，还严重增加了产品的体积和成本。为此，采用数字化输出的非制冷红外读出电路逐渐成为了主流。

发明内容

在下文中给出了关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。

本发明解决的技术问题是提供一种基于锁相环(PLL)的非制冷红外探测器的读出装置，提供了一种在读出电路中内嵌模数转换器，降低了用户的使用难度和使用成本以及降低了产品的体积。同时，基于锁相环的时序电路还能够降低探测器输入输出端口的工作频率，进一步降低产品的功耗和使用难度。

本发明的提供了一种基于锁相环的非制冷红外读出装置，包括：锁相环及时序模块，其接收时钟输入，并将输入时钟分频、倍频，并产生各个模块所需的驱动时序信号；镜像式探测器前端模块，其分成两列，一列是逐行选通的感光像元，另一列是逐行选通参考像元，二者具有完全相同的电路架构和工作时序，其中所述镜像式探测器前端模块用于基于所述感光像元和参考像元生成感应电流；列级跨阻放大器模块，其将所述感应电流放大和滤波后转化为感应电压；采样保持模块，其将所述感应电压保持为保持电压；电压比较模块，其包括斜坡信号发生模块和比较器模块，其中所述斜坡信号发生模块用于生成斜坡信号，所述比较器模块用于比较所述斜坡信号与所述保持电压的大小，并输出阶跃电压；计数器模块，其在所述斜坡信号线性变化时同步计数；列内存储模块，其在所述阶跃电压翻转时，将当时的计数器模块的计数锁存然后输出到数据总线。

一个实施例，所述装置还包括：输出驱动器模块，其用于将所述并行的数据总线通过三态门转化为串行数据并输出到片外。

另一个实施例，所述锁相环及时序模块包括：第一除法器模块，其用于基于输入时钟产生所述输入时钟的D₁分频时钟；第二除法器模块，其输入端连接输出时钟，并输出D₂分频时钟到相位差转换模块；相位差转换模块，其包括鉴频鉴相器模块和电荷泵模块，其用于接收所述D₁分频时钟和所述D₂分频时钟，并基于所述D₁分频时钟和所述D₂分频时钟产生与所述两个时钟相位差有关的电流；环路低通滤波器模块，其用于基于所述与所述两个时钟相位差有关的电流产生与所述两个时钟相位差有关的电压，并控制压控振荡器模块产生输出时钟。

又一个实施例，所述镜像式探测器前端模块包括共用的镜像通道和读出通道以及数模转换器模块；所述读出通道和所述镜像通道分别包括M 个感光像元、一个热短路像元、第一饱和管以及第二饱和管中的一种或其组合；所述读出通道和所述镜像通道中的热短路像元的公共端均为电压 V_s1，感光像元的公共端均为电压V_s2；所述读出通道中的每个感光像元通过选择开关连接到第一饱和管的源端，该饱和管的栅端由所述镜像通道的第一饱和管的栅电压通过缓冲器驱动，漏端为输出端，与所述读出通道的第二饱和管的源端相连，所述读出通道的第二饱和管的漏端接所述读出通道的热短路像元；所述镜像通道中的每个感光像元通过选择开关连接到第一饱和管的源端，该饱和管的栅端基于栅电压通过缓冲器驱动所述读出通道的第一饱和管的栅端，漏端为输出端，与所述镜像通道的第二饱和管的源端相连，所述镜像通道的第二饱和管的漏端接所述镜像通道的热短路像元；所述数模转换器模块用于基于所述读出通道的第一饱和管和第二饱和管之间的电流差产生电压V_gch1和V_gm1，分别用于控制所述读出通道的第二饱和管的栅端和所述镜像通道的第二饱和管的栅端。

再一个实施例，所述镜像通道中的第一饱和管和第二饱和管的体积是所述读出通道的第一饱和管和第二饱和管的体积的K倍。

再一个实施例，所述热短路像元包括多个串联电阻或多个并联电阻或多个串并联电阻中的一种或其组合。

再一个实施例，所述镜像通道中的热短路像元还包括L个饱和管、L 个电阻和L个开关，其中每个电阻的一端分别与一个饱和管的源端连接，每个电阻的另一端分别连接电压为V_s1的公共端，每个饱和管的漏端分别连接一个开关并连接到所述镜像通道的第一饱和管的栅端，每个饱和管的栅端分别连接电压为V_gm1的公共端。

再一个实施例，所述电压比较模块还包括列内缓冲器模块；所述列内缓冲器模块用于分别接收所述保持电压和所述斜坡信号，并将所述保持电压和所述斜坡信号接入所述比较器。

本申请所述的技术方案通过提供了一种在读出电路中内嵌模数转换器，降低了用户的使用难度和使用成本以及降低了产品的体积。同时，基于锁相环的时序电路还能够降低探测器输入输出端口的工作频率，进一步降低产品的功耗和使用难度。

附图说明

为了进一步阐述本发明的以上和其它优点和特征，下面结合附图对本发明的具体实施方式作进一步详细的说明。所述附图连同下面的详细说明一起包含在本说明书中并且形成本说明书的一部分。具有相同的功能和结构的元件用相同的参考标号表示。应当理解，这些附图仅描述本发明的典型示例，而不应看作是对本发明的范围的限定。

图1示意性地示出了根据本发明实施方式的基于锁相环的数字输出读出电路框图；

图2示意性地示出了根据本发明实施方式的14比特单斜率模数转化器时序图；

图3示意性地示出了根据本发明实施方式的一种锁相环实例电路图；

图4示意性地示出了根据本发明实施方式的两种镜像式探测器前端电路实例电路图；

图5示意性地示出了根据本发明实施方式的四种降低像元电阻噪声的电路实例电路图；

图6示意性地示出了根据本发明实施方式的两种热短路像元的冗余选择方案电路图；

图7示意性地示出了根据本发明实施方式的四种列内缓冲器的实例电路图；

图8示意性地示出了根据本发明实施方式的六种列内比较器的实例电路图；

图9示意性地示出了根据本发明实施方式的一种输出驱动器的实例电路图。

具体实施方式

在下文中将结合附图对本发明的示范性实施例进行描述。为了清楚和简明起见，在说明书中并未描述实际实施方式的所有特征。然而，应该了解，在开发任何这种实际实施例的过程中必须做出很多特定于实施方式的决定，以便实现开发人员的具体目标，例如，符合与系统及业务相关的那些限制条件，并且这些限制条件可能会随着实施方式的不同而有所改变。此外，还应该了解，虽然开发工作有可能是非常复杂和费时的，但对得益于本公开内容的本领域技术人员来说，这种开发工作仅仅是例行的任务。在此，还需要说明的一点是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的设备结构和/或处理步骤，而省略了与本发明关系不大的其他细节。

如在前面背景技术部分所述，本发明提供一种基于锁相环的非制冷红外探测器的读出装置，提供了一种在读出电路中内嵌模数转换器，降低了用户的使用难度和使用成本以及降低了产品的体积。同时，基于锁相环的时序电路还能够降低探测器输入输出端口的工作频率，进一步降低产品的功耗和使用难度。

以下结合附图1-9对本发明的实施例进行详细说明。

图1是基于锁相环的数字输出读出电路框图。图1主要包含八部分，即锁相环(PLL)及时序模块101、镜像式探测器前端模块102(以下简称镜像模块)、列级跨阻放大器模块103、采样保持模块104、电压比较模块105、计数器模块106、列内存储器模块107和输出驱动器模块108。其中，锁相环的输入信号是时钟CLK、帧同步信号FS和复位信号RST，产生的输出信号为CLK的同频率同相位信号CLKbuf、CLK的分频信号CLK1和 CLK的倍频信号CLKout。其中，CLKbuf、CLK1和CLKout通过控制时序电路控制了整个读出电路的工作时序，保证了各个模块信号之间的同步。镜像模块102的输入电压信号是Vs1、Vs2和Vg1，其为感光像元提供了偏置电压并产生了感应电流Ipix。列级跨阻放大器模块103(ColAmp)将感应电流Ipix放大和滤波后转化为感应电压Vint。采样保持模块104 (Sample/Hold)将接收到的感应电压Vint采样并保存到保持电容，成为保持电压Vsh，其可以有效的保证在读出电路的过程中的感应电压是保持在恒定的值，而不会发生波动进而影响到读出电路的输出结果。电压比较模块105包括斜坡信号发生模块1051(RampGen)、列内缓冲器模块1052(ColBuf)和比较器模块1053(COMP)三部分。电压比较电路比较保持电压Vsh和斜坡信号Ramp的大小，输出阶跃电压Vstep用于控制列内存储器(ColMemory)的写入，其中斜坡信号Ramp用于作为保持电压Vsh 的参考电压，用以确定保持电压Vsh的数值。在输出阶跃电压Vstep翻转时，存储器模块107保存n比特计数器模块106(counter)当时的编码，并输出到数据总线Vbus[n-1:0]。对于非制冷红外读出电路，计数器比特数 n大于等于14。计数器模块106的输入时钟是锁相环的输出CLKout，复位信号rstRamp与斜坡发生电路时序相同。输出驱动器模块108(Output Driver)将并行的数据总线Vbus[n-1:0]通过三态门转化为串行数据 Dout[p-1:0]并输出到片外。

结合图2，以n为14为例进行说明，单斜率ADC时序图用于解释单斜率ADC的工作原理。ADC的时钟是CLKout，在复位信号rstRamp有效时，计数器复位为0，而斜坡信号复位到复位电压Vrst。复位结束以后，计数器开始计数，而于此同时，斜坡信号Ramp开始线性变化(图中是单调增加)。比较器的输出Vstep为高电平。当Ramp高于保持电压Vsh时， Vstep翻转为低电平。假设此时比较器输出编码为i，那么存储器Latch将编码i锁存。保持电压Vsh越高，锁存的计数器编码i就越大，也就实现了量化过程。具体地，以384×288阵列红外焦平面阵列读出电路为例对本发明进行具体说明，但不用来限制本发明的范围。如在图2的时序图中，对于384×288阵列的探测器，50Hz工作时，一行时间可以设定为68us，量化时间(计数器和RAMP工作的时间)设为64us，那么14比特ADC 的时钟CLKout的周期为3.9ns，频率为256MHz。再设斜坡信号Ramp的范围是0.5V到4.596V，那么ADC的步长VLSB为0.25mV。于是，如果保持电压Vsh为0.5V，复位刚结束，比较器输出Vstep就翻转，对应的编码是0。而如果保持电压Vsh为2.548V，那么对应的编码是8192，比较器翻转时刻为复位后32us。如果保持电压Vsh为3V，那么对应的编码是 10000。也就是说Vsh越大，输出编码越大。

图3是一种锁相环实例，输入时钟CLK经过缓冲器得到CLKbuf，输入时钟CLK、帧同步FS、复位信号RST经过第一除法器模块301(Div1) 产生了CLK的D₁分频时钟CLK1。CLK1与第二除法器模块302(Div2) 的输出CLKfb一起接入相位差转换模块303，其中相位差转换模块303包括鉴频鉴相器(PFD)和电荷泵(CP)，产生了与两个时钟相位差有关的电流Icp，电流Icp经过环路低通滤波器模块304(LPF)成为电压Vctrl，电压Vctrl控制压控振荡器VCO得到输出时钟CLKout，第二除法器模块 302(Div2)再将CLKout进行D₂分频得到CLKfb。于是，CLKout的频率是CLK的D₂/D₁倍。通过锁相环，读出电路产生了三个与输入信号CLK、 FS和RST同步的时钟CLKout、CLKbuf和CLK1，通过时序电路控制各个模块的工作状态。由于CLKout的频率高达256MHz，用户使用很困难，可以让CLK先8分频得到CLK1，CLK1再64倍频得到CLKout。这样输入时钟CLK的频率只有32MHz，降低了时钟引起了噪声，也提高了产品的易用性和稳定性。

图4是两种镜像模块的实例电路图。设电路包含M行N列感光像元。镜像电路包括两列，一列是整个电路共用的镜像列，另一列是读出通道。每一列读出通道包含M个感光像元Rs[M-1:0]、1个热短路像元Rd、1个饱和管M1和M2。热短路像元的公共端为Vs1，感光像元的公共端为电压Vs2。如图4(a)所示，在第一种实例中，每行像元Rs[i]通过选择开关 sw[i]接到饱和管M1的源端。M1的栅端由饱和管Mm1的栅电压通过缓冲器buf1驱动，漏端为输出端，与饱和管M2的漏端相连。M1和M2的电流相减得到感应电流Ipix。外部电压Vg1通过数模转换器模块401(DAC) 产生电压Vgch1和Vgm1，分别用于控制饱和管M2的栅端和镜像列饱和管Mm2的栅端。饱和管M2的漏端接热短路像元Rd，Rd另一端接公共端Vs1.本发明提供的镜像电路最主要特征是镜像列与读出通道完全匹配，工作时序完全相同。因此，镜像列包含M个被遮挡像元Rsm[M-1:0]，公共端也是Vs2。每行Rsm[i]通过也选择开关sw[i]接到饱和管Mm1的源端。饱和管Mm1的栅端与漏端短接并与饱和管Mm2的漏端接一起。饱和管 Mm2的源端接热短路像元Rdm，Rdm另一端接公共端Vs1。镜像列与读出通道的尺寸比为K:1，即Rsm[i]体积是Rs[i]的K倍，Rdm是Rd体积的 K倍，Mm1和Mm2体积是M1和M2的K倍。K的取值一般是1到80。 K越大，镜像列贡献的噪声越低。为了简化制作工艺，Rsm也可以是热短路像元。如图4(b)所示，在第二种实例中，镜像列与读出通道仍然完全匹配，工作时序也完全相同。但是感光像元Rs和镜像列像元Rsm都采用了首尾相连的“共用桥墩”连接方式。为此，二者都增加了开关en[M-1:0]。需要说明的是，像元还可以采用其它的连接方式，只要镜像列与读出通道完全匹配，工作时序也完全相同，那么镜像电路架构都属于本专利范畴。

图5(a)-5(d)所示是四种降低像元电阻噪声的电路实例电路图，包括但不限于应用到Rd电阻和Rdm电阻。像元电阻主要包括热噪声和闪烁噪声，为了降低像元电阻噪声，但又不影响电路正常工作，需要增大电阻体积并保持电阻不变，解决办法就是将多个电阻进行串并联，如图5所示，可以用m²个电阻进行m并m串，比如两并两串、三并三串、四并四串。另外，还可以在m²个电阻中选中j个电阻进行k并k串，于是一共包含m²-j+j*k²个电阻，如图5(d)所示。需要说明的是，电阻还有别的串并联方式，只要符合前述的排列组合方式都属于本专利的范畴。

图6是两种Rdm的冗余选择方案实例电路图，也适用于其他像元电阻。按照设计饱和管Mm2和热短路电阻Rdm的体积是读出通道饱和管 M2和热短路电阻Rd的K倍。在两种Rdm的冗余选择方案中，电路包含 L个(L≥K)饱和管M_m2u[L-1:0]和L个电阻R_dmu[L-1:0]。每个M_m2u和R_dmu的体积与M2和Rd相同或者是M2和Rd的若干倍。如图6(a)所示，在第一种方案中，每个饱和管M_m2u[j]和R_dmu[j]通过开关S₁[j]连接到饱和管 Mm1的栅端，开关S₁[L-1:1]的控制信号由译码器模块601(DEC)产生。如图6(b)所示，在第二种方案中，每个饱和管M_m2u[j]和R_dmu[j]仍然通过开关S₁[j]连接到饱和管Mm1的栅端。但是同时，M_m2u[j]和R_dmu[j]还通过S₁[j]的反信号SN₁[j]控制的开关连接到电压Vs5，开关S₁[L-1:0]和 SN₁[L-1:0]的控制信号由译码器(DEC)产生。因此当电路中有个别的电路发生故障时，可以通过编码器模块601进而选择其余线路完好的电路进行，而无需重新调整电路，避免了浪费时间，有效的提高了效率。

图7是四种列内缓冲器(ColBuf)的实例电路图，在图1中，保持电压Vsh和斜坡信号Ramp经过相同的列内缓冲器，然后接入比较器进行比较。如图7(a)-7(d)所示，列内缓冲器可以用折叠共源共栅运放、两个五管运放并联、源跟随器、ClassAB运放等多种结构来实现。只要保持电压Vsh和斜坡信号Ramp经过相同的列内缓冲器，然后接入比较器进行比较，不论列内缓冲器采用哪种结构，都属于本专利的范畴。

图8是六种列内比较器模块(COMP)的实例电路图。比较器比较正输入Vinp与负输入Vinn的大小，并输出比较结果Vstep。如图8(a)所示，在第一种实例中，MOS管M0到M6构成预放大级，M7到M10构成差分转单端级，或门是数字输出级。正负输入Vinp和Vinn分别接MOS 管M1和M2的栅端，M1和M2的源端短接并与电流源M0的漏端接在一起。M0的源端接电压Vs3，栅端接控制电压Vbias。M1的漏端Von1与二极管接法的M3的漏端及栅端相连，M3源端接电压Vs1。电流源M5 与M3并联，漏端与M3漏端相连，源端与M3源端相连，栅端接控制电压Vnb。M2的漏端Vop1与二极管接法的M4的漏端及栅端相连，M4源端接电压Vs1。电流源M6与M4并联，漏端与M4漏端相连，源端与M4 源端相连，栅端也接控制电压Vnb。Vop1和Von1分别控制差分转单端级 M7和M8的栅端，M7和M8源端接电压Vs1。M8漏端接Vout，M7漏端接二极管接法的MOS管M9的漏端和栅端，M9的源端接电压Vs4。 MOS管M10栅端与M9栅端短接，源端也接Vs4，漏端接Vout。Vout与 Set信号相或得到输出Vstep。电流源M5和M6是可选的。

如图8(b)所示，在第二种实例中，预放大器、数字输出级与第一实例相同，差分转单端级修改为五管开环放大器，由MOS管M7到M11组成。Vop1和Von1分别控制M7和M8的栅端，M7和M8源端短接到电流源M11的漏端，M11源端接电压Vs2，栅端接控制电压Vbias1。M8漏端接Vout，M7漏端接二极管接法的MOS管M9的漏端和栅端，M9的源端接电压Vs4。MOS管M10栅端与M9栅端短接，源端也接Vs4，漏端接Vout。

如图8(c)所示，第三种实例与第一种实例相比，在预放大器和差分转单端级之间插入了正反馈级。Vop1和Von1分别控制正反馈级输入管 M13和M14的栅端，M13和M14的源端短接到电流源M12的漏端，M12 源端接电压Vs4，栅端接控制电压Vbias2。M13和M14的漏端分别是正反馈级的输出Von2和Vop2.二极管接法的M15栅端和漏端短接到Von2， M15源端接电压Vs2。二极管接法的M16栅端和漏端短接到Vop2，M16 源端也接电压Vs2。正反馈管M17漏端接Von2，源端接电压Vs2，栅端由Vop2控制，而正反馈管M18漏端接Vop2，源端接电压Vs2，栅端由 Von2控制。Vop2和Von2再接差分转单端级的输入。

如图8(d)所示，第四种实例是第三种实例的简化，去掉了预放大级，输入直接引入正反馈级。如图8(e)所示，第五种实例与第三种实例相似，预放大器、正反馈级和或门都相同，只是差分转单端级改成了五管开环放大器。如图8(f)所示，第六种实例是第五种实例的简化，去掉了预放大级，输入直接引入正反馈级。

图9是一种输出驱动器模块实例电路图。n比特ADC的并行输出信号通过n个输出短接的三态门转换成串行信号输出到片外。三态门由数字缓冲器(buf)和使能开关实现。开关控制信号en有效时，三态门是一个数字缓冲器；当开关控制信号en无效时，三态门输出处于高阻状态。开关控制信号en由CLKbuf和CLK1控制的译码器来产生，保证各个开关逐次导通，实现并串转换。例如，14比特ADC对应的每列存储器个数也是 14个，存储器数据通过14根数据总线输出到驱动器。驱动器将14根总线进行并转串操作，最后探测器端口只需1个数字输出管脚。

以上通过具体的实施例对本发明进行了说明，但本发明并不限于这些具体的实施例。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。并且，在本发明的结构中，各部件是可以分解和/或重新组合的，这些分解和/或重新组合应该视为本发明的等效方案。

Claims

1.一种基于锁相环的非制冷红外读出装置，其特征在于包括：

锁相环及时序模块，其接收时钟输入，并将输入时钟分频、倍频，并产生各个模块所需的驱动时序信号；

镜像式探测器前端模块，其分成两列，一列是逐行选通的感光像元，另一列是逐行选通参考像元，二者具有完全相同的电路架构和工作时序，其中所述镜像式探测器前端模块用于基于所述感光像元和参考像元生成感应电流；

列级跨阻放大器模块，其将所述感应电流放大和滤波后转化为感应电压；

采样保持模块，其将所述感应电压保持为保持电压；

电压比较模块，其包括斜坡信号发生模块和比较器模块，其中所述斜坡信号发生模块用于生成斜坡信号，所述比较器模块用于比较所述斜坡信号与所述保持电压的大小，并输出阶跃电压；

计数器模块，其在所述斜坡信号线性变化时同步计数；

列内存储模块，其在所述阶跃电压翻转时，将当时的计数器模块的计数锁存然后输出到数据总线。

2.如权利要求1所述的基于锁相环的非制冷红外读出的装置，其特征在于，所述装置还包括：

输出驱动器模块，其用于将所述并行的数据总线通过三态门转化为串行数据并输出到片外。

3.如权利要求1所述的基于锁相环的非制冷红外读出的装置，其特征在于，所述锁相环及时序模块包括：

第一除法器模块，其用于基于输入时钟产生所述输入时钟的D₁分频时钟；

第二除法器模块，其输入端连接输出时钟，并输出D₂分频时钟到相位差转换模块；

相位差转换模块，其包括鉴频鉴相器模块和电荷泵模块，其用于接收所述D₁分频时钟和所述D₂分频时钟，并基于所述D₁分频时钟和所述D₂分频时钟产生与所述两个时钟相位差有关的电流；

环路低通滤波器模块，其用于基于所述与所述两个时钟相位差有关的电流产生与所述两个时钟相位差有关的电压，并控制压控振荡器模块产生输出时钟。

4.如权利要求1所述的基于锁相环的非制冷红外读出的装置，其特征在于，所述镜像式探测器前端模块包括共用的镜像通道和读出通道以及数模转换器模块；

所述参考像元包括热短路像元和/或热短路像元；

所述读出通道和所述镜像通道分别包括M个感光像元、一个热短路像元、第一饱和管以及第二饱和管中的一种或其组合；

所述读出通道和所述镜像通道中的热短路像元的公共端均为电压V_s1，感光像元的公共端均为电压V_s2；

所述读出通道中的每个感光像元通过选择开关连接到第一饱和管的源端，该饱和管的栅端由所述镜像通道的第一饱和管的栅电压通过缓冲器驱动，漏端为输出端，与所述读出通道的第二饱和管的源端相连，所述读出通道的第二饱和管的漏端接所述读出通道的热短路像元；

所述镜像通道中的每个感光像元通过选择开关连接到第一饱和管的源端，该饱和管的栅端基于栅电压通过缓冲器驱动所述读出通道的第一饱和管的栅端，漏端为输出端，与所述镜像通道的第二饱和管的源端相连，所述镜像通道的第二饱和管的漏端接所述镜像通道的热短路像元；

所述数模转换器模块用于基于所述读出通道的第一饱和管和第二饱和管之间的电流差产生电压V_gch1和V_gm1，分别用于控制所述读出通道的第二饱和管的栅端和所述镜像通道的第二饱和管的栅端。

5.如权利要求4所述的基于锁相环的非制冷红外读出的装置，其特征在于，所述镜像通道中的第一饱和管和第二饱和管的体积是所述读出通道的第一饱和管和第二饱和管的体积的K倍。

6.如权利要求4所述的基于锁相环的非制冷红外读出的装置，其特征在于，所述热短路像元包括多个串联电阻或多个并联电阻或多个串并联电阻中的一种或其组合。

7.如权利要求4所述的基于锁相环的非制冷红外读出的装置，其特征在于，所述镜像通道中的热短路像元还包括L个饱和管、L个电阻和L个开关，其中每个电阻的一端分别与一个饱和管的源端连接，每个电阻的另一端分别连接电压为V_s1的公共端，每个饱和管的漏端分别连接一个开关并连接到所述镜像通道的第一饱和管的栅端，每个饱和管的栅端分别连接电压为V_gm1的公共端。

8.如权利要求1所述的基于锁相环的非制冷红外读出的装置，其特征在于，所述电压比较模块还包括列内缓冲器模块；

所述列内缓冲器模块用于分别接收所述保持电压和所述斜坡信号，并将所述保持电压和所述斜坡信号接入所述比较器。