CN114651340A - 可重构晶体管器件 - Google Patents

可重构晶体管器件 Download PDF

Info

Publication number
CN114651340A
CN114651340A CN202080078026.1A CN202080078026A CN114651340A CN 114651340 A CN114651340 A CN 114651340A CN 202080078026 A CN202080078026 A CN 202080078026A CN 114651340 A CN114651340 A CN 114651340A
Authority
CN
China
Prior art keywords
transistor device
fingers
thermal element
reconfigurable
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080078026.1A
Other languages
English (en)
Inventor
凯文·韦斯利·科巴亚希
朱利奥·C·科斯塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Qorvo US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qorvo US Inc filed Critical Qorvo US Inc
Publication of CN114651340A publication Critical patent/CN114651340A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N79/00—Integrated devices, or assemblies of multiple devices, comprising at least one solid-state element covered by group H10N70/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种可重构晶体管器件，包括一个基板、多个第一晶体管叉指(设置在基板上方的第一区域中)以及一个变相开关(PCS)，所述变相开关包括一个变相材料(PCM)块(设置在基板上方的第二区域中)，用于将所述多个第一晶体管叉指第一组与总线选择性耦合，其中，所述PCM块在非晶态下电绝缘，在晶态下导电。所述PCS进一步包括一个设置在所述PCM块附近的热元件，其中，所述第一热元件可将所述PCM块保持在第一温度范围内，直至所述PCM块转化为非晶态，并将所述PCM块保持在第二温度范围内，直至所述第一PCM块转化为晶态。

Description

可重构晶体管器件
相关专利申请
本申请要求2019年11月15日提交的第62/935,662号临时专利申请的权益，所述公开通过本发明的整体引用，成为本发明的一部分。
技术领域
本发明涉及晶体管，具体涉及射频晶体管结构。
背景技术
通过选择性打开和关闭包括晶体管器件的并联晶体管，硅基数字和模拟集成电路模拟晶体管器件外围的可变总栅极宽度。但是，截止晶体管寄生电容、电感和电阻会影响仍打开的晶体管的工作性能。随着频率和输出功率增加，射频(RF)型场效应晶体管(FET)器件(如RF放大器)的性能下降量也随之增加。相应地，采用FET(包括RF放大器)每一端上的隔离开关来提高工作性能。但是，由于隔离开关的优值适中，性能仅得到相对较小的提高。此外，所述隔离开关的数量级通常至少大于放大器外围的有源器件。因此，需要一种新的晶体管结构，在晶体管器件内的通态晶体管和断态晶体管之间提供紧凑性和相对较高的隔离性，以尽量降低寄生效应(降低晶体管器件的性能)的影响。
发明内容
本发明公开了一种可重构晶体管器件，包括一个基板、多个晶体管叉指(设置在基板上方的第一区域中)以及一个变相开关(PCS)，所述变相开关包括一个第一变相材料(PCM)块(设置在基板上方的第二区域中)，用于将所述多个第一晶体管叉指第一组与第一总线选择性耦合，其中，所述第一PCM块在非晶态下电绝缘，在晶态下导电。热元件设置在所述第一PCM块附近，其中，当第一电流范围内的电流流过所述第一热元件时，所述热元件可将所述PCM块保持在第一温度范围内，直至所述第一PCM块转化为非晶态，当第二电流范围内的电流流过所述第一热元件时，可将所述第一PCM块保持在第二温度范围内，直至所述第一PCM块转化为晶态。
在结合附图阅读优选实施例的以下详细说明后，本领域技术人员应理解本发明的范围，并认识到其他方面。
附图说明
附图纳入并构成本说明书的一部分，显示了本发明的一些方面以及解释本发明的原理。
图1为本发明所述基于变相材料(PCM)的变相开关(PCS)第一实施例的剖视图。
图2为本发明所述基于PCM的PCS第二实施例的剖视图。
图3为根据本发明构造的可重构晶体管器件的一个示例性实施例的布局视图。
图4为可重构晶体管器件的最小噪声系数NFmin与频率图，所述可重构晶体管器件包括四个并联晶体管，每个晶体管均包括用于隔离图3所示可重构晶体管器件等的PCS开关。
图5为显示可重构晶体管器件最优γ的史密斯图，所述可重构晶体管器件包括四个并联晶体管，每个晶体管均包括用于隔离图3所示可重构晶体管器件等的PCS开关。
图6为可重构晶体管器件的最大增益与频率图，所述可重构晶体管器件包括四个并联晶体管，每个晶体管均包括用于隔离图3所示可重构晶体管器件等的PCS开关。
具体实施方式
下文所述实施例代表必要的信息，使本领域技术人员能够实践所述实施例并说明其最佳实践方式。在结合附图阅读以下说明后，本领域技术人员应理解本发明的概念，并认识到本文未具体提及的这些概念的应用。应理解，这些概念和应用均在本发明及所附权利要求的范围内。
可以理解的是，虽然术语“第一”、“第二”等在本文中可用于描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于区分各个元件。例如，在不脱离本发明范围的情况下，可将第一元件称为第二元件，同样，也可将第二元件称为第一元件。在本文中，术语“和/或”包括一个或多个相关所列项目的任何及所有组合。
可以理解的是，当提及一个元件(如层、区域或基板)在“另一个元件上”或“延伸到另一个元件上”时，其可直接在其他元件上或直接延伸到其他元件上，或也可存在干预元件。相反，当提及一个元件“直接在另一个元件上”或“直接延伸到另一个元件上”时，则不存在干预元件。同样，可以理解的是，当提及一个元件(如层、区域或基板)“在另一个元件上方”或“延伸到另一个元件上方”时，其可直接在其他元件上方或直接延伸到其他元件上方，或也可存在干预元件。相反，当提及一个元件“直接在另一个元件上方”或“直接延伸到另一个元件上方”时，则不存在干预元件。此外，可以理解的是，当提及一个元件与另一个元件“连接”或“耦合”时，其可与其他元件直接连接或耦合，或也可存在干预元件。相反，当提及一个元件与另一个元件“直接连接”或“直接耦合”时，则不存在干预元件。
“下方”或“上方”、“上”或“下”、“水平”或“垂直”等相关术语在本文中可用于描述一个元件、层或区域与另一个元件、层或区域的关系(如图中所示)。可以理解的是，除图中所示的方向之外，这些术语及上述内容还旨在包括器件的各个方向。
本文所用的术语仅用于说明特定实施例的目的，并不旨在限制本发明。在本文中，除非上下文另有明确说明，否则单数形式“一个(a)”、“一个(an)”和“所述(the)”也包括复数形式。还可以理解的是，在本文中，术语“包括(comprises)”、“包括(comprising)”、“包含(includes)”和/或“包含(including)”规定了存在所述特征、整数、步骤、操作、元件和/或部件，但不排除存在或增加一个或多个其他特征、整数、步骤、操作、元件和/或部件和/或其组合。
除非另有定义，否则本文所用的所有术语(包括技术和科学术语)均具有本发明所属领域普通技术人员公知的相同含义。还可以理解的是，除非另有明确定义，否则本文所用的术语应具有与其在本说明书及相关领域背景下的含义一致的含义，而不会在理想化或过于正式的意义上进行解释。
图1为本发明所述由变相材料(PCM)12(如硫系变相材料，包括但不限于二氧化钒(VO2)、碲化锗(GeTe)和锗锑碲(GST))制成的变相开关(PCS)10的第一示例性实施例的剖视图。PCS 10包括一个由硅或碳化硅等半导体材料制成的基板14。第一半导体触点16和第二半导体触点18横向隔开，并设置在基板14上方。在本示例性实施例中，第一半导体触点16和第二半导体触点18均为氮化镓(GaN)高电子迁移率晶体管(HEMT)源极触点。但是，第一半导体触点16和第二半导体触点18可以是其他类型的半导体触点，如栅极触点和漏极触点。此外，第一半导体触点16和第二半导体触点18可由砷化镓等其他半导体材料制成。
热绝缘层20设置在第一半导体触点16和第二半导体触点18之间的基板14上方。热绝缘层20的热导率在0.1瓦/米-开尔文-0.4瓦/米-开尔文之间。热绝缘层20可由二氧化硅制成，并包括一个用于实现附加绝缘的空气腔。热元件22设置在基板14和热绝缘层20上方。热元件22可由热电半导体材料或用于制造电阻器的欧姆材料制成。此类材料包括但不限于金属和碳化合物。
第一介电层24设置在热绝缘层20和热元件22上方。第一介电层24的热导率通常至少为30瓦/米-开尔文。在本示例性实施例中，第一介电层24由氮化硅制成。
PCM块12设置在热元件22上方，在本示例性实施例中，PCM块12设置在热元件22上方，PCM块12与热元件22相隔数十纳米-数百纳米。在某些实施例中，PCM块12可直接位于热元件22上。
第一金属层段26设置在基板14上方，与第一半导体触点16和PCM块12最左边部分进行电接触。第二金属层段28设置在基板14上方，与第二半导体触点18和PCM块12最右边部分进行电接触，并被PCM块12上方的空隙隔开。在本示例性实施例中，所述空隙在1微米-7微米之间。在某些实施例中，所述空隙在1微米-4微米之间。在其他实施例中，所述空隙在4微米-7微米之间。
第二介电层30设置在PCM块12上方的空隙中。第一外部电触点32设置在第一金属层段26上方，并与第一金属层段26和第一半导体触点16进行导电。第二外部电触点34设置在第二金属层段28上方，并与第二金属层段28和第二半导体触点18进行导电。第二介电层30(设置在PCM块12上方的空隙中)将第一外部电触点32和第二外部电触点34进行电隔离。
在PCS 10工作时，为了使PCS 10处于断态，通过热元件22驱动电流，使PCM块12的温度从结晶温度Tc上升至熔化温度Tm，持续大约100纳秒的时间。在这种情况下，熔化温度Tm将使PCM块12从晶态转化为非晶态。相反，为了使PCS 10处于通态，通过热元件22驱动电流，将PCM块12的温度保持在结晶温度Tc，持续大约1微秒的时间。在这种情况下，结晶温度Tc将使PCM块12从非晶态转化为晶态。结晶温度Tc和熔化温度Tm取决于PCM类型。在某些实施例中，结晶温度Tc的范围为100℃-300℃，熔化温度Tm的范围为500℃-800℃。
图2为本发明所述基于变相材料(PCM)12的变相开关(PCS)10第二实施例的剖视图。在本示例性实施例中，第一PCM块12夹在第一热元件22和基板14之间，热绝缘层20设置热元件22上方。PCS 10第二实施例的操作基本上与图1所示的PCS 10第一实施例的操作相同。
图3为根据本发明构造的可重构晶体管器件36的一个示例性实施例的布局视图。可重构晶体管器件36包括一个基板38和多个第一晶体管叉指40(设置在基板38上方的第一区域42中)。第一变相开关(PCS)44包括一个第一变相材料(PCM)块46(设置在基板38上方的第二区域48中)，用于将所述多个第一晶体管叉指第一组40与第一总线50选择性耦合，其中，所述第一PCM块46在非晶态下电绝缘，在晶态下导电。在本示例性实施例中，第一总线50为栅极总线，所述多个第一晶体管叉指第一组40包括栅极叉指G1、G2、G3和G4。第一热元件52设置在第一PCM块46附近，其中，当第一电流范围内的电流流过第一热元件52时，第一热元件52可将第一PCM块46保持在第一温度范围内，直至第一PCM块46转化为非晶态，当第二电流范围内的电流流过第一热元件52时，可将第一PCM块46保持在第二温度范围内，直至第一PCM块46转化为晶态。在一个示例性实施例中，所述第一电流范围为200毫安-500毫安，所述第二电流范围为700毫安-1000毫安。但是，应理解，所述第一电流范围和第二电流范围取决于第一热元件52的实际尺寸和电阻率、薄膜电阻层厚度等。因此，所述第一电流范围和第二电流范围的其他电流强度可分别产生所述第一温度范围和第二温度范围。
第一热元件52可与控制器56的一个或多个输出端54耦合，其中，当控制器56在第一持续时间内在一个或多个输出端54产生第一输出电压范围时，在所述第一持续时间内，第一电流范围内的电流流过第一热元件52，当控制器56在第二持续时间内在一个或多个输出端54产生第二输出电压范围时，在所述第二持续时间内，第二电流范围内的电流流过第一热元件52。第一PCS 44可采用图1所示PCS 10第一实施例的结构或图2所示PCS 10第二实施例的结构。
可重构晶体管器件36进一步包括一个第二PCS 58，第二PCS 58包括一个第二PCM块60(设置在基板38上方的第三区域62中)，用于将所述多个第一晶体管叉指第二组40与第二总线64选择性耦合，其中，第二PCM块60在非晶态下电绝缘，在晶态下导电。在本示例性实施例中，第二总线64为源极总线，所述多个第一晶体管叉指第二组40包括源极叉指S1、S2和S3。
第二热元件66设置在第二PCM块60附近，其中，当第一电流范围内的电流流过第二热元件66时，第二热元件66可将第二PCM块60保持在第一温度范围内，直至第二PCM块60转化为非晶态，当第二电流范围内的电流流过第二热元件66时，可将第二PCM块60保持在第二温度范围内，直至第二PCM块60转化为晶态。
第二热元件66可与控制器56的一个或多个输出端54耦合，其中，当控制器56在第一持续时间内在一个或多个输出端产生第一输出电压范围时，在所述第一持续时间内，第一电流范围内的电流流过第二热元件66，当控制器56在第二持续时间内在一个或多个输出端54产生第二输出电压范围时，在所述第二持续时间内，第二电流范围内的电流流过第二热元件66。第二PCS 58可采用图1所示PCS 10第一实施例的结构或图2所示PCS 10第二实施例的结构。
可重构晶体管器件36进一步包括一个第三PCS 68，第三PCS 68包括一个第三PCM块70(设置在基板38上方的第四区域72中)，用于将所述多个第一晶体管叉指第三组40与第三总线74选择性耦合，其中，第三PCM块70在非晶态下电绝缘，在晶态下导电。在本示例性实施例中，第三总线为漏极总线，所述多个第一晶体管叉指第三组40包括漏极叉指D1和D2。
第三热元件76设置在所述第三PCM块70附近，其中，当第一电流范围内的电流流过第三热元件76时，第三热元件76可在第一持续时间内将第三PCM块70保持在第一温度范围内，当第二电流范围内的电流流过第三热元件76时，可在第二持续时间内将第三PCM块70保持在第二温度范围内。
第三热元件76可与控制器56的一个或多个输出端54耦合，其中，当控制器56在第一持续时间内在一个或多个输出端54产生第一输出电压范围时，在所述第一持续时间内，第一电流范围内的电流流过第三热元件76，当控制器56在第二持续时间内在一个或多个输出端54产生第二输出电压范围时，在所述第二持续时间内，第二电流范围内的电流流过第三热元件76。第三PCS 68可采用图1所示PCS 10第一实施例的结构或图2所示PCS 10第二实施例的结构。通过GND1接地，第三热元件与控制器56接地端77形成完整回路，所述接地端可与基板38耦合。
可重构晶体管器件36还包括多个第二晶体管叉指78(设置在基板38上方的第四区域80中)，其中，所述多个第二晶体管叉指第一组78与第一总线50耦合，所述多个第二晶体管叉指第二组78与第二总线64耦合，所述多个第二晶体管叉指第三组78与第三总线74耦合。在本示例性实施例中，所述多个第二晶体管叉指第一组78包括栅极叉指G5、G6、G7和G8，而所述多个第二晶体管叉指第二组78包括源极叉指S4、S5和S6。可通过GND2第二接地，将源极叉指S6接地。所述多个第二晶体换叉指第三组78包括漏极叉指D3和D4。
源极叉指S3和源极叉指S4是多个第一晶体管叉指40和多个第二晶体管叉指78的相邻源极叉指。第二PCS 58与源极叉指S3和源极叉指S4交叉。在某些实施例中，源极叉指S3和源极叉指S4由第二PCS 58分离，相距40微米-50微米。在其他实施例中，源极叉指S3和源极叉指S4相距30微米-40微米。在其他实施例中，源极叉指S3和源极叉指S4相距20微米-30微米。在其他实施例中，源极叉指S3和源极叉指S4相距1微米-20微米。
在某些实施例中，多个第一晶体管叉指40和多个第二晶体管叉指78采用氮化镓技术制成。在某些实施例中，可重构晶体管器件36的开关优值范围为10太赫兹-35太赫兹。在某些实施例中，第一PCS 44、第二PCS 58和第三PCS 68的通态电阻范围均为0.1Ω-1.0Ω。在其他实施例中，第一PCS 44、第二PCS 58和第三PCS 68的通态电阻范围均为0.1Ω-0.5Ω。在其他实施例中，第一PCS 44、第二PCS 58和第三PCS 68的通态电阻范围均为0.5Ω-1.0Ω。在某些实施例中，第一PCS 44、第二PCS 58和第三PCS 68的断态电阻范围均为1000Ω-1000000Ω。在其他实施例中，第一PCS 44、第二PCS 58和第三PCS 68的断态电阻范围均为1000Ω-500000Ω。在其他实施例中，第一PCS 44、第二PCS 58和第三PCS 68的断态电阻范围均为500000Ω-1000000Ω。在某些实施例中，第一PCS 44、第二PCS 58和第三PCS68的断态电容范围均为0.5微微法拉-0.001微微法拉之间。在其他实施例中，第一PCS 44、第二PCS 58和第三PCS 68的断态电容范围均为0.5微微法拉-0.1微微法拉。在其他实施例中，第一PCS 44、第二PCS 58和第三PCS 68的断态电容范围均为0.1微微法拉-0.001微微法拉。
图4为可重构晶体管器件的最小噪声系数NFmin与频率(2GHz-12 GHz)图，所述可重构晶体管器件包括四个并联晶体管，每个晶体管均包括用于隔离图3所示可重构晶体管器件36等的PCS开关。当在800微米-200微米的总栅极宽度之间切换时，所述最小噪声系数仅适度下降。
图5为显示可重构晶体管器件最优γ的史密斯图，所述可重构晶体管器件包括四个并联晶体管，每个晶体管均包括用于隔离图3所示可重构晶体管器件36等的PCS开关。与非开关隔离晶体管(仅通过打开或关闭晶体管偏置来改变有效栅极宽度)相比，PCS开关所提供的最优γ偏移使可重构晶体管器件的典型隔离技术得到相对重大的改进。
图6为可重构晶体管器件的最大增益MaxGain与频率范围(2GHz-12 GHz)图，所述可重构晶体管器件包括四个并联晶体管，每个晶体管均包括用于隔离图3所示可重构晶体管器件等的PCS开关。当在800微米-200微米的总栅极宽度之间切换时，所述最大增益仅适度下降。
本领域技术人员应认识到，可对本发明的优选实施例进行改进和修改。所有此类改进和修改均在本文所述概念及所附权利要求的范围内。

Claims (30)

1.一种可重构晶体管器件，包括：
·一个基板；
·多个第一晶体管叉指，设置在所述基板上方的第一区域中；以及
·一个第一变相开关(PCS)，包括：
·一个第一变相材料(PCM)块，设置在所述基板上方的第二区域中，用于将所述多个第一晶体管叉指第一组与第一总线选择性耦合，其中，所述第一PCM块在非晶态下电绝缘，在晶态下导电；以及
·一个设置在所述第一PCM块附近的第一热元件，其中，当第一电流范围内的电流流过所述第一热元件时，所述第一热元件被配置为将所述第一PCM块保持在第一温度范围内，直至所述第一PCM块转化为非晶态，当第二电流范围内的电流流过所述第一热元件时，将所述第一PCM块保持在第二温度范围内，直至所述第一PCM块转化为晶态。
2.根据权利要求1所述的可重构晶体管器件，其中，所述第一热元件被配置为与控制器的一个或多个输出端耦合，其中，当所述控制器在第一持续时间内在所述一个或多个输出端产生第一输出电压范围时，在所述第一持续时间内，第一电流范围内的电流流过所述第一热元件，当所述控制器在第二持续时间内在所述一个或多个输出端产生第二输出电压范围时，在所述第二持续时间内，第二电流范围内的电流流过所述第一热元件。
3.根据权利要求1所述的可重构晶体管器件，其中，所述第一电流范围为200毫安-500毫安，所述第二电流范围为700毫安-1000毫安。
4.根据权利要求1所述的可重构晶体管器件，其中，所述第一PCM块为二氧化钒(VO2)。
5.根据权利要求1所述的可重构晶体管器件，其中，所述第一PCM块为碲化锗(GeTe)。
6.根据权利要求1所述的可重构晶体管器件，其中，所述第一PCS的通态电阻范围为0.1Ω-1.0Ω。
7.根据权利要求1所述的可重构晶体管器件，其中，所述第一PCS的断态电阻范围为1000Ω-1000000Ω。
8.根据权利要求1所述的可重构晶体管器件，其中，所述第一PCS的断态电容范围为0.5微微法拉-0.001微微法拉。
9.根据权利要求1所述的可重构晶体管器件，其中，所述可重构晶体管器件的开关优值范围为10太赫兹-35太赫兹。
10.根据权利要求1所述的可重构晶体管器件，其中，所述多个第一晶体管叉指采用氮化镓技术制成。
11.根据权利要求1所述的可重构晶体管器件，其中，所述第一温度范围为500℃-800℃。
12.根据权利要求11所述的可重构晶体管器件，其中，所述第二温度范围为100℃-300℃。
13.根据权利要求1所述的可重构晶体管器件，其中，所述基板包含碳化硅。
14.根据权利要求2所述的可重构晶体管器件，进一步包括：
·一个第二PCS，包括：
·一个第二PCM块，设置在所述基板上方的第三区域中，用于将所述多个第一晶体管叉指第二组与第二总线选择性耦合，其中，所述第二PCM块在非晶态下电绝缘，在晶态下导电；以及
·一个设置在所述第二PCM块附近的第二热元件，其中，当第一电流范围内的电流流过所述第二热元件时，所述第二热元件被配置为将所述第二PCM块保持在第一温度范围内，直至所述第二PCM块转化为非晶态，当第二电流范围内的电流流过所述第二热元件时，将所述第二PCM块保持在第二温度范围内，直至所述第二PCM块转化为晶态。
15.根据权利要求14所述的可重构晶体管器件，其中，所述第二热元件被配置为与控制器的一个或多个输出端耦合，其中，当所述控制器在第一持续时间内在所述一个或多个输出端产生第一输出电压范围时，在所述第一持续时间内，第一电流范围内的电流流过所述第二热元件，当所述控制器在第二持续时间内在所述一个或多个输出端产生第二输出电压范围时，在所述第二持续时间内，第二电流范围内的电流流过所述第二热元件。
16.根据权利要求15所述的可重构晶体管器件，进一步包括：
·一个第三PCS，包括：
·一个第三PCM块，设置在所述基板上方的第四区域中，用于将所述多个第一晶体管叉指第三组与第三总线选择性耦合，其中，所述第三PCM块在非晶态下电绝缘，在晶态下导电；以及
·一个设置在所述第三PCM块附近的第三热元件，其中，当第一电流范围内的电流流过所述第三热元件时，所述第三热元件被配置为在第一持续时间内将所述第三PCM块保持在第一温度范围内，当第二电流范围内的电流流过所述第三热元件时，在第二持续时间内将所述第三PCM块保持在第二温度范围内。
17.根据权利要求16所述的可重构晶体管器件，其中，所述第三热元件被配置为与控制器的一个或多个输出端耦合，其中，当所述控制器在第一持续时间内在所述一个或多个输出端产生第一输出电压范围时，在所述第一持续时间内，第一电流范围内的电流流过所述第三热元件，当所述控制器在第二持续时间内在所述一个或多个输出端产生第二输出电压范围时，在所述第二持续时间内，第二电流范围内的电流流过所述第三热元件。
18.根据权利要求17所述的可重构晶体管器件，进一步包括多个第二晶体管叉指，设置在所述基板上方的第四区域中，其中，所述多个第二晶体管叉指第一组与第一总线耦合，所述多个第二晶体管叉指第二组与第二总线耦合，所述多个第二晶体管叉指第三组与第三总线耦合。
19.根据权利要求18所述的可重构晶体管器件，其中，所述多个第一晶体管叉指第一组和所述多个第二晶体管叉指第一组为栅极叉指，所述第一总线为栅极总线。
20.根据权利要求19所述的可重构晶体管器件，其中，所述多个第一晶体管叉指第二组和所述多个第二晶体管叉指第二组为源极叉指，所述第二总线为源极总线。
21.根据权利要求20所述的可重构晶体管器件，其中，所述多个第一晶体管叉指和所述多个第二晶体管叉指的相邻源极叉指由第二PCS分离，相距40微米-50微米。
22.根据权利要求20所述的可重构晶体管器件，其中，所述多个第一晶体管叉指和所述多个第二晶体管叉指的相邻源极叉指由第二PCS分离，相距30微米-40微米。
23.根据权利要求20所述的可重构晶体管器件，其中，所述多个第一晶体管叉指和所述多个第二晶体管叉指的相邻源极叉指由第二PCS分离，相距20微米-30微米。
24.根据权利要求20所述的可重构晶体管器件，其中，所述多个第一晶体管叉指和所述多个第二晶体管叉指的相邻源极叉指由第二PCS分离，相距1微米-20微米。
25.根据权利要求20所述的可重构晶体管器件，其中，所述多个第一晶体管叉指第三组和所述多个第二晶体管叉指第三组为漏极叉指，所述第三总线为漏极总线。
26.根据权利要求1所述的可重构晶体管器件，其中，所述第一热元件夹在所述第一PCM块和所述基板之间。
27.根据权利要求26所述的可重构晶体管器件，进一步包括一个设置在所述第一热元件和所述基板之间的热绝缘层。
28.根据权利要求27所述的可重构晶体管器件，其中，所述热绝缘层的热导率在0.1瓦/米-开尔文-0.4瓦/米-开尔文之间。
29.根据权利要求1所述的可重构晶体管器件，其中，所述第一PCM块夹在所述第一热元件和所述基板之间。
30.根据权利要求1所述的可重构晶体管器件，进一步包括一个设置在所述第一热元件上方的热绝缘层。
CN202080078026.1A 2019-11-15 2020-11-14 可重构晶体管器件 Pending CN114651340A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962935662P 2019-11-15 2019-11-15
US62/935,662 2019-11-15
PCT/US2020/060621 WO2021097374A1 (en) 2019-11-15 2020-11-14 Reconfigurable transistor device

Publications (1)

Publication Number Publication Date
CN114651340A true CN114651340A (zh) 2022-06-21

Family

ID=73790257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080078026.1A Pending CN114651340A (zh) 2019-11-15 2020-11-14 可重构晶体管器件

Country Status (4)

Country Link
US (1) US20220392958A1 (zh)
CN (1) CN114651340A (zh)
DE (1) DE112020005640T5 (zh)
WO (1) WO2021097374A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368720B1 (en) * 2014-05-06 2016-06-14 Hrl Laboratories, Llc Method to make phase-change material RF switches with thermal dielectrics
US9362492B2 (en) * 2014-08-25 2016-06-07 Qualcomm Switch Corp. Integrated phase change switch
US9917104B1 (en) * 2017-06-19 2018-03-13 Tower Semiconductor Ltd. Hybrid MOS-PCM CMOS SOI switch

Also Published As

Publication number Publication date
DE112020005640T5 (de) 2022-09-01
US20220392958A1 (en) 2022-12-08
WO2021097374A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
US9917104B1 (en) Hybrid MOS-PCM CMOS SOI switch
US10756268B2 (en) High reliability RF switch based on phase-change material
US9368720B1 (en) Method to make phase-change material RF switches with thermal dielectrics
El-Hinnawy et al. A four-terminal, inline, chalcogenide phase-change RF switch using an independent resistive heater for thermal actuation
KR101680768B1 (ko) 트랜지스터 및 이를 포함하는 전자장치
KR20010053039A (ko) 집적 무기/유기 보상 박막 트랜지스터 회로 및 그 제조방법
El-Hinnawy et al. Improvements in GeTe-based inline phase-change switch technology for RF switching applications
CN114651340A (zh) 可重构晶体管器件
US20230056901A1 (en) Method to integrate dc & rf phase change switches into high-speed sige bicmos
KR20080045746A (ko) 다수의 게이트 소자를 구비한 출력 드라이버 회로
US20240032445A1 (en) Phase change material switch device and related methods
US20230337554A1 (en) Phase change material switch device and related methods
US10536124B1 (en) Power amplifier module using phase-change material (PCM) radio frequency (RF) switches and selectable matching networks
US20230343531A1 (en) Phase change material switch device and related methods
KR100985649B1 (ko) 멀티게이트 전계 효과 트랜지스터 스위치
US20240099167A1 (en) Phase change material switch with improved thermal dissipation and methods for forming the same
US20230422644A1 (en) Vertical phase change switch devices and methods
JP2022517129A (ja) 絶縁体と金属相変化材料を用いた半導体デバイス、及び半導体デバイスの製造方法
US10833259B2 (en) Method of manufacturing phase-change material (PCM) radio frequency (RF) switch using a chemically protective and thermally conductive layer
US20230403954A1 (en) Phase change material switch with improved thermal confinement and methods for forming the same
US20230034420A1 (en) Semiconductor structure and operation circuit
US10916585B2 (en) Stacked phase-change material (PCM) radio frequency (RF) switches with improved RF power handling
US20220415832A1 (en) Tunable inductor device
JP2005101565A (ja) スイッチ用半導体装置及びスイッチ回路
US11050022B2 (en) Radio frequency (RF) switches having phase-change material (PCM) and heat management for increased manufacturability and performance

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: North Carolina

Applicant after: QORVO US, Inc.

Address before: North Carolina

Applicant before: QORVO US, Inc.

CB02 Change of applicant information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination