CN114649013A - 跨存储器阵列的字线使用数据选择的扫描优化 - Google Patents

跨存储器阵列的字线使用数据选择的扫描优化 Download PDF

Info

Publication number
CN114649013A
CN114649013A CN202111551594.1A CN202111551594A CN114649013A CN 114649013 A CN114649013 A CN 114649013A CN 202111551594 A CN202111551594 A CN 202111551594A CN 114649013 A CN114649013 A CN 114649013A
Authority
CN
China
Prior art keywords
sub
memory cells
data
group
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111551594.1A
Other languages
English (en)
Inventor
K·K·姆奇尔拉
V·莫斯基亚诺
S·齐德日茨
J·A·拉克绍
P·Z·亥特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114649013A publication Critical patent/CN114649013A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及跨存储器阵列的字线使用数据选择的扫描优化。系统包含具有子块的存储器阵列，每一子块具有存储器单元群组。与所述存储器阵列可操作地耦合的处理装置将执行包含在通过所述子块编程字线之后对所述字线执行扫描的操作。所述扫描包含：选择所述子块中的第一子块的所述存储器单元群组的第一群组以对所述字线的第一数据进行采样；选择所述子块中的第二子块的所述存储器单元群组的第二群组以对所述字线的第二数据进行采样；同时从所述存储器单元群组的所述第一群组读取所述第一数据且从所述第二群组读取所述第二数据；以及使用所述第一数据和所述第二数据对所述字线执行错误检查。

Description

跨存储器阵列的字线使用数据选择的扫描优化
技术领域
本公开的实施例大体上涉及存储器子系统，且更确切地说，涉及跨存储器阵列的字线使用数据选择的扫描优化。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以将数据存储在存储器装置处且从存储器装置检索数据。
发明内容
在一个方面，本公开涉及一种系统，其包括：存储器阵列，其包括多个子块，多个子块中的每一子块包括存储器单元群组；以及处理装置，其与存储器阵列可操作地耦合，处理装置执行包括以下各项的操作：在通过多个子块编程字线之后对字线执行扫描，其中扫描包括：选择多个子块中的第一子块的存储器单元群组的第一群组以对字线的第一数据进行采样；选择多个子块中的第二子块的存储器单元群组的第二群组以对字线的第二数据进行采样；同时从存储器单元群组的第一群组读取第一数据且从第二群组读取第二数据；以及使用第一数据和第二数据对字线执行错误检查。
在另一个方面，本公开涉及一种系统，其包括：存储器阵列，其包括多个子块，多个子块中的每一子块包括存储器单元群组；以及处理装置，其与存储器阵列可操作地耦合，处理装置执行包括以下各项的操作：通过以下操作致使第一字线通过具有掩模的多个子块进行编程：致使以下被编程到第一电压电平：多个子块中的第一子块的存储器单元群组的第一群组；以及多个子块中的第二子块的存储器单元群组的第二群组；以及致使第一子块和第二子块的存储器单元群组的未编程到第一电压电平的剩余部分被编程到第二电压电平；以及对已编程且耦合到第一字线的第二字线执行扫描，其中执行扫描包括：致使自定义字线电压施加到第二字线，自定义字线电压选择对应于第一字线的编程到第一电压电平的存储器单元群组的存储器单元群组，且取消选择对应于第一字线的编程到第二电压电平的存储器单元群组的存储器单元群组；同时从第二字线的所选存储器单元群组读取数据；以及使用数据对第二字线执行错误检查。
在另一方面，本公开涉及一种方法，其包括：通过以下操作致使第一字线通过存储器阵列的具有掩模的多个子块进行编程：致使以下被编程到第一电压电平：多个子块中的第一子块的存储器单元群组的第一群组；以及多个子块中的第二子块的存储器单元群组的第二群组；以及致使第一子块和第二子块的存储器单元群组的未编程到第一电压电平的剩余部分被编程到第二电压电平；以及对已编程且耦合到第一字线的第二字线执行扫描，其中执行扫描包括：致使自定义字线电压施加到第二字线，自定义字线电压选择对应于第一字线的编程到第一电压电平的存储器单元群组的存储器单元群组，且取消选择对应于第一字线的编程到第二电压电平的存储器单元群组的存储器单元群组；以及同时从第二字线的所选存储器单元群组读取数据；以及使用数据对第二字线执行错误检查。
附图说明
根据下文给出的详细描述和本公开的一些实施例的随附图式将更充分地理解本公开。
图1说明根据一些实施例的包含存储器子系统的实例计算系统。
图2A为根据一些实施例的从字线的多个子块进行数据选择以用于对字线执行扫描的实例示意图。
图2B为根据一些实施例的从字线的多个子块进行数据选择以用于对字线执行扫描的另一实例示意图。
图3A为根据一些实施例的使用掩模字线以从字线的多个子块进行数据选择以用于对字线执行扫描的实例示意图。
图3B为根据实施例的图3A的示意图的实例栅极图版本。
图4A为说明根据实施例的在掩模模式中采用的第一组读取电压电平以用于写入存储器阵列的曲线图。
图4B为说明根据实施例的在数据模式中采用的第二组读取电压电平以用于写入存储器阵列的曲线图。
图5为根据一些实施例的从字线的多个子块选择数据以用于对字线执行扫描的实例方法的流程图。
图6为根据一些实施例的采用掩模以从字线的多个子块选择数据以用于对字线执行扫描的实例方法的流程图。
图7为可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
本公开的实施例是针对跨存储器阵列的字线使用数据选择的扫描优化。存储器子系统可为存储装置、存储器模块或存储装置与存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用存储器子系统，所述存储器子系统包含一或多个组件，例如存储数据的存储器装置。主机系统可提供待存储在存储器子系统处的数据，且可请求待从存储器子系统检索的数据。
存储器装置可为非易失性存储器装置。非易失性存储器装置的一个实例为与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置为一或多个裸片的封装。每一裸片可由一或多个平面组成。平面可分组成逻辑单元(LUN)。对于一些类型的非易失性存储器装置(例如，NAND装置)，每一平面由一组物理块组成。每一块由一组页组成。每一页由一组存储器单元(“单元”)组成。单元为存储信息的电子电路。取决于单元类型，单元可存储二进制信息的一或多个位，且具有与正存储的位数相关的各种逻辑状态。逻辑状态可由二进制值(例如“0”和“1”)或这种值的组合表示。
存储器装置可由按二维网格布置的位组成，也称为存储器阵列。将存储器单元蚀刻到列(下文也称为位线)和行(下文也称为字线)的阵列中的硅晶片上。字线可指存储器装置的存储器单元的一或多个行，所述一或多个行与一或多个位线一起使用以产生存储器单元中的每一个的地址。位线和字线的相交点构成存储器单元的地址。
可对存储器单元执行各种存取操作。举例来说，数据可写入到存储器单元、从存储器单元读取以及从存储器单元擦除。存储器单元可分组成写入单元(例如，页)。对于一些类型的存储器装置，页为最小写入单元。字线可在分组为子块的同一字线上具有多个页。通常在任何给定时间存取子块。尽管每一子块具有其自身的一组位线，但子块共享共同的页缓冲器或感测放大器。
在例如NAND等常规存储器系统中，控制器(例如，处理装置)使用扫描来检查页的完整性。这些页由每字线的子块边界标注，且因此在下文中称为子块。因为缺陷可在子块的局部显现自身，所以对字线的每一个别子块执行缺陷或非缺陷扫描。举例来说，可依次从字线的每一子块读取数据，且对数据执行错误检查。在非缺陷扫描的情况下，可结合临时RAIN奇偶校验方案(例如，在检测到缺陷的情况下，缺陷爆炸半径之外)、其它类型的差错检测和/或用于检测每一子块的存储器单元的固有应力执行扫描。如果所扫描的子块不含错误，那么其完整性完好且不需要采取校正动作。对字线的每一子块执行扫描需要大量处理开销，且因此成本高。举例来说，此类扫描消耗存储器子系统控制器的资源和存储器装置(例如，NAND)的本地媒体控制器的带宽。
本公开的各方面通过以下操作解决以上和其它缺陷：当对存储器装置执行扫描时，选择字线的多个子块的每一子块中的特定存储器单元群组以对数据进行采样，且对所采样数据执行错误检查。在一个实施例中，每一存储器单元群组对应于存储器阵列中的位线或列。跨多个子块的所选存储器单元群组可例如依序编号以改变来自每一相应子块的所选存储器单元群组。设想用于所采样存储器单元群组的其它类型的轮换编号方案。在一个实施例中，跨子块多路复用的感测放大器群组(例如，以一次一个地读取每一子块)被重新利用，使得感测放大器群组的每一感测放大器对来自多个子块的每一相应子块的不同存储器单元群组进行采样。以此方式，跨待在同一时间(例如，同时)读取的多个子块选择伪页的类型，因此降低与个别子块的多次读取和每一子块的对应错误检查相关联的开销成本。因为自每一子块对至少一个数据组块进行采样，所以所有多个子块作为一组(例如，伪页)被有效地扫描。
在替代实施例中，重新利用感测放大器跨多个子块对存储器单元群组进行采样可能是不可能的，其中每一整个子块共享关于感测放大器群组的选择栅极启用信号。在此类实施例中，字线选自潜在地数百个字线，且致使使用掩模编程。掩模可使得来自多个子块的每一相应子块的所选存储器单元群组在第一电压电平处编程，且多个子块的存储器单元群组的其它群组在第二电压电平处编程。在一个实施例中，第一电压电平低于第二电压电平，但在另一实施例中，相反电压电平可为正确。
在替代实施例中，当对耦合到掩模字线的第二字线(或除掩模字线以外的一些字线)执行扫描时，处理装置致使自定义字线电压施加到第二字线。自定义字线电压经调适用于选择对应于掩模字线的编程到第一电压电平的存储器单元群组的跨第二字线的多个子块的存储器单元群组，且取消选择对应于掩模字线的编程到第二电压电平的存储器单元群组的多个子块的存储器单元群组。处理装置随后可同时从第二字线的所选存储器单元群组读取数据且忽略来自未选择的存储器单元群组的数据。处理装置随后可使用数据来执行字线的错误检查同时从所选存储器单元群组读取数据。以此方式，出于错误检测的目的，参考第一实施例，如前所述且如将论述绕过选择栅极启用信号且对多个子块进行采样。
因此，根据本公开的一些实施例实施的系统和方法的优点包含但不限于通过在执行扫描时仅对来自每一子块的存储器单元群组进行采样来明显地降低(例如，减少约75％)读取每一个别子块(例如，页)的数据的开销成本。本公开的原理减少对每一字线执行扫描所需的读取操作的数目，且还减少在从字线读取的数据的错误检查期间需要处理的数据量。不仅存储器子系统控制器执行扫描所需的资源减少，而且存储器装置的本地媒体控制器的带宽消耗也减少。下文论述的存储器子系统内的经编程字线的扫描的其它优点对于本领域的技术人员将显而易见。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或这些的组合。
存储器子系统110可为存储装置、存储器模块或存储装置与存储器模块的组合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡，以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小形DIMM(SO-DIMM)，以及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，运载工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的多个存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与...耦合”通常指代组件之间的连接，其可为间接通信连接或直接通信连接(例如，没有中间组件)，无论有线还是无线，包含例如电、光学、磁性等连接。
主机系统120可包含处理器芯片组和由所述处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，NVDIMM控制器)，以及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110，例如以将数据写入存储器子系统110和从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。在存储器子系统110通过物理主机接口(例如，PCIe总线)与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据以及其它信号的接口。图1说明作为实例的存储器子系统110。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器单元的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)以及五层级单元(PLC)，可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC、PLC或这种的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，和MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可分组为可指代用于存储数据的存储器装置的逻辑单元的页。对于一些类型的存储器(例如，NAND)，页可被分组以形成块。
虽然描述例如非易失性存储器单元的3D交叉点阵列以及NAND型快闪存储器(例如，2D NAND、3D NAND)的非易失性存储器组件，但是存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器，或电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置130通信以执行例如在存储器装置130处读取数据、写入数据或擦除数据之类的操作以及其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲器存储器，或其组合。硬件可包含具有执行本文中所描述的操作的专用(即，硬译码)逻辑的数字电路系统。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
存储器子系统控制器115可包含处理装置，所述处理装置包含配置成执行存储在本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所说明实例中，存储器子系统控制器115的本地存储器119包含配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程以及例程。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，且可实际上依赖于外部控制(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或合适的命令以实现对存储器装置130的所需存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名字空间)与物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收的命令转换成命令指令以存取存储器装置130，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含可从存储器子系统控制器115接收地址并将地址解码以存取存储器装置130的高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)。
在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130进行介质管理操作)。在一些实施例中，存储器子系统110为受管理存储器装置，其为具有裸片上的控制逻辑(例如，本地媒体控制器135)和用于相同存储器装置封装内的媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例为受管理NAND(MNAND)装置。
在一些实施例中，控制器115包含执行跨字线的数据选择和本文中所描述的扫描的扫描器113。扫描器113还可包含例如错误校正码(ECC)编码器/解码器。ECC编码器/解码器可分别对写入存储器装置130的字线的数据执行ECC编码，且对从存储器装置130的字线读取的数据执行ECC解码。可执行ECC解码以对ECC码字进行解码以校正原始读取数据中的错误，且在许多情况下还报告原始读取数据中的位错误的数目。扫描器还可响应于错误检测而采取其它校正动作。在替代实施例中，扫描器113的控制逻辑至少部分地还位于存储器装置130的本地媒体控制器135内。
图2A为根据一些实施例的从字线的多个子块进行数据选择以用于对字线执行扫描的实例示意图。在一个实施例中，存储器装置130的存储器部分130A含有对应于多个子块(例如，分别为SB0、SB1、SB2、SB3)的多个页(例如，页0、页1、页2、页3)。存储器部分130A说明为具有四个子块，但在不同实施例中，较少或较多子块可定义字线(WL0)。每一子块SB0、SB1、SB2以及SB3分别包含多个单元群组201、202、203以及204。
在一些实施例中，控制器115(例如，处理装置)选择多个子块中的第一子块(SB0)的存储器单元群组201的第一群组202A以对字线(WL0)的第一数据进行采样。控制器115进一步选择多个子块中的第二子块(SB1)的存储器单元群组202的第二群组202B以对字线(WL0)的第二数据进行采样。控制器115进一步选择多个子块的第三子块(SB2)的存储器单元群组203的第三群组以对字线(WL0)的第三数据进行采样。控制器进一步选择多个子块的第四子块(SB3)的存储器单元群组204的第四群组以对字线(WL0)的第四数据进行采样。
以此方式，每一子块中的所选存储器单元群组在每一相应子块的对应单元群组中错开。虽然所说明的实施例依序错开所选单元群组，例如存储器单元201A、202B、203C以及204D的第一群组、第二群组、第三群组以及第四群组，但其它实施例可按不同方式(包含随机地)错开所选存储器单元群组。在图2A的实施例中，控制器115可进一步同时读取第一数据、第二数据、第三数据以及第四数据，且使用第一数据、第二数据、第三数据以及第四数据对字线执行错误检查以完成字线(WL0)的扫描的执行。
图2B为根据一些实施例的从字线的多个子块进行数据选择以用于对字线执行扫描的另一实例示意图。在另一实施例中，存储器装置130的存储器部分130B含有对应于多个子块的多个页。在一个实施例中，存储器部分130B为参考图2A所论述的存储器部分130A的更详细版本。存储器部分130A说明为具有四个子块(出于解释的目的，编号为0、1、2以及3)，但在不同实施例中，更少或更多子块可定义多个字线(WL0……WL3)。存储器部分130A可理解为说明每一子块大小为16千字节(KB)的一个实施，所述每一子块包含四个存储器单元群组，每一存储器单元的大小为4KB，但设想每一子块和每一子块群组的不同大小。
在各种实施例中，每一存储器单元群组包含选择栅极，所述选择栅极可单独地启用(例如，打开)以一次读取存储器单元群组的数据或停用(例如，关闭)以防止读取任何数据。因此，举例来说，第一子块包含分别用于第一存储器单元群组的第一选择栅极(SG 0A)、第二选择栅极(SG 0B)、第三选择栅极(SG 0C)以及第四选择栅极(SG 0D)。此外，第二子块包含分别用于第二存储器单元群组的第一选择栅极(SG 1A)、第二选择栅极(SG 1B)、第三选择栅极(SG 1C)以及第四选择栅极(SG 1D)。另外，第三子块包含分别用于第三存储器单元群组的第一选择栅极(SG 2A)、第二选择栅极(SG 2B)、第三选择栅极(SG 2C)以及第四选择栅极(SG 2D)。最后，第四子块包含分别用于第四存储器单元群组的第一选择栅极(SG3A)、第二选择栅极(SG 3B)、第三选择栅极(SG 3C)以及第四选择栅极(SG3D)。
在图2B的实施例中，存储器部分130B包含可一次读取数据子块的四个感测放大器215。为了在对字线执行扫描时错开字线中的数据子块，扫描器113可选择性地启动(或禁用)第一子块的第一选择栅极(SG 0A)、第二子块的第二选择栅极(SG 1B)、第三子块的第三选择栅极(SG 2C)以及第四子块的第四选择栅极(SG 3D)，以同时分别从第一子块的第一存储器单元群组、第二子块的第二存储器单元群组、第三子块的第三存储器单元群组以及第四子块的第四存储器单元群组读取数据。来自不同子块的4KB存储器单元群组(四个子块的每一子块上一个)的同时扫描代替四个单独的读取操作。扫描的此减少将读取开销减少75％。
以此方式，所选存储器单元群组在字线的正扫描缺陷的四个子块中依序错开。可由扫描器113经由相应感测放大器SA-A、SA-B、SA-C以及SA-D执行选择栅极的启用，所述感测放大器可多路复用，每一个用于四个子块中的每一子块的选择栅极。在其它实施例中，存储器单元群组的选择在存储器单元群组中处于相反顺序次序或以不同方式排序，包含随机地。因此，跨多个子块依序选择存储器单元群组的实施例是为了易于说明和解释。
图3A为根据一些实施例的使用掩模字线以从字线的多个子块进行数据选择以用于对字线执行扫描的实例示意图。根据另一实施例，在存储器装置130的存储器部分130C中，存在启用(打开)子块的选择栅极中的每一个的共同的选择栅极启用信号，例如图3B中的启用信号VSG0、VSG1、VSG2。因此，对于特定子块，扫描器113可将所有存储器单元群组打开或将所有存储器单元群组关闭。此共享选择栅极启用信号架构使得参考图2A-2B所描述的实施变得不可能。
为了在此类型的架构中提供替代实施例，扫描器113可致使字线(MWL)使用掩模被编程。为了对掩模字线(MWL)进行编程，存储器装置130的控制逻辑致使跨字线交替的存储器单元群组中的每一相应者编程到第一电压电平(第1VL)。因此，针对编程掩模的存储器装置130可将多个子块中的第一子块(SB0)的存储器单元群组的第一群组(第1群组)、多个子块中的第二子块(SB1)的存储器单元群组的第二群组(第2群组)、多个子块中的第三子块(SB2)的存储器单元群组的第三群组(第3群组)以及多个子块中的第四子块(SB3)的存储器单元群组的第四群组(第4群组)编程到第一电压电平。同样，虽然跨四个子块(SB0、SB1、SB2、SB3)选择的存储器单元群组的第一群组、第二群组、第三群组以及第四群组依序编号，但其它实施例以相反顺序、随机或其它次序选择存储器单元群组。作为编程掩模的部分，存储器装置130进一步使得存储器块群组的剩余部分被编程到第二电压电平。
在第一实施例中，第一电压电平为低(例如，数字“0”)电压电平，且第二电压电平为高(例如，数字“1”)电压电平，但设想不同电压值，其中第二电压电平高于第一电压电平。低电压电平致使所述单元处的栅极打开且因此传递数据，而高电压电平致使栅极关闭且因此充当断开电路。在第二实施例中，第一电压电平为高电压电平，且第二电压电平为低电压电平，其中选择栅极引起与第一实施例相反的切换。
当将扫描字线时，控制器115可使得自定义字线电压施加到字线(例如，WL0、WL1、WL2、WL3等)。自定义字线电压可适用于选择掩模字线的对应于编程到第一电压电平的存储器单元群组的存储器单元群组，且取消选择掩模字线的对应于编程到第二电压电平的存储器单元群组的存储器单元群组。如所说明，因此选择存储器单元的深色的“第1VL”群组，且未选择存储器单元的较浅“第2VL”群组。这意味着跨多个子块的存储器单元群组中的75％未被选择。控制器115可进一步同时从第二字线的所选存储器单元群组读取数据，而未选择的存储器单元群组由于其为开路而不被读取。控制器115可随后使用数据对第二字线执行错误检查。
图3B为根据实施例的图3A的示意图的实例栅极图版本。出于说明的目的，此示意图说明图3A的存储器部分103C的三个子块，即第一子块(SB0)、第二子块(SB1)以及第三子块(SB2)。存储器阵列302中的一组开关318(例如，晶体管)的行包含先前称为SG0A…SG0D、SG1A…SG1D以及SG2A…SG2D的选择栅极，所述选择栅极选择性地实现从这些子块的相应存储器单元群组读取数据。通过VSG0栅极启用信号打开用于第一子块(SB0)的一组开关318，通过VSG1栅极启用信号打开用于第二子块(SB1)的一组开关，且通过VSG2栅极启用信号打开用于第三子块(SB2)的一组开关，其中VSGx打开由“x”标示的特定子块。以此方式，一组开关318可启动和停止对与一组开关318耦合的存储器单元群组中的每一个的存取。
在各种实施例中，掩模字线(掩模WL)如参考图3A所论述(使用呈加粗L的低电压电平和呈加粗H的高电压电平)进行编程且耦合到每一组开关318。编程到掩模字线中的图案化掩模可充当下一层选择器信号以启用(或激活)跨多个子块的不同存储器单元群组的采样选择。
在这些实施例中，掩模字线的多个子块耦合在每一组开关318与第二字线的多个子块之间，例如自定义字线电压(VWL)所施加的所选数据字线(WLZ)。未选择的数据字线(WLX、WLY)可施加常规电压(VPASSR)，其通常打开未选择的字线。选择所选字线以用于扫描，而启用未选择的字线以确保未选择的字线打开，且所选字线上的晶体管充当透明装置。
在各种实施例中，在编程并扫描剩余字线之后，可使用用户数据编程掩模字线(MWL)的未掩蔽部分。换句话说，在对存储器阵列为其一部分的多个字线执行扫描之后，控制器115可使得未选择的存储器单元群组使用数据(例如，用户数据)进行编程。使用此方法，代替浪费用于掩模的完整字线，可将字线的部分恢复到所存储的用户数据，因此避免浪费75％的掩模字线。
图4A为说明根据实施例的在掩模模式中采用的第一组读取电压电平以用于写入存储器阵列302的曲线图。如参考图3A-3B所论述，低电压电平可对应于所选掩模字线部分，而高电压电平可对应于未选择的掩模字线部分(但在其它实施例中，可反转这些电压电平以编码相反选择)。在一个实施例中，擦除或编程到低电压电平的掩模部分为每子块4KB，且编程为高的掩模部分为每子块12KB。
在编程和扫描剩余字线之前，数据字线可以掩模模式使用以为自定义字线电压提供模板，如所论述。在物理块闭合(其中子块为一部分)之前，控制器115可使得存储器装置130切换到用于编程掩模字线的数据模式，其中电压阈值(Vt)定义改变为对应于普通数据电平。图4B为说明根据实施例的在数据模式中采用的第二组读取电压电平以用于写入存储器阵列的曲线图，其仅出于例示性解释的目的。在所说明的实施例中，存在三个数据电压电平，即每子块2KB的存储器单元的第一低数据电压电平、每子块6KB的存储器单元的第二低电压电平以及每子块8KB的存储器单元的高电压电平。
因此，在一些实施例中，控制器115致使含有存储器阵列302的存储器装置130在掩模模式下操作，同时对存储器阵列为一部分的多个字线执行扫描，其中第一电压电平处于第一阈值电压电平且第二电压电平处于第二阈值电压电平。在这些实施例中，控制器115进一步致使存储器装置130在完成扫描之后在数据模式下操作。数据模式致使第一字线的存储器单元使用一组阈值电压电平进行编程，所述一组阈值电压电平经设计用于在不同于第一阈值电压电平和第二阈值电压电平的多个数据电平处的后续读取操作，例如意味着正常读取操作。
图5为根据一些实施例的从字线的多个子块选择数据以用于对字线执行扫描的实例方法500的流程图。方法500可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法500由图1的扫描器113执行。虽然以特定序列或次序来展示，但除非另外规定，否则可修改过程的次序。因此，说明的实施例应仅作为实例理解，且说明的过程可以不同次序执行，并且一些过程可并行执行。此外，可在各种实施例中省略一或多个过程。因此，并非在每个实施例中都需要所有过程。其它过程流程是可能的。
在操作510处，处理逻辑选择多个子块中的第一子块的存储器单元群组的第一数据以对字线的第一数据进行采样。
在操作520处，处理逻辑选择多个子块中的第二子块的存储器单元群组的第二群组以对字线的第二数据进行采样。
在操作530处，处理逻辑可选地还选择多个子块中的第三子块的存储器单元群组的第三群组以对字线的第三数据进行采样。
在操作540处，处理逻辑可选地还选择多个子块中的第四子块的存储器单元群组的第四群组以对字线的第四数据进行采样。
在操作550处，处理逻辑在字线中同时从存储器单元群组的第一群组读取第一数据、从第二群组读取第二数据，以及可选地从存储器单元群组的第三群组读取第三数据和从第四群组读取第四数据。
在操作560处，处理逻辑使用第一数据、第二数据且可选地还使用第三数据和第四数据对字线执行错误检查。方法500可进一步包含响应于基于错误检查的结果检测字线中的缺陷而采取校正动作。
图6为根据一些实施例的采用掩模以从字线的多个子块选择数据以用于对字线执行扫描的实例方法600的流程图。方法600可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法600由图1的扫描器113执行。虽然以特定序列或次序来展示，但除非另外规定，否则可修改过程的次序。因此，说明的实施例应仅作为实例理解，且说明的过程可以不同次序执行，并且一些过程可并行执行。此外，可在各种实施例中省略一或多个过程。因此，并非在每个实施例中都需要所有过程。其它过程流程是可能的。
在操作610处，处理逻辑通过致使存储器单元群组中的两个或更多个被编程而致使第一字线通过存储器阵列的具有掩模的多个子块进行编程，所述存储器单元群组包含在操作615处的多个子块的第一子块的存储器单元群组的第一群组，且在操作620处的多个子块的第二子块的存储器单元群组的第二群组。可通过致使在操作625处的多个子块的第三子块的存储器单元群组的第三群组且在操作630处的多个子块的第四子块的存储器单元群组的第四群组编程到第一电压电平而可选地扩展掩模的编程。存储器单元的第三群组和第四群组的可选编程由虚线指示。
在操作635处，掩模的编程进一步包含处理逻辑，所述处理逻辑致使第一子块、第二子块且可选地第三块和第四块的存储器单元群组的未编程到第一电压电平的剩余部分被编程到第二电压电平。
在操作640处，处理逻辑对已编程且耦合到第一字线的第二字线执行扫描。执行扫描可在操作645、650以及655中实行。
在操作645处，处理逻辑致使自定义字线电压施加到第二字线。自定义字线电压可选择对应于第一字线的编程到第一电压电平的存储器单元群组的存储器单元群组，且取消选择对应于第一字线的编程到第二电压电平的存储器单元群组的存储器单元群组。
在操作650处，处理逻辑同时从在操作645处执行的第二字线的所选存储器单元群组读取数据。
在操作655处，处理逻辑使用数据对第二字线执行错误检查。方法600可进一步包含响应于基于错误检查的结果检测第二字线中的缺陷而采取校正动作。
图7说明计算机系统700的实例机器，在所述计算机系统700内可执行用于使得机器执行本文中所论述的方法中的任何一或多种的指令集。在一些实施例中，计算机系统700可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的扫描器113的操作)。在替代实施例中，机器可连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中进行操作。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行将由所述机器采取的指定动作的指令集的任何机器。此外，虽然说明单个机器，但应认为术语“机器”也包含机器的任何集合，所述机器单独地或共同地执行一组(或多组)指令以执行本文中所论述的方法中的任何一或多种。
实例计算机系统700包含处理装置702、主存储器704(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器710(例如，快闪存储器、静态随机存取存储器(SRAM)等)以及数据存储系统718，其经由总线730彼此通信。
处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元等。更确切地说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置702还可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置702配置成执行指令728，以用于执行本文中所论述的操作和步骤。计算机系统700可进一步包含网络接口装置712以经由网络720通信。
数据存储系统718可包含机器可读存储媒体724(也称为计算机可读媒体)，在所述机器可读存储媒体上存储有一或多个指令集728或者体现本文中所描述的方法或功能中的任何一或多种的软件。指令728还可在其由计算机系统700执行期间完全或至少部分地驻存在主存储器704内和/或处理装置702内，主存储器704和处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718和/或主存储器704可对应于图1的存储器子系统110。
在一个实施例中，指令726包含用以实施对应于扫描器(例如，图1的扫描器113)的功能的指令。虽然在实例实施例中将机器可读存储媒体724展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储供机器执行的指令集或对其进行编码且使机器执行本公开的方法中的任何一或多种的任何媒体。因此应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用于将其工作的主旨最有效地传达给本领域其它技术人员的方式。算法在这里并且通常被认为是引起所要结果的操作的自洽序列。操作为需要对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已证明将这些信号称为位、值、元件、符号、字符、术语、数字等是方便的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅仅是应用于这些量的方便标签。本公开可指将计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据操控和变换为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理数量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。此设备可出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。
本文呈现的算法和显示器在本质上与任何特定的计算机或其它设备无关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施本文中所描述的本公开的教示。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于存储呈机器(例如，计算机)可读形式的信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。
在前述说明书中，本公开的实施例已经参考其具体实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广泛精神和范围的情况下对本公开进行各种修改。因此，说明书和图式应被视为说明性的而非限制性的。

Claims (20)

1.一种系统，其包括：
存储器阵列，其包括多个子块，所述多个子块中的每一子块包括存储器单元群组；以及
处理装置，其与所述存储器阵列可操作地耦合，所述处理装置执行包括以下各项的操作：
在通过所述多个子块编程字线之后对所述字线执行扫描，其中所述扫描包括：
选择所述多个子块中的第一子块的所述存储器单元群组的第一群组以对所述字线的第一数据进行采样；
选择所述多个子块中的第二子块的所述存储器单元群组的第二群组以对所述字线的第二数据进行采样；
同时从所述存储器单元群组的所述第一群组读取所述第一数据且从所述第二群组读取所述第二数据；以及
使用所述第一数据和所述第二数据对所述字线执行错误检查。
2.根据权利要求1所述的系统，其中所述第二群组在所述存储器单元群组的所述第一群组之后依序编号。
3.根据权利要求1所述的系统，其中用于扫描所述字线的所述操作进一步包括：
选择所述多个子块中的第三子块的所述存储器单元群组的第三群组以对所述字线的第三数据进行采样；
选择所述多个子块中的第四子块的所述存储器单元群组的第四群组以对所述字线的第四数据进行采样；以及
同时读取所述第一数据、所述第二数据、所述第三数据和所述第四数据；以及
使用所述第一数据、所述第二数据、所述第三数据和所述第四数据对所述字线执行所述错误检查。
4.根据权利要求3所述的系统，其中所述多个子块中的每一子块包括数据页，且其中所述第一数据、所述第二数据、所述第三数据和所述第四数据包括数据页。
5.根据权利要求3所述的系统，其中所述多个子块中的每一子块的所述存储器单元群组包括存储器单元的各自依序编号的第一群组、第二群组、第三群组和第四群组。
6.根据权利要求1所述的系统，其中所述操作进一步包括响应于基于所述错误检查的结果检测所述字线中的缺陷而采取校正动作。
7.一种系统，其包括：
存储器阵列，其包括多个子块，所述多个子块中的每一子块包括存储器单元群组；以及
处理装置，其与所述存储器阵列可操作地耦合，所述处理装置执行包括以下各项的操作：
通过以下操作致使第一字线利用掩模通过所述多个子块被编程：
致使以下被编程到第一电压电平：
所述多个子块中的第一子块的所述存储器单元群组的第一群组；以及
所述多个子块中的第二子块的所述存储器单元群组的第二群组；以及
致使所述第一子块和所述第二子块的所述存储器单元群组的未编程到所述第一电压电平的剩余部分被编程到第二电压电平；以及
对已编程且耦合到所述第一字线的第二字线执行扫描，其中执行扫描包括：
致使自定义字线电压施加到所述第二字线，所述自定义字线电压选择对应于所述第一字线的编程到所述第一电压电平的存储器单元群组的存储器单元群组，且取消选择对应于所述第一字线的编程到所述第二电压电平的存储器单元群组的存储器单元群组；
同时从所述第二字线的所选存储器单元群组读取数据；以及
使用所述数据对所述第二字线执行错误检查。
8.根据权利要求7所述的系统，其中所述第一电压电平低于所述第二电压电平。
9.根据权利要求7所述的系统，其中用于致使所述第一字线进行编程的所述操作进一步包括：
致使以下被编程到所述第一电压电平：
所述多个子块中的第三子块的所述存储器单元群组的第三群组；以及
所述多个子块中的第四子块的所述存储器单元群组的第四群组，以及
致使所述第三子块和所述第四子块的所述存储器单元群组的剩余部分被编程到所述第二电压。
10.根据权利要求9所述的系统，其中所述多个子块中的每一子块的所述存储器单元群组包括存储器单元的各自依序编号的第一群组、第二群组、第三群组和第四群组。
11.根据权利要求7所述的系统，其进一步包括一组开关以启动和禁止对所述存储器单元群组中的每一个的存取，其中所述第一字线的所述多个子块耦合在每一组开关与所述第二字线的所述多个子块之间。
12.根据权利要求7所述的系统，其中所述操作进一步包括响应于基于所述错误检查的结果检测所述第二字线中的缺陷而采取校正动作。
13.根据权利要求7所述的系统，其中所述操作进一步包括在对所述存储器阵列包括的多个字线执行所述扫描之后，致使未选择的存储器单元群组使用数据进行编程。
14.一种方法，其包括：
通过以下操作致使第一字线利用掩模通过存储器阵列的多个子块被编程：
致使以下被编程到第一电压电平：
所述多个子块中的第一子块的存储器单元群组的第一群组；以及
所述多个子块中的第二子块的存储器单元群组的第二群组；以及
致使所述第一子块和所述第二子块的所述存储器单元群组的未编程到所述第一电压电平的剩余部分被编程到第二电压电平；以及
对已编程且耦合到所述第一字线的第二字线执行扫描，其中执行扫描包括：
致使自定义字线电压施加到所述第二字线，所述自定义字线电压选择对应于所述第一字线的编程到所述第一电压电平的存储器单元群组的存储器单元群组，且取消选择对应于所述第一字线的编程到所述第二电压电平的存储器单元群组的存储器单元群组；以及
同时从所述第二字线的所述所选存储器单元群组读取数据；以及
使用所述数据对所述第二字线执行错误检查。
15.根据权利要求14所述的方法，其中所述第一电压电平低于所述第二电压电平。
16.根据权利要求14所述的方法，其中致使所述第一字线进行编程进一步包括：
致使以下被编程到所述第一电压电平：
所述多个子块中的第三子块的所述存储器单元群组的第三群组；以及
所述多个子块中的第四子块的所述存储器单元群组的第四群组，以及
致使所述第三子块和所述第四子块的所述存储器单元群组的剩余部分被编程到所述第二电压。
17.根据权利要求16所述的方法，其中所述多个子块中的每一子块的所述存储器单元群组包括存储器单元的各自依序编号的第一群组、第二群组、第三群组和第四群组。
18.根据权利要求14所述的方法，其进一步包括响应于基于所述错误检查的结果检测所述第二字线中的缺陷而采取校正动作。
19.根据权利要求14所述的方法，其进一步包括在对所述存储器阵列包括的多个字线执行所述扫描之后，致使所述未选择的存储器单元群组使用数据进行编程。
20.根据权利要求14所述的方法，其进一步包括：
致使含有所述存储器阵列的存储器装置在掩模模式中操作，同时对所述存储器阵列包括的多个字线执行所述扫描，其中所述第一电压电平处于第一阈值电压电平，且所述第二电压电平处于第二阈值电压电平；以及
致使所述存储器装置在完成所述扫描之后在数据模式中操作，所述数据模式致使所述第一字线的所述存储器单元使用一组阈值电压电平进行编程，所述一组阈值电压电平经设计用于在不同于所述第一阈值电压电平和所述第二阈值电压电平的多个数据电平下的后续读取操作。
CN202111551594.1A 2020-12-18 2021-12-17 跨存储器阵列的字线使用数据选择的扫描优化 Pending CN114649013A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/247,633 2020-12-18
US17/247,633 US11475969B2 (en) 2020-12-18 2020-12-18 Scan optimization using data selection across wordline of a memory array

Publications (1)

Publication Number Publication Date
CN114649013A true CN114649013A (zh) 2022-06-21

Family

ID=81992498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111551594.1A Pending CN114649013A (zh) 2020-12-18 2021-12-17 跨存储器阵列的字线使用数据选择的扫描优化

Country Status (2)

Country Link
US (2) US11475969B2 (zh)
CN (1) CN114649013A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11995320B2 (en) * 2021-06-08 2024-05-28 Micron Technology, Inc. Scan fragmentation in memory devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101893145B1 (ko) * 2011-12-06 2018-10-05 삼성전자주식회사 메모리 시스템들 및 그것들의 블록 복사 방법들
US9165683B2 (en) * 2013-09-23 2015-10-20 Sandisk Technologies Inc. Multi-word line erratic programming detection
US9978456B2 (en) * 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9659666B2 (en) * 2015-08-31 2017-05-23 Sandisk Technologies Llc Dynamic memory recovery at the sub-block level
KR20180023190A (ko) * 2016-08-25 2018-03-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10535401B2 (en) * 2018-06-05 2020-01-14 Sandisk Technologies Llc Dynamic bit-scan techniques for memory device programming
WO2022027610A1 (en) * 2020-08-07 2022-02-10 Micron Technology, Inc. Balanced three-level read distrub management in a memory device
US11467763B2 (en) * 2021-01-20 2022-10-11 Micron Technology, Inc. Valid data aware media reliability scanning for memory sub-blocks
KR20220136605A (ko) * 2021-04-01 2022-10-11 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작방법
US11798625B2 (en) * 2021-09-08 2023-10-24 Sandisk Technologies Llc Program dependent biasing of unselected sub-blocks

Also Published As

Publication number Publication date
US11475969B2 (en) 2022-10-18
US20220199184A1 (en) 2022-06-23
US20230012644A1 (en) 2023-01-19
US11715547B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
US11282564B1 (en) Selective wordline scans based on a data state metric
US20220172769A1 (en) Sequential slc read optimization
US11709605B2 (en) Storing zones in a zone namespace on separate planes of a multi-plane memory device
US11605439B2 (en) Remapping bad blocks in a memory sub-system
US11715547B2 (en) Scan optimization using data selection across wordline of a memory array
US11699491B2 (en) Double interleaved programming of a memory device in a memory sub-system
US20220066651A1 (en) Asychronous power loss handling using dummy writes in memory devices
US11869595B2 (en) Memory device programming technique using fewer latches
US11664079B2 (en) Intervallic dynamic start voltage and program verify sampling in a memory sub-system
US11861236B2 (en) Asymmetric plane driver circuits in a multi-plane memory device
US11942160B2 (en) Performing a program operation based on a high voltage pulse to securely erase data
US20230197163A1 (en) Concurrent programming of retired wordline cells with dummy data
US20230207019A1 (en) Multi-level cell and multi-sub-block programming in a memory device
US20240061583A1 (en) Adaptive time sense parameters and overdrive voltage parameters for respective groups of wordlines in a memory sub-system
US11881284B2 (en) Open translation unit management using an adaptive read threshold
US20230178155A1 (en) Fast two-sided corrective read operation in a memory device
US20240086104A1 (en) Data sensing with error correction
US20230393736A1 (en) Managing quad-level cell compaction strategy of a memory device
US11899955B2 (en) Managing a memory sub-system using a cross-hatch cursor
US20230360705A1 (en) Memory programming using consecutive coarse-fine programming operations of threshold voltage distributions
US20230186995A1 (en) Performing data integrity checks to identify defective wordlines
US20230229340A1 (en) Performing memory access operations based on quad-level cell to single-level cell mapping table
US20230067639A1 (en) Eliminating write disturb for system metadata in a memory sub-system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination