CN114637634A - 一种进入芯片测试模式的方法、系统及电子设备 - Google Patents
一种进入芯片测试模式的方法、系统及电子设备 Download PDFInfo
- Publication number
- CN114637634A CN114637634A CN202210212149.0A CN202210212149A CN114637634A CN 114637634 A CN114637634 A CN 114637634A CN 202210212149 A CN202210212149 A CN 202210212149A CN 114637634 A CN114637634 A CN 114637634A
- Authority
- CN
- China
- Prior art keywords
- data
- decoding
- chip
- test mode
- decoded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 57
- 125000004122 cyclic group Chemical group 0.000 claims description 17
- 238000004590 computer program Methods 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 9
- 230000002457 bidirectional effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 238000013461 design Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种进入芯片测试模式的方法、系统及电子设备，通过本申请所提供的方法，在编码过程以及解码过程中使用了BMC编码/解码以及4b5b编码/解码，通过该BMC编码/解码以及4b5b编码/解码的报文数据只需要占用一个数字Pad，并且通过该方式可以实现测试模式的任意切换。
Description
技术领域
本申请涉及芯片测试技术领域，尤其涉及一种进入芯片测试模式的方法、系统及电子设备。
背景技术
芯片(Integrated Circuit，IC)，也称为集成电路，是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。
在芯片封装完成之后，出厂之前，还需要对芯片进行芯片测试，以计算芯片的参数，判断芯片是否合格，芯片测试是保证出厂的每一颗芯片都满足芯片的规格要求的必要手段，为了便于芯片的测试，并且减少芯片的测试时间，节约测试成本，需要在芯片内部设计芯片测试模式进入系统，在芯片进入测试模式后对芯片的各项特性参数进行测试，芯片测试模式进入系统不能影响芯片的正常工作。
当前进入芯片测试模式的方式很多，有GPIO Pad输入模式，I2C配置模式以及EJTAG配置模式，但是这几种进入芯片测试模式的方式都需要占用较多的数字管脚(Pad)，导致进入芯片测试的成本较高。
发明内容
本发申请提供了一种进入芯片测试模式的方法、系统及电子设备，用以解决芯片测试模式的方式都需要占用较多的数字Pad，从而可以释放更多的Pad用于芯片功能测试。
第一方面，本申请提供了一种进入芯片测试模式的方法，其特征在于，所述方法包括：
对芯片中的报文数据进行双向符号编码BMC解码，得到第一解码数据；
对所述第一解码数据进行设定解码，得到第二解码数据；
对所述第二解码数据进行循环冗余CRC校验，得到测试控制模式数据；
根据所述测试控制模式数据，进入芯片测试模式。
通过本申请所提供的方法，在编码过程以及解码过程中使用了BMC编码/解码以及4b5b编码/解码，通过该BMC编码/解码以及4b5b编码/解码的报文数据只需要占用一个数字Pad，并且通过该方式可以实现测试模式的任意切换。
在一种可能的设计中，在对芯片中的报文数据进行双向符号编码BMC解码，得到第一解码数据之前，所述的方法还包括：
对待输入芯片的测试模式控制数据进行CRC校验，并在校验完成后进行所述设定编码，得到第一编码数据；
对所述第一编码数据进行BMC编码，得到第二编码数据；
在所述第二编码数据中插入数据包开始标识以及数据包结束标识，生成所述报文数据。
在一种可能的设计中，所述对所述第一解码数据进行设定解码，得到第二解码数据，包括：
在所述第一解码数据查找出数据包开始标识；
在所述数据包开始标识位对所述第一解码数据进行设定解码，得到第二解码数据。
在一种可能的设计中，所述设定解码为4b5b解码。
第二方面，本申请提供了一种进入芯片测试模式的系统，所述系统包括：
第一解码单元，用于对芯片中的报文数据进行双向符号编码BMC解码，得到第一解码数据；
第二解码单元，用于对所述第一解码数据进行设定解码，得到第二解码数据；
处理单元，用于对所述第二解码数据进行循环冗余CRC校验，得到测试控制模式数据；根据所述测试控制模式数据，进入芯片测试模式。
在一种可能的设计中，所述系统还包括：
第一编码单元，用于对待输入芯片的测试模式控制数据进行CRC校验，并在校验完成后进行所述设定编码，得到第一编码数据；
第二编码单元，用于对所述第一编码数据进行BMC编码，得到第二编码数据；在所述第二编码数据中插入数据包开始标识以及数据包结束标识，生成所述报文数据。
在一种可能的设计中，所述第二解码单元，具体用于在所述第一解码数据查找出数据包开始标识；在所述数据包开始标识位对所述第一解码数据进行设定解码，得到第二解码数据。
在一种可能的设计中，所述设定解码为4b5b解码。
第三方面，本申请提供了一种电子设备，包括：
存储器，用于存放计算机程序；
处理器，用于执行所述存储器上所存放的计算机程序时，实现上述的一种进入芯片测试模式的方法步骤。
第四方面，本申请提供了一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述的一种进入芯片测试模式的方法步骤。
上述第二方面至第四方面中的各个方面以及各个方面可能达到的技术效果请参照上述针对第一方面或第一方面中的各种可能方案可以达到的技术效果说明，这里不再重复赘述。
附图说明
图1为本申请提供的一种进入芯片测试模式的方法流程图；
图2为本申请提供的报文数据架构示意图；
图3为本申请提供的测试控制模式数据的编码过程示意图；
图4为本申请提供的一种进入芯片测试模式的系统结构示意图；
图5为本申请提供的一种电子设备的结构示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。方法实施例中的具体操作方法也可以应用于装置实施例或系统实施例中。需要说明的是，在本申请的描述中“多个”理解为“至少两个”。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。A与B连接，可以表示：A与B直接连接和A与B通过C连接这两种情况。另外，在本申请的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。
下面结合附图，对本申请实施例进行详细描述。
在芯片封装完成之后，出厂之前，还需要对芯片进行芯片测试，以计算芯片的参数，判断芯片是否合格，芯片测试是保证出厂的每一颗芯片都满足芯片的规格要求的必要手段，为了便于芯片的测试，并且减少芯片的测试时间，节约测试成本，需要在芯片内部设计芯片测试模式进入系统，在芯片进入测试模式后对芯片的各项特性参数进行测试，芯片测试模式进入系统不能影响芯片的正常工作。
当前，进入芯片测试模式的方式很多，有GPIO Pad输入模式，I2C配置模式以及EJTAG配置模式，但是这几种进入芯片测试模式的方式都需要占用较多的数字管脚(Pad)，从而减少功能测试管脚数量。
为了解决上述问题，本申请提供了一种进入芯片测试模式的方法，在该方法中，对芯片中的报文数据进行BMC解码，对BMC解码后得到的解码数据进行4b5b解码，然后对得到解码数据进行CRC校验，得到控制模式数据，最终根据控制模式数据进入到芯片测试模式。通过上述方式进入芯片测试模式只需要一根数字Pad，进而减少了数字Pad的占用量，可以提供更多的数字Pad用于芯片功能测试。
参照图1所示为本申请提供了一种进入芯片测试模式的方法流程图，该方法包括：
S1，对芯片中的报文数据进行双向符号编码BMC解码，得到第一解码数据；
在本申请实施例中，在对芯片中的报文数据进行解码之前，还需要将控制模式数据进行编码。
具体来讲，在本申请中，为了得到报文数据，需要确定报文数据的报文数据架构，该报文数据架构如图2所示，在报文数据架构中包括报头、SOP(Start ofpacket，数据包开始标识)、DATA、循环冗余校验CRC以及EOP(End ofpacket，数据包结束标识)。
该报文数据中的报头是32bit的“01”间隔的数据组，可以用来计算BMC clock频率，滤除一些毛刺，以及确认数据传输开始，该报头中的数据不需要进行4b5b编码。
SOP是5bit的数据包起始标识，用以确认数据内容的开始位置。
DATA是32bit的数据，用来存储测试模式控制数据，该数据是需要通过4b5b编码，编码完成后是40bit的数据。
CRC是32bit的校验码，用来检测数据是否正确，4b5b编码完成后是40bit。
EOP是5bit的数据包结束信号，用于确认数据包的结束位置。
这里需要说明是，报文数据架构中的部分数据需要使用4b5b编码来进行编码，在本申请实施例中，4b5b编码表如表1所示：
表1
通过表1所示的编码表可以完成对数据包的4b5b编码。
进一步，在本申请实施例中，对测试控制模式数据的编码过程可以是如图3所示的编码过程，在图3中首先是待输入芯片的测试模式控制数据进行CRC校验，并在CRC校验完成后进行设定编码，也就是进行4b5b编码，从而得到第一编码数据，然后对第一编码数据进行BMC编码，得到第二编码数据，在第二编码数据中插入SOP以及EOP，生成最终需要输入芯片的报文数据。
通过上述的过程就完成了对输入芯片的报文数据的编码过程，在上述的编码过程中使用了BMC编码以及4b5b编码，通过该BMC编码以及4b5b编码的报文数据只需要占用一个数字Pad，并且通过该方式可以实现测试模式的任意切换。
在完成上述的编码过程之后，在芯片内就可以完成对报文数据的对应解码，也就是执行步骤S1开始的解码过程，因此在步骤S1中首先是对报文数据进行BMC解码，得到第一解码数据。
S2，对第一解码数据进行设定解码，得到第二解码数据；
在步骤S1中完成了对报文数据的第一次解码，通过BMC解码之后，得到第一解码数据，在进行第二次解码之前，首先需要确定第一解码数据中的数据包开始位置，也就是确定SOP，在确定SOP之后，再对第一解码数据进行第二次解码，在编码时采用了4b5b编码，此时就对应的对第一解码数据进行4b5b解码，从而得到第二解码数据。
S3，对第二解码数据进行循环冗余CRC校验，得到测试控制模式数据；
在完成4b5b解码得到第二解码数据之后，对解码得到的数据进行CRC校验，这样确保该解码得到的数据的完整性以及准确性，在通过CRC校验之后，就可以得到最终的测试控制模式数据。
S4，根据测试控制模式数据，进入芯片测试模式。
通过本申请所提供的方法，在编码过程以及解码过程中使用了BMC编码/解码以及4b5b编码/解码，通过该BMC编码/解码以及4b5b编码/解码的报文数据只需要占用一个数字Pad，并且通过该方式可以实现测试模式的任意切换。
基于同一发明构思，本申请实施例中还提供了一种进入芯片测试模式的系统，如图4所示为申请中一种进入芯片测试模式的系统结构示意图，该系统包括：
第一解码单元401，用于对芯片中的报文数据进行双向符号编码BMC解码，得到第一解码数据；
第二解码单元402，用于对所述第一解码数据进行设定解码，得到第二解码数据；
处理单元403，用于对所述第二解码数据进行循环冗余CRC校验，得到测试控制模式数据；根据所述测试控制模式数据，进入芯片测试模式。
在一种可能的设计中，所述系统还包括：
第一编码单元，用于对待输入芯片的测试模式控制数据进行CRC校验，并在校验完成后进行所述设定编码，得到第一编码数据；
第二编码单元，用于对所述第一编码数据进行BMC编码，得到第二编码数据；在所述第二编码数据中插入数据包开始标识以及数据包结束标识，生成所述报文数据。
在一种可能的设计中，所述第二解码单元402，具体用于在所述第一解码数据查找出数据包开始标识；在所述数据包开始标识位对所述第一解码数据进行设定解码，得到第二解码数据。
在一种可能的设计中，所述设定解码为4b5b解码。
基于同一发明构思，本申请实施例中还提供了一种电子设备，所述电子设备可以实现前述一种进入芯片测试模式的系统的功能，参考图5，所述电子设备包括：
至少一个处理器501，以及与至少一个处理器501连接的存储器502，本申请实施例中不限定处理器501与存储器502之间的具体连接介质，图5中是以处理器501和存储器502之间通过总线500连接为例。总线500在图5中以粗线表示，其它部件之间的连接方式，仅是进行示意性说明，并不引以为限。总线500可以分为地址总线、数据总线、控制总线等，为便于表示，图5中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。或者，处理器501也可以称为控制器，对于名称不做限制。
在本申请实施例中，存储器502存储有可被至少一个处理器501执行的指令，至少一个处理器501通过执行存储器502存储的指令，可以执行前文论述的落脚区域的输出方法。处理器501可以实现图4所示的系统中各个单元的功能。
其中，处理器501是该装置的控制中心，可以利用各种接口和线路连接整个该控制设备的各个部分，通过运行或执行存储在存储器502内的指令以及调用存储在存储器502内的数据，该系统的各种功能和处理数据，从而对该系统进行整体监控。
在一种可能的设计中，处理器501可包括一个或多个处理单元，处理器501可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器501中。在一些实施例中，处理器501和存储器502可以在同一芯片上实现，在一些实施例中，它们也可以在独立的芯片上分别实现。
处理器501可以是通用处理器，例如中央处理器(CPU)、数字信号处理器、专用集成电路、现场可编程门阵列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，可以实现或者执行本申请实施例中公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的落脚区域的输出方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
存储器502作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块。存储器502可以包括至少一种类型的存储介质，例如可以包括闪存、硬盘、多媒体卡、卡型存储器、随机访问存储器(Random AccessMemory，RAM)、静态随机访问存储器(Static RandomAccess Memory，SRAM)、可编程只读存储器(Programmable Read Only Memory，PROM)、只读存储器(Read Only Memory，ROM)、带电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、磁性存储器、磁盘、光盘等等。存储器502是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。本申请实施例中的存储器502还可以是电路或者其它任意能够实现存储功能的装置，用于存储程序指令和/或数据。
通过对处理器501进行设计编程，可以将前述实施例中介绍的一种进入芯片测试模式的方法所对应的代码固化到芯片内，从而使芯片在运行时能够执行图1所示的实施例的一种进入芯片测试模式的方法的步骤。如何对处理器501进行设计编程为本领域技术人员所公知的技术，这里不再赘述。
基于同一发明构思，本申请实施例还提供一种存储介质，该存储介质存储有计算机指令，当该计算机指令在计算机上运行时，使得计算机执行前文论述的一种进入芯片测试模式的方法。
在一些可能的实施方式中，本申请提供的一种进入芯片测试模式的方法的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当程序产品在装置上运行时，程序代码用于使该控制设备执行本说明书上述描述的根据本申请各种示例性实施方式的一种进入芯片测试模式的方法中的步骤。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种进入芯片测试模式的方法，其特征在于，所述方法包括：
对芯片中的报文数据进行双向符号编码BMC解码，得到第一解码数据；
对所述第一解码数据进行设定解码，得到第二解码数据；
对所述第二解码数据进行循环冗余CRC校验，得到测试控制模式数据；
根据所述测试控制模式数据，进入芯片测试模式。
2.如权利要求1所述的方法，其特征在于，在对芯片中的报文数据进行双向符号编码BMC解码，得到第一解码数据之前，所述的方法还包括：
对待输入芯片的测试模式控制数据进行CRC校验，并在校验完成后进行所述设定编码，得到第一编码数据；
对所述第一编码数据进行BMC编码，得到第二编码数据；
在所述第二编码数据中插入数据包开始标识以及数据包结束标识，生成所述报文数据。
3.如权利要求2所述的方法，其特征在于，所述对所述第一解码数据进行设定解码，得到第二解码数据，包括：
在所述第一解码数据查找出数据包开始标识；
在所述数据包开始标识位对所述第一解码数据进行设定解码，得到第二解码数据。
4.如权利要求1-3中任一权项所述的方法，其特征在于，所述设定解码为4b5b解码。
5.一种进入芯片测试模式的系统，其特征在于，所述系统包括：
第一解码单元，用于对芯片中的报文数据进行双向符号编码BMC解码，得到第一解码数据；
第二解码单元，用于对所述第一解码数据进行设定解码，得到第二解码数据；
处理单元，用于对所述第二解码数据进行循环冗余CRC校验，得到测试控制模式数据；根据所述测试控制模式数据，进入芯片测试模式。
6.如权利要求5所示的系统，其特征在于，所述系统还包括：
第一编码单元，用于对待输入芯片的测试模式控制数据进行CRC校验，并在校验完成后进行所述设定编码，得到第一编码数据；
第二编码单元，用于对所述第一编码数据进行BMC编码，得到第二编码数据；在所述第二编码数据中插入数据包开始标识以及数据包结束标识，生成所述报文数据。
7.如权利要求6所述的系统，其特征在于，所述第二解码单元，具体用于在所述第一解码数据查找出数据包开始标识；在所述数据包开始标识位对所述第一解码数据进行设定解码，得到第二解码数据。
8.如权利要求5-7中任一权项所述的系统，其特征在于，所述设定解码为4b5b解码。
9.一种电子设备，其特征在于，包括：
存储器，用于存放计算机程序；
处理器，用于执行所述存储器上所存放的计算机程序时，实现权利要求1-4中任一项所述的方法步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1-4任一项所述的方法步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210212149.0A CN114637634A (zh) | 2022-03-04 | 2022-03-04 | 一种进入芯片测试模式的方法、系统及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210212149.0A CN114637634A (zh) | 2022-03-04 | 2022-03-04 | 一种进入芯片测试模式的方法、系统及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114637634A true CN114637634A (zh) | 2022-06-17 |
Family
ID=81948474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210212149.0A Pending CN114637634A (zh) | 2022-03-04 | 2022-03-04 | 一种进入芯片测试模式的方法、系统及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114637634A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021180065A1 (zh) * | 2020-03-09 | 2021-09-16 | 华为技术有限公司 | 数据传输方法及通信装置 |
| CN113515447A (zh) * | 2021-05-18 | 2021-10-19 | 中国工商银行股份有限公司 | 系统自动化测试方法及装置 |
-
2022
- 2022-03-04 CN CN202210212149.0A patent/CN114637634A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021180065A1 (zh) * | 2020-03-09 | 2021-09-16 | 华为技术有限公司 | 数据传输方法及通信装置 |
| CN113515447A (zh) * | 2021-05-18 | 2021-10-19 | 中国工商银行股份有限公司 | 系统自动化测试方法及装置 |
Non-Patent Citations (1)
| Title |
|---|
| 牛雨萌: ""基于FPGA 的USB PD 控制器的设计与实现", 《计算机与数字工程》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110634530B (zh) | 芯片的测试系统和测试方法 | |
| EP0127440B1 (en) | Integrated circuit device incorporating a data processing unit and a rom storing applications program therein | |
| CN101373435B (zh) | 可下载固件以及进行测试的处理系统及其处理方法 | |
| KR101773490B1 (ko) | 데이터-의존 회로 경로 응답들을 이용하는 고유하고 복제불가한 플랫폼 식별자들 | |
| US20150370580A1 (en) | Configuration controller for and a method of controlling a configuration of a circuitry | |
| CN110659905A (zh) | 交易验证方法、装置、终端设备以及存储介质 | |
| CN114637634A (zh) | 一种进入芯片测试模式的方法、系统及电子设备 | |
| CN107301284B (zh) | 一种数模混合系统及电源管理电路 | |
| US9621339B1 (en) | Host devices and data transmission methods | |
| CN115858256A (zh) | 一种物联网设备的测试方法、装置及电子设备 | |
| US10031825B2 (en) | Electronic device having multiplexed input/output terminals | |
| TWI637177B (zh) | 用於測試半導體元件之系統及方法 | |
| US20140325300A1 (en) | Semiconductor device | |
| JP4291368B2 (ja) | メモリバスチェック手順 | |
| CN110087080A (zh) | 解码方法、设备及可读存储介质 | |
| CN108304167A (zh) | 一种提高接口调用稳定性方法及装置 | |
| KR20070011743A (ko) | 메모리 장치 및 이를 위한 데이터 처리 방법 | |
| CN114489851B (zh) | 内存芯片的启动方法、装置、计算机设备及存储介质 | |
| KR100219041B1 (ko) | 롬을 자체 테스트하기 위한 방법 | |
| US7496792B2 (en) | Repeat digital message transmission between a microprocessor monitoring circuit and an analyzing tool | |
| CN115879401A (zh) | 一种现场可编程门阵列的端口配置方法 | |
| CN117195822A (zh) | 引脚命名的验证方法、系统及计算机可读存储介质 | |
| CN111984456A (zh) | 能够验算存储器数据的正确性的系统单芯片 | |
| CN115602222A (zh) | 一种编译方法、编译电路、模式寄存器和存储器 | |
| CN114826544A (zh) | 一种双相符号编码bmc解码方法、系统及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220617 |