CN114625674A - 预驱指令架构与预驱指令架构的预取方法 - Google Patents

Abstract

本发明涉及一种预驱指令架构与预驱指令架构的预取方法，预驱指令架构包括缓存模块和预缓存模块。基于预驱指令架构，在分别获取缓存模块接收的第一数据读取请求和预缓存模块接收的第二数据读取请求后，根据第一数据读取请求和第二数据读取请求，确定数据发送主体。进一步地，通过对数据发送主体进行使能控制，以使数据发送主体将存储数据发送至所述处理器。基于此，通过不同的数据发送主体，由缓存模块或预缓存模块的存储数据通道向处理器传输预先存储的存储数据，避免存储器向处理器传输存储数据的延迟，实现处理器对存储器的间接读取，提高读取效率。

Description

预驱指令架构与预驱指令架构的预取方法

技术领域

本发明涉及数据读取技术领域，特别是涉及一种预驱指令架构与预驱指令架构的预取方法。

背景技术

在电子工业领域中，存储器与处理器是构成电子数据功能业务的主要架构。一般地，存储器用于存器相应数据，由处理器进行数据读取及后续处理。

以微电子工业为例，MCU作为其中的一个重要的分支，广泛应用于通信、物联网、汽车电子、屏幕显示等技术领域。随着对MCU的计算和处理能力的要求的提高，MCU正朝着更高集成度，更快速，更强可靠性发展，在更多的领域得到应用。配合MCU的存储器一般是嵌入式FLASH(eflash)，嵌入式Flash是一种非易失存储器，电可擦除可编程，断电期间数据不会丢失，且静态功耗低。MCU中大多采用大容量的eflash和小容量的sram(Static Random-Access Memory静态随机存取存储器)搭配作为存储系统。flash用来存储用户程序，sram存储临时数据。但eflash工作频率比一般的SRAM要慢很多，处理器在读取eflash中的指令的延迟开销很大。

综上所述，可见传统处理器对存储器进行数据读取的方式还存在一些不足。

发明内容

基于此，有必要针对传统处理器对存储器进行数据读取的方式还存在的不足，提供一种预驱指令架构与预驱指令架构的预取方法。

一种预驱指令架构，包括：

缓存模块，分别连接处理器和存储器；

预缓存模块，分别连接处理器、存储器和缓存模块；

其中，缓存模块、预缓存模块与存储器中任意两个或多个间存在存储数据通道；存储器直接向处理器传输存储数据，或基于存储数据通道向处理器传输存储数据。

上述的预驱指令架构，包括缓存模块和预缓存模块。其中，缓存模块、预缓存模块与存储器中任意两个或多个间存在存储数据通道；存储器直接向处理器传输存储数据，或基于存储数据通道向处理器传输存储数据。基于此，在处理器向存储器读取数据时，可由缓存模块或预缓存模块的存储数据通道向处理器传输预先存储的存储数据，避免存储器向处理器传输存储数据的延迟，实现处理器对存储器的间接读取，提高读取效率。

在其中一个实施例中，还包括：

开关控制模块，用于对缓存模块和预缓存模块进行使能控制。

在其中一个实施例中，使能控制、缓存模块接收的数据读取请求以及预缓存模块接收的数据读取请求相关；其中，数据读取请求由处理器发出；

其中，使能控制包括使能、数据清除和预取使能。

一种预驱指令架构的预取方法，包括步骤：

分别获取缓存模块接收的第一数据读取请求和预缓存模块接收的第二数据读取请求；其中，第一数据读取请求和第二数据读取请求由处理器发出；

根据第一数据读取请求和第二数据读取请求，确定数据发送主体；其中，数据发送主体包括缓存模块、预缓存模块或存储器；

对数据发送主体进行使能控制，以使数据发送主体将存储数据发送至处理器。

上述的预驱指令架构的预取方法，在分别获取缓存模块接收的第一数据读取请求和预缓存模块接收的第二数据读取请求后，根据第一数据读取请求和第二数据读取请求，确定数据发送主体。进一步地，通过对数据发送主体进行使能控制，以使数据发送主体将存储数据发送至处理器。基于此，通过不同的数据发送主体，由缓存模块或预缓存模块的存储数据通道向处理器传输预先存储的存储数据，避免存储器向处理器传输存储数据的延迟，实现处理器对存储器的间接读取，提高读取效率。

在其中一个实施例中，第一数据读取请求与第二数据读取请求包括接收地址；

根据第一数据读取请求和第二数据读取请求，确定数据发送主体的过程，包括步骤：

对第一数据读取请求和第二数据读取请求进行数据位比较，确定接收地址的命中对象；其中，命中对象包括缓存模块或预缓存模块；

在存在命中对象时，将命中对象作为数据发送主体，否则将存储器作为数据发送主体；其中，在命中对象为预缓存模块，通过预缓存模块对缓存模块的行替换实现数据发送主体的确定。

在其中一个实施例中，对第一数据读取请求和第二数据读取请求进行数据位比较，确定接收地址的命中对象的过程，包括步骤：

对第一数据读取请求和第二数据读取请求进行高位比较，确定命中对象。

在其中一个实施例中，根据第一数据读取请求和第二数据读取请求，确定数据发送主体的过程，还包括步骤：

对第一数据读取请求地址的下一个行地址高位和缓存模块中所有行进行数据位(Tag)比较；

在数据位命中比较结果为未命中且不存在数据读取请求时，对下一行的行地址启动一次数据读取；

对数据读取的读取结果进行预取处理。

在其中一个实施例中，对数据读取的读取结果进行预取处理的过程，包括步骤：

在数据读取过程中未发生新的数据读取请求时，将读取结果存入预缓存模块。

在其中一个实施例中，对数据读取的读取结果进行预取处理的过程，包括步骤：

在数据读取过程中发生新的数据读取请求，且新的数据读取请求与第二数据读取请求相同时，将读取结果写至当前行；其中，当前行为在命中对象为缓存模块时缓存模块的行替换对象。

在其中一个实施例中，对数据读取的读取结果进行预取处理的过程，包括步骤：

在数据读取过程中发送新的数据读取请求，且新的数据读取请求与第一数据读取请求、第二数据读取请求均不同时，将读取结果存入预缓存模块。

附图说明

图1为一实施方式的预驱指令架构模块结构图；

图2为一实施方式的预驱指令架构的预取方法流程图；

图3为另一实施方式的预驱指令架构的预取方法流程图；

图4为又一实施方式的预驱指令架构的预取方法流程图。

具体实施方式

为了更好地理解本发明的目的、技术方案以及技术效果，以下结合附图和实施例对本发明进行进一步的讲解说明。同时声明，以下所描述的实施例仅用于解释本发明，并不用于限定本发明。

本发明实施例提供了一种预驱指令架构。

图1为一实施方式的预驱指令架构模块结构图，如图1所示，一实施方式的预驱指令架构包括：

缓存模块100，分别连接处理器和存储器；

预缓存模块101，分别连接处理器、存储器和缓存模块100；

其中，缓存模块100、预缓存模块101与存储器中任意两个或多个间存在存储数据通道；存储器直接向处理器传输存储数据，或基于存储数据通道向处理器传输存储数据。

如图1所示，缓存模块100、预缓存模块101和存储器均可直接与处理器连接，进行存储数据的传输。同时，缓存模块100和预缓存模块101可预先获取处理器的存储数据，由缓存模块100和预缓存模块101预先进行存储数据的存储。在处理器有读取请求时，由缓存模块100和预缓存模块101向处理器进行传输。在其中一个实施例中，预缓存模块101的存储数据可向缓存模块100传输，由缓存模块100将存储数据向处理器传输。

在其中一个实施例中，如图1所示，还包括：

开关控制模块，用于对缓存模块100和预缓存模块101进行使能控制。

其中，缓存模块100和预缓存模块101的开启或关闭、进行数据传输(发送和接收)、数据清除等功能，由开关控制模块的使能控制进行控制。例如，通过开关控制模块通过使能控制，关闭缓存模块100和预缓存模块101，此时，存储器直接向处理器传输存储数据。

在其中一个实施例中，使能控制、缓存模块100接收的数据读取请求以及预缓存模块101接收的数据读取请求相关；其中，数据读取请求由处理器发出；

其中，使能控制包括使能、数据清除和预取使能。

其中，使能包括开启或关闭缓存模块100和预缓存模块101，预取使能包括预缓存模块101预先读取处理器的存储数据。

在其中一个实施例中，开关控制模块通过输出使能信号至缓存模块100和预缓存模块101进行使能控制。

其中，使能控制、缓存模块100接收的数据读取请求以及预缓存模块101接收的数据读取请求相关，根据缓存模块100和预缓存模块101接收到的数据读取请求，进行相应的使能控制。例如：仅缓存模块100接收到数据读取请求时，通过使能控制缓存模块100进行存储数据的传输，并通过使能控制关闭预缓存模块101，避免预缓存模块101和存储器向处理器传输存储数据。

在其中一个实施例中，缓存模块100和预缓存模块101均可选用随机存取存储器或高速存储器。

上述任一实施例的预驱指令架构，包括缓存模块100和预缓存模块101。其中，缓存模块100、预缓存模块101与存储器中任意两个或多个间存在存储数据通道；存储器直接向处理器传输存储数据，或基于存储数据通道向处理器传输存储数据。基于此，在处理器向存储器读取数据时，可由缓存模块100或预缓存模块101的存储数据通道向处理器传输预先存储的存储数据，避免存储器向处理器传输存储数据的延迟，实现处理器对存储器的间接读取，提高读取效率。

基于上述的预驱指令架构，本发明实施例还提供了一种预驱指令架构的预取方法。

图2为一实施方式的预驱指令架构的预取方法流程图，如图2所示，一实施方式的预驱指令架构的预取方法包括步骤S100至步骤S102：

S100，分别获取缓存模块接收的第一数据读取请求和预缓存模块接收的第二数据读取请求；其中，第一数据读取请求和第二数据读取请求由处理器发出；

S101，根据第一数据读取请求和第二数据读取请求，确定数据发送主体；其中，数据发送主体包括缓存模块、预缓存模块或存储器；

S102，对数据发送主体进行使能控制，以使数据发送主体将存储数据发送至处理器。

处理器通过发送数据读取请求至缓存模块、预缓存模块和存储器。其中，数据读取请求包括第一数据读取请求和第二数据读取请求。缓存模块接收到的数据读取请求为第一数据读取请求，预缓存模块接收到的数据读取请求为第二数据读取请求。

根据上述的预驱指令架构，缓存模块、预缓存模块和存储器均可作为向处理器发送存储数据的主体，即数据发送主体。由于存储器向处理器发送存储数据是传统的发送方式。因此，在由缓存模块或预缓存模块取代存储器进行存储数据发送，可避免存储器向处理器传输存储数据的延迟。

基于此，在数据发送主体为缓存模块或预缓存模块时，可实现处理器对存储器的间接读取，提高读取效率。在缓存模块和预缓存模块无法作为数据发送主体时，由存储器直接向处理器发送存储数据，保证处理器对存储数据的正常读取。

在其中一个实施例中，数据读取请求包括接收地址或指向地址等用于指示数据发送主体进行数据发送的数据信息。

在其中一个实施例中，图3为另一实施方式的预驱指令架构的预取方法流程图，如图3所示，步骤S101中根据第一数据读取请求和第二数据读取请求，确定数据发送主体的过程，包括步骤S200和步骤S201：

S200，对第一数据读取请求和第二数据读取请求进行数据位比较，确定接收地址的命中对象；其中，命中对象包括缓存模块或预缓存模块；

S201，在存在命中对象时，将命中对象作为数据发送主体，否则将存储器作为数据发送主体；其中，在命中对象为预缓存模块，通过预缓存模块对缓存模块的行替换实现数据发送主体的确定。

缓存模块和预缓存模块接收数据读取请求，即对应的接收地址。其中，第一数据读取请求对应的接收地址与第二数据读取请求对应的接收地址相同。

具体地，缓存模块和预缓存模块分别接收到接收地址并进行数据位比较，当缓存模块命中(hit)(命中对象)时，缓存模块直接返回存储数据给处理器；当缓存模块不命中(miss)(非命中对象)而预缓存模块命中(命中对象)时，则将预缓存模块行替换到缓存模块对应行，同时清除预缓存模块行有效信号，以实现数据发送主体的切换。

在其中一个实施例中，如果缓存模块和预缓存模块都没有命中(非命中对象)则向存储器发出数据读取请求，由存储器作为数据发送主体。

在其中一个实施例中，通过预驱指令架构的使能控制(缓存模块的使能、缓存模块的清除、预缓存模块的预取使能等开关控制功能)，当缓存模块关闭时，存储数据通过预缓存模块返回给处理器，当缓存模块和预缓存模块的使能都关闭时，存储器直接返回指令数据给处理器。

在其中一个实施例中，图4为又一实施方式的预驱指令架构的预取方法流程图，如图4所示，步骤S200中对第一数据读取请求和第二数据读取请求进行数据位比较，确定接收地址的命中对象的过程，包括步骤S300：

S300，对第一数据读取请求和第二数据读取请求进行高位比较，确定命中对象。

通过高位(Tag)比较，确定接收地址的命中对象。

在其中一个实施例中，如图3所示，步骤S101中根据第一数据读取请求和第二数据读取请求，确定数据发送主体的过程，还包括步骤S202至步骤S204：

S202，对第一数据读取请求地址的下一个行地址高位和缓存模块中所有行进行数据位(Tag)命中比较；

S203，在数据位命中比较结果为未命中且不存在数据读取请求时，对下一行的行地址启动一次数据读取；

S204，对数据读取的读取结果进行预取处理。

对当前读请求地址的下一个行地址高位与缓存模块所有行的数据位(Tag)进行命中比较，根据数据位命中比较结果实现预取处理。例如：如果未命中，且当前无数据读取请求(处理器的数据读取操作)时，则由处理器启动一次数据读取请求，读取下一个行地址的数据作为数据读取的读取结果。根据读取结果进行预取处理。

在其中一个实施例中，还包括步骤：

在数据位命中比较结果为命中时，不进行数据读取。

在其中一个实施例中，预取处理为顺序预取。

在其中一个实施例中，如图4所示，步骤S204中对数据读取的读取结果进行预取处理的过程，包括步骤S301：

S301，在数据读取过程中未发生新的数据读取请求时，将读取结果存入预缓存模块。

其中，数据读取过程即在读取结果被读取回之前，未发生新的数据读取请求(处理器未进行新的数据读取操作)，则将读取结果存入预缓存模块，实现预取处理。

在其中一个实施例中，如图4所示，步骤S204中对数据读取的读取结果进行预取处理的过程，还包括步骤S302：

S302，在数据读取过程中发生新的数据读取请求，且新的数据读取请求与第二数据读取请求相同时，将读取结果写至当前行；其中，当前行为在命中对象为缓存模块时缓存模块的行替换对象。

其中，数据读取过程即在读取结果被读取回之前，发生了新的数据读取请求(处理器进行了新的数据读取操作)。新的数据读取请求与第二数据读取请求相同，即代表处理器的数据读取命中了预缓存模块，则将读取结果写至上述的缓存模块的当前行。同时，该当前行为在命中对象为缓存模块时缓存模块的行替换对象，基于此，确定被替换的缓存模块的行，实现数据发送主体的切换下的预取处理，有利于提升预取处理的效率。

在其中一个实施例中，如图4所示，步骤S204中对数据读取的读取结果进行预取处理的过程，还包括步骤S303：

S303，在数据读取过程中发送新的数据读取请求，且新的数据读取请求与第一数据读取请求、第二数据读取请求均不同时，将读取结果存入预缓存模块。

其中，数据读取过程即在读取结果被读取回之前，发生了新的数据读取请求(处理器进行了新的数据读取操作)。新的数据读取请求与第一数据读取请求、第二数据读取请求均不同，代表处理器的数据读取对象为存储器，由存储器直接向处理器发送存储数据。此时，将读取结果存入预缓存模块，完成预取处理。

上述任一实施例的预驱指令架构的预取方法，在分别获取缓存模块接收的第一数据读取请求和预缓存模块接收的第二数据读取请求后，根据第一数据读取请求和第二数据读取请求，确定数据发送主体。进一步地，通过对数据发送主体进行使能控制，以使数据发送主体将存储数据发送至处理器。基于此，通过不同的数据发送主体，由缓存模块或预缓存模块的存储数据通道向处理器传输预先存储的存储数据，避免存储器向处理器传输存储数据的延迟，实现处理器对存储器的间接读取，提高读取效率。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种预驱指令架构，其特征在于，包括：

缓存模块，分别连接处理器和存储器；

预缓存模块，分别连接所述处理器、所述存储器和所述缓存模块；

其中，所述缓存模块、所述预缓存模块与所述存储器中任意两个或多个间存在存储数据通道；所述存储器直接向所述处理器传输存储数据，或基于所述存储数据通道向所述处理器传输存储数据。

2.根据权利要求1所述的预驱指令架构，其特征在于，还包括：

开关控制模块，用于对所述缓存模块和所述预缓存模块进行使能控制。

3.根据权利要求2所述的预驱指令架构，其特征在于，所述使能控制、所述缓存模块接收的数据读取请求以及所述预缓存模块接收的数据读取请求相关；其中，所述数据读取请求由所述处理器发出；

其中，所述使能控制包括使能、数据清除和预取使能。

4.一种预驱指令架构的预取方法，其特征在于，包括步骤：

分别获取缓存模块接收的第一数据读取请求和预缓存模块接收的第二数据读取请求；其中，所述第一数据读取请求和所述第二数据读取请求由处理器发出；

根据所述第一数据读取请求和所述第二数据读取请求，确定数据发送主体；其中，所述数据发送主体包括所述缓存模块、所述预缓存模块或存储器；

对所述数据发送主体进行使能控制，以使所述数据发送主体将存储数据发送至所述处理器。

5.根据权利要求4所述的预驱指令架构的预取方法，其特征在于，所述第一数据读取请求与所述第二数据读取请求包括接收地址；

所述根据所述第一数据读取请求和所述第二数据读取请求，确定数据发送主体的过程，包括步骤：

对所述第一数据读取请求和所述第二数据读取请求进行数据位比较，确定所述接收地址的命中对象；其中，所述命中对象包括缓存模块或所述预缓存模块；

在存在命中对象时，将所述命中对象作为所述数据发送主体，否则将所述存储器作为所述数据发送主体；其中，在所述命中对象为所述预缓存模块，通过所述预缓存模块对所述缓存模块的行替换实现数据发送主体的确定。

6.根据权利要求5所述的预驱指令架构的预取方法，其特征在于，所述对所述第一数据读取请求和所述第二数据读取请求进行数据位比较，确定所述接收地址的命中对象的过程，包括步骤：

对所述第一数据读取请求和所述第二数据读取请求进行高位比较，确定所述命中对象。

7.根据权利要求5所述的预驱指令架构的预取方法，其特征在于，所述根据所述第一数据读取请求和所述第二数据读取请求，确定数据发送主体的过程，还包括步骤：

对所述第一数据读取请求地址的下一个行地址高位和所述缓存模块中所有行进行数据位比较；

在所述数据位命中比较结果为未命中且不存在数据读取请求时，对所述下一行的行地址启动一次数据读取；

对所述数据读取的读取结果进行预取处理。

8.根据权利要求7所述的预驱指令架构的预取方法，其特征在于，所述对所述数据读取的读取结果进行预取处理的过程，包括步骤：

在所述数据读取过程中未发生新的数据读取请求时，将所述读取结果存入所述预缓存模块。

9.根据权利要求7所述的预驱指令架构的预取方法，其特征在于，所述对所述数据读取的读取结果进行预取处理的过程，包括步骤：

在所述数据读取过程中发生新的数据读取请求，且新的数据读取请求与所述第二数据读取请求相同时，将所述读取结果写至所述当前行；其中，所述当前行为在所述命中对象为所述缓存模块时所述缓存模块的行替换对象。

10.根据权利要求7所述的预驱指令架构的预取方法，其特征在于，所述对所述数据读取的读取结果进行预取处理的过程，包括步骤：

在所述数据读取过程中发送新的数据读取请求，且新的数据读取请求与所述第一数据读取请求、所述第二数据读取请求均不同时，将所述读取结果存入所述预缓存模块。

Images