CN114614900A - 基于epon的双通道olt端收发一体芯片 - Google Patents

基于epon的双通道olt端收发一体芯片 Download PDF

Info

Publication number
CN114614900A
CN114614900A CN202210224061.0A CN202210224061A CN114614900A CN 114614900 A CN114614900 A CN 114614900A CN 202210224061 A CN202210224061 A CN 202210224061A CN 114614900 A CN114614900 A CN 114614900A
Authority
CN
China
Prior art keywords
channel
signal
rate
digital
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210224061.0A
Other languages
English (en)
Inventor
范樟
李景虎
林安
涂航辉
黄凌
郑维银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Yixinyuan Semiconductor Technology Co ltd
Original Assignee
Chengdu Yixinyuan Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Yixinyuan Semiconductor Technology Co ltd filed Critical Chengdu Yixinyuan Semiconductor Technology Co ltd
Priority to CN202210224061.0A priority Critical patent/CN114614900A/zh
Publication of CN114614900A publication Critical patent/CN114614900A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)

Abstract

基于EPON的双通道OLT端收发一体芯片，属于集成电路和光通信领域，本发明为解决基于EPON标准的OLT终端虽然成本低，但速率也低的问题。本发明包括突发模式接收机RX、连续模式发射机TX和数字控制单元Digital；突发模式接收机RX设置不同速率的两个通道，两个通道择一工作；突发模式接收机RX接收OUN客户端不同幅值电信号，通过其中一个通道输出；连续模式发射机TX接收PCB板衰减输出的电信号，根据衰减程度选择旁路ByPass路径传输，或经过时钟数据恢复CDR路径提高信号质量后输出；数字控制单元Digital根据外部指令控制突发模式RX的通道选择，和控制连续模式发射机TX的路径选择。

Description

基于EPON的双通道OLT端收发一体芯片
技术领域
本发明涉及适用于1G和10G两种速率的双通道OLT端收发芯片，属于集成电路和光通信领域。OLT(optical line terminal，光线路终端)，EPON(Ethernet Passive OpticalNetwork，以太网无源光网络)。
背景技术
在光通信局端设备OLT中，突发LA(限幅放大器)完成对上一级TIA(跨阻放大器)传送来的不同幅度电信号进行限幅放大。LA中还包含LOS(Loss of Signal，光信号丢失)模块，判断LA输入信号是否符合传输协议要求并作出关断或者开启主通道的操作。连续LDD(Laser Diode Driver激光二极管驱动器)将电信号的数据流转化为调制电流驱动激光器发光传递光信号。LDD中包含阈值配置模块配合APC(自动光功率控制)和ATC(自动温度控制)模块完成对LDD的反馈控制。
EPON技术的分光束和带宽相比于更先进的GPON技术要低许多，但是基于EPON标准下铺设的光网络保有量巨大且使用成本较低，因此EPON技术在发展中国家依旧具有广阔的市场前景。
然而随着市场的竞争和新时代的迈进，需要对基于EPON技术的局端设备OLT收发一体芯片的架构和速率进行升级。
因此，针对以上不足，需要对基于成本低的EPON标准的OLT终端的速率进行升级，使其能满足市场的需求，做到低成本、高速率。
发明内容
针对现有基于EPON标准的OLT终端虽然成本低，但速率也低的问题，本发明提供一种基于EPON的双通道OLT端收发一体芯片。追赶带宽更高的GPON技术，并在低成本方面形成竞争优势。
本发明所述基于EPON的双通道OLT端收发一体芯片，包括突发模式接收机RX、连续模式发射机TX和数字控制单元Digital；
突发模式接收机RX设置不同速率的两个通道，两个通道择一工作；突发模式接收机RX接收OUN客户端不同幅值电信号，通过其中一个通道输出；
连续模式发射机TX接收PCB板衰减输出的电信号，根据衰减程度选择旁路ByPass路径传输，或经过时钟数据恢复CDR路径提高信号质量后输出；
数字控制单元Digital根据外部指令控制突发模式RX的通道选择，和控制连续模式发射机TX的路径选择。
优选地，突发模式接收机RX包括一号输入缓冲器、10G速率通道、1G速率通道、电平判决单元和输出阻塞单元；
OLT端的跨阻放大器输出信号通过芯片引脚RDIP和RDIN接入一号输入缓冲器的输入端，一号输入缓冲器将接收的信号发送给电平判决单元进行判断，电平判决单元将高于电平阈值的信号通过10G速率通道或1G速率通道限幅放大输出；
10G速率通道包括10G速率限幅放大器LA_10G、10G速率放大器A1和10G电流模式逻辑输出接口CML，1G速率通道包括1G速率限幅放大器LA_1G、1G速率放大器A2和1G正射极耦合逻辑输出接口PECL；一号输入缓冲器的输出端同时与10G速率限幅放大器LA_10G的输入端和1G速率限幅放大器LA_1G的输入端相连，10G速率限幅放大器LA_10G的输出端与10G电流模式逻辑输出接口CML的输入端相连，逻辑输出接口CML通过芯片引脚OUTP_10G、OUTN_10G输出10G通道信号；1G速率限幅放大器LA_1G的输出端与1G电流模式逻辑输出接口PECL的输入端相连，逻辑输出接口PECL通过芯片引脚OUTP_1G、OUTN_1G输出1G通道信号；
电平判决单元通过比较信号与信号阈值得出结果，并通过输出阻塞单元控制10G速率放大器A1和1G速率放大器A2的开启和关闭。若信号低于阈值，信号就会出现很多误码，表征此时传输的数据错误，通过电平判决单元的参与阻断错误数据的传输，能够保证输出信号的品质。
优选地，连续模式发射机TX包括二号输入缓冲器、旁路ByPass、时钟数据恢复CDR、激光器驱动器和偏置电流/调制电流控制器，
择一启动旁路ByPass或时钟数据恢复CDR路径；
原始高速电信号经过PCB板上的金属走线后形成的衰减信号通过芯片引脚TDIP和TDIN接入二号输入缓冲器，二号输入缓冲器将该衰减信号沿开通路径传输至激光器驱动器的输入端，激光器驱动器的输出端通过芯片引脚TDOP、TDON连接激光器的控制端；
偏置电流/调制电流控制器为激光器驱动器配置偏置电流和调制电流。
优选地，择一启动旁路ByPass或时钟数据恢复CDR路径由数字控制单元Digital根据外部指令进行控制。
优选地，择一启动旁路ByPass或时钟数据恢复CDR路径的方式为主机自行切换通道：速率8G以下时，表征信号衰减不严重，启动旁路ByPass；当速率在8G-14G时，表征信号衰减很严重，由主机控制启动时钟数据恢复CDR路径。
优选地，数字控制单元Digital包括寄存器数字核、模数转换器ADC、从I2C和温度传感器Temp Sensor；
温度传感器Temp Sensor的输出端通过模数转换器ADC连接寄存器数字核的温度信号输入端；
从I2C的输入端连接时钟芯片引脚SCL；从I2C的输入输出端口连接外部指令芯片引脚SDA；从I2C的输出端连接寄存器数字核的外部指令输入端，寄存器数字核控制突发模式接收机RX的通道选择和连续模式发射机TX的路径选择；寄存器数字核还通过控制端口实现对突发模式接收机RX和连续模式发射机TX的配置。
优选地，数字控制单元Digital中配置突发模式接收机RX的控制端口包括眼交叉点调整控制端口CPA、输出摆幅控制端口SW CTRL、输出极性反转控制端口POL CTRL和信号丢失控制端口LOS CTRL。
优选地，数字控制单元Digital中配置连续模式发射机TX的控制端口包括光功率控制端口APC、眼交叉点调整控制端口CPA、抖动优化控制端口EQ、眼图优化控制端口EO和输出极性反转控制端口POL CTRL；
光功率控制端口APC的输入端连接监视电流芯片引脚MPD。
本发明的有益效果：本发明的目的是提出基于EPON的双通道OLT端收发一体芯片电路结构，能够有效的提升基于EPON光网络的信号传输速率又能很好的控制整体硬件成本，根据客户需求收发一体芯片接收外主机的指令自行切换低速或者高速的传输速率和修调利于眼图质量的配置。具体的，收发一体芯片连接客户端OUN1时，由于客户端OUN1的基础设施是1G的速率，主机识别到了这个OUN1发来的数据后，主机通过RS引脚控制LA启动1G速率通道。若连接的ONU2客户端使用10G的基础设施，主机识别到这个ONU2发来的10G数据后，主机通过RS引脚控制LA启动10G速率通道。
双通道结构提供两种速率突发LA、多速率连续LDD再配合数字模块能够很好地满足客户的低速率和高速率信号传输需求，数字模块能够优化眼图传输质量，配合DFB激光器将数据远距离传送给ONU的用户端。由于是基于EPON标准开发的硬件，各方面的花销小于GPON标准开发的硬件。
附图说明
图1是本发明所述基于EPON的双通道OLT端收发一体芯片的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
本发明中提出了基于EPON的双通道10G OLT收发一体芯片，芯片内接收机(RX)中的高低速率通道和发射机(TX)中的可切换启停的时钟数据恢复(CDR)模块以及模块化可配置的数字部分(Digital)是该发明实现方式的关键。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
具体实施方式一：下面结合图1说明本实施方式，本实施方式所述基于EPON的双通道OLT端收发一体芯片，包括突发模式接收机RX、连续模式发射机TX和数字控制单元Digital；
突发模式接收机RX设置不同速率的两个通道，两个通道择一工作；突发模式接收机RX接收OUN客户端不同幅值电信号，通过其中一个通道输出；
连续模式发射机TX接收PCB板衰减输出的电信号，可以根据衰减程度人为的通过SDA信号线写入指令选择旁路ByPass路径传输，或经过时钟数据恢复CDR路径提高信号质量后输出。也可以让主机自行判断，当速率低于8G使用ByPass，速率在8G-14G范围内使用CDR，速率越高衰减程度越大；
数字控制单元Digital根据外部指令控制突发模式RX的通道选择，和控制连续模式发射机TX的路径选择。
突发模式接收机RX包括一号输入缓冲器、10G速率通道、1G速率通道、电平判决单元和输出阻塞单元；
OLT端的跨阻放大器输出信号通过芯片引脚RDIP和RDIN接入一号输入缓冲器的输入端，一号输入缓冲器将接收的信号发送给电平判决单元进行判断，电平判决单元将高于电平阈值的信号通过10G速率通道或1G速率通道限幅放大输出；
10G速率通道包括10G速率限幅放大器LA_10G、10G速率放大器A1和10G电流模式逻辑输出接口CML，1G速率通道包括1G速率限幅放大器LA_1G、1G速率放大器A2和1G正射极耦合逻辑输出接口PECL；一号输入缓冲器的输出端同时与10G速率限幅放大器LA_10G的输入端和1G速率限幅放大器LA_1G的输入端相连，10G速率限幅放大器LA_10G的输出端与10G电流模式逻辑输出接口CML的输入端相连，逻辑输出接口CML通过芯片引脚OUTP_10G、OUTN_10G输出10G通道信号；1G速率限幅放大器LA_1G的输出端与1G电流模式逻辑输出接口PECL的输入端相连，逻辑输出接口PECL通过芯片引脚OUTP_1G、OUTN_1G输出1G通道信号；
电平判决单元通过比较信号与信号阈值得出结果，并通过输出阻塞单元控制10G速率放大器A1和1G速率放大器A2的开启和关闭。若信号低于阈值，信号就会出现很多误码，表征此时传输的数据错误，通过电平判决单元的参与阻断错误数据的传输，能够保证输出信号的品质。
位于中心局的OLT收发一体芯片对应多个用户端的ONU(Optical Network Unit的缩写，光网络单元)，因此OLT收发一体芯片的接收端RX需要突发的接收来自OUN端不同幅值的电信号(突发TIA已将不同幅值的光信号转换成电信号后给RX的限幅放大器LA)，限幅放大器LA分为1Gbps和10Gbps两个速率通道(低、高速率通道)，低速率通道LA的带内噪声相比于高速率通道LA的带内噪声更小，低速率通道使用驱动能力更强的低压PECL(PositiveEmitter Coupled Logic,正射极耦合逻辑电平)输出，高速率通道使用速度更快且失真更小的CML(Current Mode Logic,电流模式逻辑)输出，并且两种输出方式的输出摆幅能够根据需求控制大小。
为了尽可能的杜绝信号出现较多的误码，正确放大电信号，还设置有电平判决单元分别对高低速率的信号进行甄别，倘若信号小于LOS阈值，认为输入信号不符合传输要求，通过输出阻塞关闭两个信号通路，将大于LOS阈值的信号通过其中一个通道输出(高速率通道或低速率通道)。
连续模式发射机TX包括二号输入缓冲器、旁路ByPass、时钟数据恢复CDR、激光器驱动器和偏置电流/调制电流控制器，
根据数字控制单元Digital的指令择一启动旁路ByPass或时钟数据恢复CDR路径，也可以让主机自行判断启用任一通道；
原始高速电信号经过PCB板上的金属走线后形成的衰减信号通过芯片引脚TDIP和TDIN接入二号输入缓冲器，二号输入缓冲器将该衰减信号沿开通路径传输至激光器驱动器的输入端，激光器驱动器的输出端通过芯片引脚TDOP、TDON连接激光器的控制端；
偏置电流/调制电流控制器为激光器驱动器配置偏置电流和调制电流。
TX部分主通道能够接收和处理连续的电信号数据流，该数据流的速率为1-14Gbps。原始高速电信号经过PCB板上的金属走线后产生衰减，产生信号误码，为了解决高速信号衰减问题，在TX内部加入CDR(时钟数据恢复)以提高高速信号的质量，倘若高速信号衰减不严重也可以直接从ByPass路径传输。激光器驱动器可驱动DFB类型的激光器支持超远程(≥10km)的数据传输，因此TX内部需要提供一个输出大电流的激光器的偏置电流Bias和调制电流Modulation需要根据环境温度、激光器发光效率、激光器的老化，实时的调整电流大小，因此偏置电流/调制电流控制器配合光功率控制模块APC，将监视光电二极管MPD采集的激光器发光功率信息进行反馈，再通过数字部分的数据写入，配置合理的电流值大小。
择一启动旁路ByPass或时钟数据恢复CDR路径包括两种方式：
第一种、预先判断，再根据判断结果通过SDA引脚将外部指令写入数字控制单元Digital，数字控制单元Digital将该选择指令给送TX。预先判断指选择旁路ByPass路径还是时钟数据恢复CDR路径是根据芯片所测信号的衰减程度判断，在使用芯片之前先对经过PCB板上的金属走线后产生衰减信号进行检测，查看TX输出眼图的质量是否满足协议标准，若符合标准就从旁路ByPass传输，不符合标准则开启CDR，优化信号质量。
第二种、也可以让主机自行切换通道，速率8G以下时，表征信号衰减不严重，启动旁路ByPass；当速率在8G-14G时，表征信号衰减很严重，由主机控制启动时钟数据恢复CDR路径优化信号质量。
数字控制单元Digital包括寄存器数字核、模数转换器ADC、从I2C和温度传感器Temp Sensor；
温度传感器Temp Sensor的输出端通过模数转换器ADC连接寄存器数字核的温度信号输入端；
从I2C的输入端连接时钟芯片引脚SCL；从I2C的输入输出端口连接外部指令芯片引脚SDA；从I2C的输出端连接寄存器数字核的外部指令输入端，寄存器数字核控制突发模式接收机RX的通道选择和连续模式发射机TX的路径选择；寄存器数字核还通过控制端口实现对突发模式接收机RX和连续模式发射机TX的配置。
光功率控制端口APC的输入端连接监视电流芯片引脚MPD。芯片引脚MPD接收激光器的监视电流，将监视光电二极管MPD采集的激光器发光功率信息进行反馈，再通过数字控制单元Digital的数据写入，配置合理的偏置电流值大小。
数字控制单元Digital中能够对RX和TX内部完成配置。RX内可配置的功能有：
眼交叉点调整控制端口CPA、输出摆幅控制端口SW CTRL、输出极性反转控制端口POL CTRL和信号丢失控制端口LOS CTRL。这些控制端口对应的模拟电路设置在突发模式接收机RX中，
TX内可配置的功能有：
光功率控制端口APC、眼交叉点调整控制端口CPA、抖动优化控制端口EQ、眼图优化控制端口EO和输出极性反转控制端口POL CTRL；内置的高精度多位ADC将温度传感器TempSensor采集的环境温度转化成数字量再通过从I2C的数据信号线SDA读取到外部。ADC也可以将其他可量化的数据通过从I2C读取到外部，例如监视电流值、偏置电流值、调制电流值等；用户也可以通过芯片外部主I2C向芯片内部的寄存器数字核写入数字量，以优化收发一体芯片的各项传输性能。
本发明提出的基于EPON的10G OLT收发一体芯片，在接收端RX使用高低速双通道的设计，其信号检测也分为两个相对应的部分，提高检测精度利于用户多样化的选择；在发射端TX内置了一个高速率的时钟数据恢复单元CDR，保证了将要发射的电信号的完整性，有利于激光器发射出高质量光，为了驱动长距激光器DFB，内置的激光驱动器配合偏置电流和调制电流模块能够输出大电流；在数字部分内置了多位寄存器和高精度ADC和从I2C，将各类关键数据通过SDA信号线传递给外部，也能通过该线写入优化性能的相关模块数字量，保证收发一体芯片的接收信号和发送信号的高质量。

Claims (8)

1.基于EPON的双通道OLT端收发一体芯片，其特征在于，包括突发模式接收机RX、连续模式发射机TX和数字控制单元Digital；
突发模式接收机RX设置不同速率的两个通道，两个通道择一工作；突发模式接收机RX接收OUN客户端不同幅值电信号，通过其中一个通道输出；
连续模式发射机TX接收PCB板衰减输出的电信号，根据衰减程度选择旁路ByPass路径传输，或经过时钟数据恢复CDR路径提高信号质量后输出；
数字控制单元Digital根据外部指令控制突发模式RX的通道选择，和控制连续模式发射机TX的路径选择。
2.根据权利要求1所述基于EPON的双通道OLT端收发一体芯片，其特征在于，突发模式接收机RX包括一号输入缓冲器、10G速率通道、1G速率通道、电平判决单元和输出阻塞单元；
OLT端的跨阻放大器输出信号通过芯片引脚RDIP和RDIN接入一号输入缓冲器的输入端，一号输入缓冲器将接收的信号发送给电平判决单元进行判断，电平判决单元将高于电平阈值的信号通过10G速率通道或1G速率通道限幅放大输出；
10G速率通道包括10G速率限幅放大器LA_10G、10G速率放大器A1和10G电流模式逻辑输出接口CML，1G速率通道包括1G速率限幅放大器LA_1G、1G速率放大器A2和1G正射极耦合逻辑输出接口PECL；一号输入缓冲器的输出端同时与10G速率限幅放大器LA_10G的输入端和1G速率限幅放大器LA_1G的输入端相连，10G速率限幅放大器LA_10G的输出端与10G电流模式逻辑输出接口CML的输入端相连，逻辑输出接口CML通过芯片引脚OUTP_10G、OUTN_10G输出10G通道信号；1G速率限幅放大器LA_1G的输出端与1G电流模式逻辑输出接口PECL的输入端相连，逻辑输出接口PECL通过芯片引脚OUTP_1G、OUTN_1G输出1G通道信号；
电平判决单元通过比较信号与信号阈值得出结果，并通过输出阻塞单元控制10G速率放大器A1和1G速率放大器A2的开启和关闭，以实现10G速率、1G速率通道的选择。
3.根据权利要求2所述基于EPON的双通道OLT端收发一体芯片，其特征在于，连续模式发射机TX包括二号输入缓冲器、旁路ByPass、时钟数据恢复CDR、激光器驱动器和偏置电流/调制电流控制器，
择一启动旁路ByPass或时钟数据恢复CDR路径；
原始高速电信号经过PCB板上的金属走线后形成的衰减信号通过芯片引脚TDIP和TDIN接入二号输入缓冲器，二号输入缓冲器将该衰减信号沿开通路径传输至激光器驱动器的输入端，激光器驱动器的输出端通过芯片引脚TDOP、TDON连接激光器的控制端；
偏置电流/调制电流控制器为激光器驱动器配置偏置电流和调制电流。
4.根据权利要求3所述基于EPON的双通道OLT端收发一体芯片，其特征在于，择一启动旁路ByPass或时钟数据恢复CDR路径由数字控制单元Digital根据外部指令进行控制。
5.根据权利要求3所述基于EPON的双通道OLT端收发一体芯片，其特征在于，择一启动旁路ByPass或时钟数据恢复CDR路径的方式为主机自行切换通道：速率8G以下时，表征信号衰减不严重，启动旁路ByPass；当速率在8G-14G时，表征信号衰减很严重，由主机控制启动时钟数据恢复CDR路径。
6.根据权利要求3所述基于EPON的双通道OLT端收发一体芯片，其特征在于，数字控制单元Digital包括寄存器数字核、模数转换器ADC、从I2C和温度传感器Temp Sensor；
温度传感器Temp Sensor的输出端通过模数转换器ADC连接寄存器数字核的温度信号输入端；
从I2C的输入端连接时钟芯片引脚SCL；从I2C的输入输出端口连接外部指令芯片引脚SDA；从I2C的输出端连接寄存器数字核的外部指令输入端，寄存器数字核控制突发模式接收机RX的通道选择和连续模式发射机TX的路径选择；寄存器数字核还通过控制端口实现对突发模式接收机RX和连续模式发射机TX的配置。
7.根据权利要求4所述基于EPON的双通道OLT端收发一体芯片，其特征在于，数字控制单元Digital中配置突发模式接收机RX的控制端口包括眼交叉点调整控制端口CPA、输出摆幅控制端口SW CTRL、输出极性反转控制端口POL CTRL和信号丢失控制端口CTRL。
8.根据权利要求1所述基于EPON的双通道OLT端收发一体芯片，其特征在于，数字控制单元Digital中配置连续模式发射机TX的控制端口包括光功率控制端口APC、眼交叉点调整控制端口CPA、抖动优化控制端口EQ、眼图优化控制端口EO和输出极性反转控制端口POLCTRL；
光功率控制端口APC的输入端连接监视电流芯片引脚MPD。
CN202210224061.0A 2022-03-07 2022-03-07 基于epon的双通道olt端收发一体芯片 Pending CN114614900A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210224061.0A CN114614900A (zh) 2022-03-07 2022-03-07 基于epon的双通道olt端收发一体芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210224061.0A CN114614900A (zh) 2022-03-07 2022-03-07 基于epon的双通道olt端收发一体芯片

Publications (1)

Publication Number Publication Date
CN114614900A true CN114614900A (zh) 2022-06-10

Family

ID=81860890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210224061.0A Pending CN114614900A (zh) 2022-03-07 2022-03-07 基于epon的双通道olt端收发一体芯片

Country Status (1)

Country Link
CN (1) CN114614900A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115426053A (zh) * 2022-08-31 2022-12-02 厦门亿芯源半导体科技有限公司 基于otn传送技术的光接收芯片
CN115441953A (zh) * 2022-08-31 2022-12-06 厦门亿芯源半导体科技有限公司 基于otn传送技术的光发射芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101185247A (zh) * 2005-03-07 2008-05-21 菲尼萨公司 具有8.5g cdr旁路的xfp收发器
JP2013219599A (ja) * 2012-04-10 2013-10-24 Nippon Telegr & Teleph Corp <Ntt> マルチレート光信号受信装置および方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101185247A (zh) * 2005-03-07 2008-05-21 菲尼萨公司 具有8.5g cdr旁路的xfp收发器
JP2013219599A (ja) * 2012-04-10 2013-10-24 Nippon Telegr & Teleph Corp <Ntt> マルチレート光信号受信装置および方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115426053A (zh) * 2022-08-31 2022-12-02 厦门亿芯源半导体科技有限公司 基于otn传送技术的光接收芯片
CN115441953A (zh) * 2022-08-31 2022-12-06 厦门亿芯源半导体科技有限公司 基于otn传送技术的光发射芯片
US12015445B2 (en) 2022-08-31 2024-06-18 Xiamen Eochip Semiconductor Co., Ltd Optical transmitter chip based on OTN transmission technology

Similar Documents

Publication Publication Date Title
CN114614900A (zh) 基于epon的双通道olt端收发一体芯片
US11942985B2 (en) 10G rate OLT terminal transceiver integrated chip based on XGSPON with DFB laser
US20230388682A1 (en) 10G Rate OLT Terminal Transceiver Integrated Chip Based on XGPON with DFB Laser
US12107623B2 (en) 10G rate OLT terminal transceiver integrated chip based on XGPON with EML laser
CN106851443B (zh) Olt收发一体芯片
CN101848033B (zh) 一种双速率接收装置
US12003276B2 (en) 10G rate OLT terminal transceiver integrated chip based on EPON with EML laser
US7769297B2 (en) Driving multiple transceiver modules with a single SERDES transceiver chip
CN105323008B (zh) 光收发模块及其工作参数的配置方法及装置
CN106953696B (zh) 兼容8472协议、数字可编程的olt收发一体芯片
AU2006220581A1 (en) XFP transceiver with 8.5G CDR bypass
US12113575B2 (en) 10G rate OLT terminal transceiver integrated chip based on XGSPON with EML laser
CN115426053B (zh) 基于otn传送技术的光接收芯片
JP5067610B2 (ja) Ｐｏｎシステムにおける局側端局装置
US9843383B2 (en) Multifunctional laser diode driving circuit, a module comprising the same, and a method using the same
CN112600626B (zh) 光模块及通信设备
CN105635860A (zh) 一种用于epon/olt中的三网融合光路结构
WO2021093505A1 (zh) 一种光线路终端线卡以及兼容pon功能的方法
CN101854211B (zh) 高速单纤双向光模块
CN206759460U (zh) 兼容8472协议、数字可编程的olt收发一体芯片
US11979192B2 (en) Wireless optical communication data transmission apparatus and method
CN109617609A (zh) 一种工业级10g高速光收发模块
JP2011155564A (ja) 光受信装置および光送受信装置
CN110784266B (zh) 一种匹配码型的调制解调方法及超高速光模块
US20090110397A1 (en) Prevention of collision for time division multiplexing optical network, apparatus and method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Fan Zhang

Inventor after: Li Jinghu

Inventor after: Lin An

Inventor after: Huang Ling

Inventor after: Zheng Weiyin

Inventor before: Fan Zhang

Inventor before: Li Jinghu

Inventor before: Lin An

Inventor before: Tu Hanghui

Inventor before: Huang Ling

Inventor before: Zheng Weiyin

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220610