CN114610387A - 一种分支预测方法、处理器及电子设备 - Google Patents

Abstract

本发明实施例提供一种分支预测方法、处理器及电子设备，应用于二进制翻译系统，所述二进制翻译系统用于将客户机中源程序翻译为宿主机中目标程序，该方法包括：在确定待翻译源程序满足预设条件时，获取辅助跳转指令和跳转指令；其中，所述跳转指令和所述辅助跳转指令为所述宿主机对应指令；所述辅助跳转指令包括操作数，所述操作数根据所述待翻译源程序中客户机预测跳转地址确定；执行所述辅助跳转指令，以根据所述操作数修改所述跳转指令执行时产生的预测跳转地址；其中，所述辅助跳转指令早于所述跳转指令执行完毕。本发明实施例可以有效减少目标程序中因连续跳转而产生的空泡，有利于提升分支预测器的预测率和二进制翻译系统的运行效率。

Description

一种分支预测方法、处理器及电子设备

技术领域

本发明涉及计算机技术领域，尤其涉及一种分支预测方法、处理器及电子设备。

背景技术

中央处理器(Central Processing Unit，CPU)指令集从指令的复杂程度角度划分，可以分为复杂指令集计算机(Complex Instruction Set Computer，CISC)指令和精简指令集计算机(Reduced Instruction Set Computer RISC，RISC)指令。其中，CISC指令数量多、适用频率差别大，指令长度不一；RISC指令数量少、适用频率相近、指令长度固定。更简化的RISC指令集使得设计多级流水线以及多级处理器缓存更为容易，从而提高了微处理器的性能。

随着微处理器工艺的不断发展，微处理器的性能已经变得越来越强，为了使得计算机可以同时处理不同CPU指令集，提高处理效率，二进制翻译技术应运而生。该技术能够使一种CPU体系架构的源程序运行在另一种CPU体系架构上，例如，可以将成熟的CPU体系架构的软件生态快速迁移至新生的CPU体系架构上。但是该技术目前仍存在翻译效率低下，冗余操作过多等技术问题，为了解决二进制翻译器效率低下的问题，一些微处理器在处理器核中提供了额外的二级制翻译器以支持翻译代码的优化。然而，现有的二级制翻译器的硬件开销较大，其性能还有待提升。

发明内容

本发明实施例提供一种分支预测方法、处理器及电子设备，可以解决现有技术中分支预测器的预测效率低、二进制翻译系统运行效率低的问题。

为了解决上述问题，本发明实施例公开了一种分支预测方法，应用于二进制翻译系统，所述二进制翻译系统用于将客户机中源程序翻译为宿主机中目标程序，所述方法包括：

在确定待翻译源程序满足预设条件时，获取辅助跳转指令和跳转指令；其中，所述跳转指令和所述辅助跳转指令为所述宿主机对应指令；所述辅助跳转指令包括操作数，所述操作数根据所述待翻译源程序中客户机预测跳转地址确定；

执行所述辅助跳转指令，以根据所述操作数修改所述跳转指令执行时产生的预测跳转地址；其中，所述辅助跳转指令早于所述跳转指令执行完毕。

另一方面，本发明实施例公开了一种处理器，应用于二进制翻译系统，所述二进制翻译系统用于将客户机中源程序翻译为宿主机中目标程序，所述处理器包括：

数据选择器，用于在确定待翻译源程序满足预设条件时，获取辅助跳转指令和跳转指令；其中，所述跳转指令和所述辅助跳转指令为所述宿主机对应指令；所述辅助跳转指令包括操作数，所述操作数根据所述待翻译源程序中客户机预测跳转地址确定；

控制器，用于执行所述辅助跳转指令，以根据所述操作数修改所述跳转指令执行时产生的预测跳转地址；其中，所述辅助跳转指令早于所述跳转指令执行完毕。

再一方面，本发明实施例还公开了一种电子设备，所述电子设备包括有存储器，以及一个或者一个以上的程序，其中一个或者一个以上程序存储于存储器中，且经配置以由一个或者一个以上处理器执行前述的分支预测方法。

本发明实施例还公开了一种可读存储介质，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行前述的分支预测方法。

本发明实施例包括以下优点：

本发明实施例通过在确定待翻译源程序满足预设条件时，获取辅助跳转指令和跳转指令；所述辅助跳转指令包括操作数，所述操作数根据所述待翻译源程序中客户机预测跳转地址确定；然后，执行所述辅助跳转指令，以根据所述操作数修改所述跳转指令执行时产生的预测跳转地址。在本发明实施例中，无论跳转指令是否满足跳转条件，目标程序均可以根据修改后的预测跳转地址，直接进行跳转，实现对源程序中客户机跳转指令的跳转过程的模拟，无需执行因翻译产生的B指令，从而有效减少了连续跳转产生的空泡，有利于提升分支预测器的预测率和二进制翻译系统的运行效率。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明的一种分支预测方法实施例的步骤流程图；

图2是本发明的一种跳转指令的分支预测示意图；

图3是本发明的另一种跳转指令的分支预测示意图；

图4是本发明的一种处理器的结构框图；

图5是本发明的另一种处理器的结构框图；

图6是本发明示例提供的一种用于分支预测的电子设备的结构框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

方法实施例

参照图1，示出了本发明的一种分支预测方法实施例的步骤流程图，所述方法应用于二进制翻译系统，所述方法具体可以包括如下步骤：

步骤101，在确定待翻译源程序满足预设条件时，获取辅助跳转指令和跳转指令；所述辅助跳转指令包括操作数，所述操作数根据所述待翻译源程序中客户机预测跳转地址确定。

步骤102，执行所述辅助跳转指令，以根据所述操作数修改所述跳转指令执行时产生的预测跳转地址；其中，所述辅助跳转指令早于所述跳转指令执行完毕。

本发明实施例提供的分支预测方法，应用于二进制翻译系统，所述二进制翻译系统用于将客户机中源程序翻译为宿主机中目标程序。

需要说明的是，所述源程序为二进制码。二进制翻译系统对客户机中的源程序进行翻译处理，得到宿主机中的目标程序。本发明实施例中的辅助跳转指令和跳转指令，均为宿主机对应指令。其中，所述跳转指令为宿主机目标程序中的普通跳转指令，所述辅助跳转指令用于调整所述跳转指令的预测跳转地址。

跳转指令为指令集中常用的指令，其用于将程序执行从执行第一指令序列转换为执行第二指令序列/第二指令，当二进制翻译系统从指令存储器中获取跳转指令时，判断跳转指令是否满足跳转条件，如果满足跳转条件，其跳转到目标跳转地址并开始执行第二指令序列/第二指令；如果不满足跳转条件，其继续执行第一指令序列中的下一条指令。

在本发明实施例中，由于宿主机中目标程序是由客户机中源程序翻译而来的，因此，本发明中的宿主机跳转指令，在客户机的源程序中，存在与之相对应的客户机跳转指令。换言之，在本发明实施例中，二进制翻译系统对源程序中的客户机跳转指令进行翻译处理，得到目标程序中的辅助跳转指令和跳转指令。其中，待翻译源程序满足预设条件，可以为源程序中至少存在一条客户机跳转指令，如此，可以保证目标程序中必然存在辅助跳转指令和跳转指令。

可选地，对于跳转指令，可以通过分支预测器猜测其对应的预测跳转地址。通常情况下，分支预测器会根据该跳转指令的历史跳转数据，确定两个预测跳转地址：一个是满足跳转条件时的跳转地址；另一个是不满足跳转条件时，指令存储器中位于该跳转指令之后的指令的地址。示例性地，假设分支预测器确定的两个预测跳转地址中，满足跳转条件时的预测跳转地址为PC+offset0，不满足跳转条件时的预测跳转地址记为PC+offset1；其中，PC为该跳转指令的地址，offset0、offset1均为偏移地址。将要执行的下一条指令从其中一个预测跳转地址对应的存储空间中取出，将用于取出下一条指令的预测跳转地址记为目标跳转地址。

在源程序中，处理器在对客户机跳转指令进行判断后，可以直接根据跳转条件、偏移地址和该跳转指令的地址，跳转到目标跳转地址。在源程序中，前往PC+offset0和PC+offset1的开销是相同的。但是，二进制翻译系统对源程序进行翻译处理之后，原本的指令序列顺序被打乱，在宿主机的目标程序中，当前执行的跳转指令的下一条指令与该跳转指令并不一定属于同一个指令序列。并且，翻译后的目标程序中会被插入大量的B指令，宿主机中目标程序前往offset1对应的目标跳转地址时，需要先运行一条甚至多条“b offset1”指令，B指令也是一种跳转指令，因此，目标程序前往offset1对应的目标跳转地址时，往往需要进行连续跳转，而连续跳转会产生空泡，影响分支预测器的预测率，且容易导致宿主机在预取指令时发生错误，影响二进制翻译系统的运行效率。

参照图2，示出了本发明实施例提供的一种跳转指令的分支预测示意图。如图2所示，在现有技术中，针对目标程序中的普通跳转指令A1(General Branch Instruction)，其携带一个偏移地址offset0，该普通跳转指令A1被译码之后，分支预测器根据译码结果确定出该普通跳转指令A1的两个预测跳转地址：PC+offset0和PC+4，下一条指令从其中一个预测跳转地址中取出。其中，PC+4为指令存储器中地址与该普通跳转指令A1相邻，且位于该普通跳转指令A1之后的指令。如果该普通跳转指令A1满足跳转条件，则下一条指令从PC+offset0；如果该普通跳转指令A1不满足跳转条件，则下一条指令从PC+4对应的存储空间中取出。由图2可以看出，目标程序无法直接前往offset1对应的目标跳转地址。并且，如果下一条指令从PC+4中取出，由于二进制翻译会插入大量的B指令，取出的下一条指令极有可能为B指令，这就导致目标程序会进行连续跳转产生空泡，影响分支预测器的预测率和二进制翻译系统的运行效率。

为了解决这一问题，本发明实施例提供的分支预测方法，在宿主机对应的指令集中增加了辅助跳转指令，并限定在宿主机的目标程序中，该辅助跳转指令早于跳转指令执行完毕，从而在执行跳转指令之前，先执行辅助跳转指令，以根据辅助跳转指令的操作数修改跳转指令的预测跳转地址，使得跳转指令在进行跳转时，按照修改后的预测跳转地址和跳转条件，确定待跳转至的目标跳转地址。在本发明实施例中，辅助跳转指令的操作数是根据源程序中客户机预测跳转地址确定的，该客户机预测跳转地址，为源程序中客户机跳转指令的预测跳转地址，用于指示客户机跳转指令的跳转方向。以源程序中客户机预测跳转地址包括PC+offset0和PC+offset1为例，其中，满足跳转条件时的预测跳转地址为PC+offset0，不满足跳转条件时的预测跳转地址记为PC+offset1，辅助跳转指令的操作数可以根据PC+offset1确定。在执行跳转指令之前，先执行辅助跳转指令，根据辅助跳转指令的操作数修改跳转指令的预测跳转地址。

参照图3，示出了本发明实施例提供的另一种跳转指令的分支预测示意图。如图3所示，跳转指令(LongBranch Instruction)修改后的预测跳转地址有两个：一个为PC+offset 0，另一个为PC+offset 1。待执行的下一条指令从其中一个预测跳转地址中取出。具体的，判断该跳转指令是否满足跳转条件，如果该跳转指令满足跳转条件，则下一条指令从PC+offset 0中取出；如果该跳转指令不满足跳转条件，则下一条指令从PC+offset1中取出。由图3可以看出，通过在执行跳转指令之前先执行辅助跳转指令，以修改跳转指令的预测跳转地址，使得目标程序在跳转指令不满足跳转条件时，不再执行默认的PC+4对应的指令，而是可以直接跳转至PC+offset1，实现了对源程序中客户机跳转指令的跳转过程的模拟，无需执行因翻译产生的B指令，从而有效减少了连续跳转产生的空泡，有利于提升分支预测器的预测率和二进制翻译系统的运行效率。

在本发明的一种可选实施例中，步骤101所述获取辅助跳转指令和跳转指令，包括：

步骤S11、在第一时钟周期获取所述辅助跳转指令，且在第二时钟周期获取所述跳转指令；其中，所述第一时钟周期早于所述第二时钟周期；或者

步骤S12、在同一时钟周期获取所述辅助跳转指令和所述跳转指令。

需要说明的是，现有的处理器执行方式分为两种，顺序执行和乱序执行。其中，顺序执行是指按照PC的取指顺序，一条一条的执行指令。乱序执行是指CPU采用了允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理。

针对每一条指令，通常经过五个处理阶段：取指(Instruction Fetch，IF)阶段，从存储器中读取指令并存储在寄存器中；译码(Instruction Decode，ID)阶段，按照预定的指令格式，对取回的指令进行拆分和解释；执行(Execute，EX)阶段，完成指令所规定的各种操作，具体实现指令的功能；访存(Memory，MEM)阶段，根据指令地址码，得到操作数在存储器中的地址，并从存储器中去读该操作数用于运算；写回(Writeback，WB)阶段，把执行阶段的运行结果数据写回到寄存器中，以便被后续的指令快速地存取。

如果按照顺序执行的方式执行本发明中的辅助跳转指令和跳转指令，则可以在第一时钟周期获取辅助跳转指令，并对辅助跳转指令进行译码、执行、访存、写回等操作。然后，在第二时钟周期获取跳转指令。其中，第一时钟周期早于第二时钟周期。

如果按照乱序执行的方式执行本发明中的辅助跳转指令和跳转指令，则可以在同一时钟周期获取辅助跳转指令和跳转指令。需要说明的是，乱序执行的处理器，只是在执行阶段是乱的，在执行阶段以前都是顺序的，按照顺序去取指令，按顺序去译码。到了执行段，准备好的指令，没有相关性的指令就可以先行执行。在本发明实施例中，辅助跳转指令早于跳转指令执行完毕，因此，即使采用乱序执行的方式，在对跳转指令进行译码之后，得到跳转目标之前，辅助跳转指令就已经执行完毕，因此可以保证在得到跳转指令的跳转目标之前，处理器已经根据辅助跳转指令的操作数修改了跳转指令执行时产生的预测跳转地址，保证了最终确定的跳转指令的目标跳转地址从修改后的预测跳转地址中确定。

可选地，所述辅助跳转指令和所述跳转指令满足如下条件：所述辅助跳转指令所在的内存地址与所述跳转指令所在的内存地址连续相邻，且所述辅助跳转指令内存地址在所述跳转指令内存地址之前；其中，所述辅助跳转指令所在的内存地址与所述跳转指令所在的内存地址均位于所述目标程序所在内存存储区域范围内。

在本发明实施例中，辅助跳转指令所在的内存地址与跳转指令的内存地址可以连续相邻，且辅助跳转地址的内存地址在跳转指令的内存地址之前，从而无论是按照顺序执行的方式，还是乱序执行的方式，都可以保证辅助跳转指令早于跳转指令执行完毕。

在本发明的一种可选实施例中，步骤101所述确定待翻译源程序满足预设条件，包括：

步骤S21、对所述源程序进行切分，生成至少一个翻译单元；其中，所述源程序为二进制码，且所述源程序中包含客户机跳转指令；

步骤S22、对所述翻译单元进行反汇编，生成汇编语言翻译单元；

步骤S23、当所述汇编语言翻译单元中包含反汇编后的客户机跳转指令时，确定所述待翻译源程序满足预设条件。

本发明实施例中的目标程序是由二进制翻译系统对客户机中源程序进行翻译处理得到的。具体的，二进制翻译系统获取源程序之后，先对源程序进行切分，得到翻译单元，也即二进制翻译系统的基本工作单元。然后，二进制翻译系统对翻译单元进行反汇编处理，得到每个翻译单元对应的汇编语言翻译单元。最后，二进制翻译系统调用相应的翻译函数对得到的汇编语言翻译单元进行翻译处理，就可以得到宿主机中的目标程序。其中，翻译函数可以选用本领域的任意擅长进行二进制翻译的函数，对此本发明实施例不做具体限定。

本发明提供的分支预测方法，是基于辅助跳转指令对目标程序中的跳转指令的预测跳转地址进行修改，因此需要保证本发明中处理的目标程序中包含跳转指令，这就进一步要求待翻译源程序中包含客户机跳转指令。需要说明的是，二进制翻译系统是以翻译单元为基本单位进行翻译处理的。具体的，二进制翻译系统对当前翻译单元进行翻译处理后，执行基于该翻译单元得到的各条宿主机指令；当前翻译单元对应的各条宿主机指令全部执行完毕之后，再对下一个翻译单元进行翻译处理。因此，为了保证本发明的有效性，可以在确定对当前翻译单元进行反汇编处理后，得到的汇编语言翻译单元中包含反汇编后的客户机跳转指令的情况下，确定待翻译源程序满足预设条件。当且仅当待翻译源程序，满足预设条件时，才能保证二进制翻译系统能够从宿主机中获取到辅助跳转指令和跳转指令。

可选地，在本发明实施例中，可以将待翻译源程序中的客户机跳转指令作为切分点，对源程序进行切分，这样就可以保证生成的每个汇编语言翻译单元中均包含反汇编后的客户机跳转指令。

在本发明的一种可选实施例中，所述客户机跳转指令包含跳转至的客户机预测跳转地址；获取辅助跳转指令和跳转指令之后，执行所述辅助跳转指令之前，所述方法还包括：

步骤S31、对所述汇编语言翻译单元进行翻译处理，得到目标程序；

步骤S32、获取所述客户机预测跳转地址对应于目标程序中的宿主机预测跳转地址；

步骤S33、根据所述宿主机预测跳转地址，计算得到立即数；

步骤S34、将所述立即数确定为所述辅助跳转指令的操作数。

本发明实施例中，可以源程序中客户机跳转指令的客户机预测跳转地址，确定宿主机中辅助跳转指令的操作数。具体的，在执行辅助跳转指令之前，可以获取目标程序中，与客户机预测跳转地址相对应的宿主机预测跳转地址；然后，根据该宿主机预测跳转地址计算立即数，并将计算得到的立即数作为辅助跳转指令的操作数。

可选地，所述跳转指令执行时产生的预测跳转地址包括第一预测跳转地址和第二预测跳转地址；其中，第一预测跳转地址为所述跳转指令在不满足跳转条件时与所述跳转指令所在汇编语言翻译单元相邻的下一个汇编语言翻译单元所在的存储地址；所述第二预测跳转地址为所述跳转指令在满足跳转条件时将要跳转至的所述目标程序的存储地址。

在本发明的一种可选实施例中，所述辅助跳转指令还包括操作码；步骤102所述根据所述操作数修改所述跳转指令执行时产生的预测跳转地址，包括：根据所述操作码，将所述操作数写入分支预测器的第一预测跳转地址位置中，以修改所述跳转指令的第一预测跳转地址。

需要说明的是，本发明实施例提供的分支预测方法，主要用于避免宿主机中跳转指令在不满足跳转条件时，需要额外执行一条或多条B指令，进行连续跳转产生的空泡，因此，对跳转指令的预测跳转地址进行修改，主要是针对跳转指令不满足跳转条件时的预测跳转地址进行修改。具体的，执行辅助跳转指令，根据辅助跳转指令的操作码，将辅助跳转指令的操作数写入分支预测器的第一预测跳转地址位置中，以修改跳转指令的第一预测跳转地址。其中，第一预测跳转地址为所述跳转指令在不满足跳转条件时与所述跳转指令所在汇编语言翻译单元相邻的下一个汇编语言翻译单元所在的存储地址。

在本发明的一种可选实施例中，所述将所述操作数写入分支预测器的第一预测跳转地址位置中，包括：

步骤S41、将所述操作数确定为所述第一预测跳转地址对应的第一偏移地址；

步骤S42、将所述第一偏移地址写入所述分支预测器的第一预测跳转地址位置中。

本发明中的跳转指令可以为相对跳转指令。针对相对跳转指令，其预测跳转地址根据该跳转指令自身的内存地址和偏移地址确定。因此，本发明实施例中，可以将辅助跳转指令的操作数确定为跳转指令的第一预测跳转地址对应的第一偏移地址，从而在将辅助跳转指令的操作数写入分支预测器的第一预测跳转地址位置时，可以将确定的第一偏移地址写入分支预测器的第一预测跳转地址中，从而实现对跳转指令的第一预测跳转地址的修改。

示例性地，假设针对源程序中的客户机跳转指令，分支预测器确定该客户机跳转指令的两个客户机预测跳转地址为：PC+offset0和PC+offset1。PC+offset0为客户机跳转指令满足跳转条件时的预测跳转地址；PC+offset1为该客户机跳转指令不满足跳转条件时的预测跳转地址；PC为该客户机跳转指令的地址，offset0、offset1均为偏移地址。在本发明实施例中，根据原源程序中客户机预测跳转地址确定目标程序中辅助跳转指令的操作数，可以将客户机跳转指令不满足跳转条件时的预测跳转地址中的偏移地址offset1确定为辅助跳转指令的操作数。然后，执行该辅助跳转指令，将该操作数作为目标程序中跳转指令的第一预测跳转地址对应的第一偏移地址，并将第一偏移地址写入分支预测器的第一预测跳转地址位置中。如图3所示，相比于图2中分支预测器针对目标程序中的跳转指令确定出的两个预测跳转地址PC+offset0和PC+4，根据辅助跳转指令的操作数offset1，对跳转指令的第一预测跳转地址进行修改后，分支预测器中的针对该跳转指令的两个预测跳转地址变为PC+offset0和PC+offset1。目标程序在跳转指令不满足跳转条件时，不再执行默认的PC+4对应的指令，而是可以直接跳转至PC+offset1，实现了对源程序中客户机跳转指令的跳转过程的模拟。

综上，本发明实施例提供了一种分支预测方法，该方法在确定待翻译源程序满足预设条件时，获取辅助跳转指令和跳转指令；所述辅助跳转指令包括操作数，所述操作数根据所述待翻译源程序中客户机预测跳转地址确定；然后，执行所述辅助跳转指令，以根据所述操作数修改所述跳转指令执行时产生的预测跳转地址。在本发明实施例中，无论跳转指令是否满足跳转条件，目标程序均可以根据修改后的预测跳转地址，直接进行跳转，实现对源程序中客户机跳转指令的跳转过程的模拟，无需执行因翻译产生的B指令，从而有效减少了连续跳转产生的空泡，有利于提升分支预测器的预测率和二进制翻译系统的运行效率。

需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

装置实施例

参照图4，示出了本发明的一种处理器的结构框图，应用于二进制翻译系统，所述二进制翻译系统用于将客户机中源程序翻译为宿主机中目标程序，所述处理器40包括：

取指单元401，用于在确定待翻译源程序满足预设条件时，获取辅助跳转指令和跳转指令；其中，所述跳转指令和所述辅助跳转指令为所述宿主机对应指令；所述辅助跳转指令包括操作数，所述操作数根据所述待翻译源程序中客户机预测跳转地址确定；

处理单元402，用于执行所述辅助跳转指令，以根据所述操作数修改所述跳转指令执行时产生的预测跳转地址；其中，所述辅助跳转指令早于所述跳转指令执行完毕。

可选地，所述取指单元具体用于：

在第一时钟周期获取所述辅助跳转指令，且在第二时钟周期获取所述跳转指令；其中，所述第一时钟周期早于所述第二时钟周期；或者

在同一时钟周期获取所述辅助跳转指令和所述跳转指令。

可选地，所述辅助跳转指令和所述跳转指令满足如下条件：

所述辅助跳转指令所在的内存地址与所述跳转指令所在的内存地址连续相邻，且所述辅助跳转指令内存地址在所述跳转指令内存地址之前；其中，所述辅助跳转指令所在的内存地址与所述跳转指令所在的内存地址均位于所述目标程序所在内存存储区域范围内。

可选地，所述处理单元具体用于：

对所述源程序进行切分，生成至少一个翻译单元；其中，所述源程序为二进制码，且所述源程序中包含客户机跳转指令；

对所述翻译单元进行反汇编，生成汇编语言翻译单元；

当所述汇编语言翻译单元中包含反汇编后的客户机跳转指令时，确定所述待翻译源程序满足预设条件。

可选地，所述客户机跳转指令包含跳转至的客户机预测跳转地址；

所述处理单元还用于：

对所述汇编语言翻译单元进行翻译处理，得到目标程序；并

获取所述客户机预测跳转地址对应于目标程序中的宿主机预测跳转地址；

根据所述宿主机预测跳转地址，计算得到立即数；

将所述立即数确定为所述辅助跳转指令的操作数。

可选地，所述跳转指令执行时产生的预测跳转地址包括第一预测跳转地址和第二预测跳转地址；

其中，第一预测跳转地址为所述跳转指令在不满足跳转条件时与所述跳转指令所在汇编语言翻译单元相邻的下一个汇编语言翻译单元所在的存储地址；所述第二预测跳转地址为所述跳转指令在满足跳转条件时将要跳转至的所述目标程序的存储地址。

可选地，所述辅助跳转指令还包括操作码；所述处理单元具体用于：

根据所述操作码，将所述操作数写入分支预测器的第一预测跳转地址位置中，以修改所述跳转指令的第一预测跳转地址。

可选地，所述处理单元具体用于：

将所述操作数确定为所述第一预测跳转地址对应的第一偏移地址；

将所述第一偏移地址写入所述分支预测器的第一预测跳转地址位置中。

需要说明的是，处理器40还可以包括解码单元403。解码单元403用于对待执行指令进行解码。

处理单元402可以包括执行单元4021。执行单元4021用于执行算数运算操作。

可选地，处理单元402还可以包括物理寄存器堆4022。在执行指令的过程中，指令中可能包括源操作数，需要从物理寄存器堆4022中读取出来。物理寄存器堆中还可以存储与指令运行相关的其他数据。例如，将执行单元4021的执行结果写回到物理寄存器堆4022中。

可选地，执行单元4021可以包括至少一个运算单元。所述至少一个运算单元的类型可以不同，例如，定点运算单元、浮点运算单元，等。

可选地，本发明实施例提供的处理器，可以为单发射处理器。单发射处理器是指在一个时钟周期内只从存储器中取出一条指令，并且只对一条指令进行解码，只执行一条指令，只写一个运算结果。

需要说明的是，本发明实施例对处理器的类型和实现方式不做限定，例如，处理器可以为微处理器、芯片等。

图5为本发明实施例提供的处理器的另一种结构框图。图5所示的处理器，相比于图4所示的处理器，可以为多发射处理器。多发射处理器是指在一个时钟周期内可以同时从存储器中取出多条指令，同时对多条指令进行解码。如图5所示，本发明实施例提供的处理器，在图4所示处理器的基础上，还可以包括重命名单元4023、发射单元4024和重排序单元4025。

其中，重命名单元4023用于将指令的写回物理寄存器堆4022的地址重命名。

发射单元4024用于确定将指令发送到哪个单元执行，例如，发送到执行单元执行，或者，发送到执行单元中的定点运算单元执行，或者发送到执行单元中的浮点运算单元执行，等等。

重排序单元4025用于按照指令的顺序，将指令在物理寄存器堆4022中的写回地址的数据标记为已提交。

综上，本发明实施例提供了一种处理器，该处理器在确定待翻译源程序满足预设条件时，获取辅助跳转指令和跳转指令；所述辅助跳转指令包括操作数，所述操作数根据所述待翻译源程序中客户机预测跳转地址确定；然后，执行所述辅助跳转指令，以根据所述操作数修改所述跳转指令执行时产生的预测跳转地址。在本发明实施例中，无论跳转指令是否满足跳转条件，目标程序均可以根据修改后的预测跳转地址，直接进行跳转，实现对源程序中客户机跳转指令的跳转过程的模拟，无需执行因翻译产生的B指令，从而有效减少了连续跳转产生的空泡，有利于提升分支预测器的预测率和二进制翻译系统的运行效率。

对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。

本发明实施例提供了一种用于分支预测的电子设备，所述电子设备应用于二进制翻译系统，所述二进制翻译系统用于将客户机中源程序翻译为宿主机中目标程序，所述电子设备包括有存储器，以及一个或者一个以上的程序，其中一个或者一个以上程序存储于存储器中，且经配置以由一个或者一个以上处理器执行所述一个或者一个以上程序包含用于进行以下操作的指令：在确定待翻译源程序满足预设条件时，获取辅助跳转指令和跳转指令；其中，所述跳转指令和所述辅助跳转指令为所述宿主机对应指令；所述辅助跳转指令包括操作数，所述操作数根据所述待翻译源程序中客户机预测跳转地址确定；执行所述辅助跳转指令，以根据所述操作数修改所述跳转指令执行时产生的预测跳转地址；其中，所述辅助跳转指令早于所述跳转指令执行完毕。

图6是根据一示例性实施例示出的一种用于分支预测的电子设备500的结构框图。例如，电子设备500可以是移动电话，计算机，数字广播终端，消息收发设备，游戏控制台，平板设备，医疗设备，健身设备，个人数字助理等。

参照图6，电子设备500可以包括以下一个或多个组件：处理组件502，存储器504，电源组件506，多媒体组件508，音频组件510，输入/输出(I/O)的接口512，传感器组件514，以及通信组件516。

处理组件502通常控制电子设备500的整体操作，诸如与显示，电话呼叫，数据通信，相机操作和记录操作相关联的操作。处理元件502可以包括一个或多个处理器40来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件502可以包括一个或多个模块，便于处理组件502和其他组件之间的交互。例如，处理组件502可以包括多媒体模块，以方便多媒体组件508和处理组件502之间的交互。

存储器504被配置为存储各种类型的数据以支持在电子设备500的操作。这些数据的示例包括用于在电子设备500上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。存储器504可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。

电源组件506为电子设备500的各种组件提供电力。电源组件506可以包括电源管理系统，一个或多个电源，及其他与为电子设备500生成、管理和分配电力相关联的组件。

多媒体组件508包括在所述电子设备500和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件508包括一个前置摄像头和/或后置摄像头。当电子设备500处于操作模式，如拍摄模式或视频模式时，前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。

音频组件510被配置为输出和/或输入音频信号。例如，音频组件510包括一个麦克风(MIC)，当电子设备500处于操作模式，如呼叫模式、记录模式和语音信息处理模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器504或经由通信组件516发送。在一些实施例中，音频组件510还包括一个扬声器，用于输出音频信号。

I/O接口512为处理组件502和外围接口模块之间提供接口，上述外围接口模块可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。

传感器组件514包括一个或多个传感器，用于为电子设备500提供各个方面的状态评估。例如，传感器组件514可以检测到电子设备500的打开/关闭状态，组件的相对定位，例如所述组件为装置500的显示器和小键盘，传感器组件514还可以检测电子设备500或电子设备500一个组件的位置改变，用户与电子设备500接触的存在或不存在，电子设备500方位或加速/减速和电子设备500的温度变化。传感器组件514可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件514还可以包括光传感器，如CMOS或CCD图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件514还可以包括加速度传感器，陀螺仪传感器，磁传感器，压力传感器或温度传感器。

通信组件516被配置为便于电子设备500和其他设备之间有线或无线方式的通信。电子设备500可以接入基于通信标准的无线网络，如WiFi，2G或3G，或它们的组合。在一个示例性实施例中，通信组件516经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中，所述通信组件516还包括近场通信(NFC)模块，以促进短程通信。例如，在NFC模块可基于射频信息处理(RFID)技术，红外数据协会(IrDA)技术，超宽带(UWB)技术，蓝牙(BT)技术和其他技术来实现。

在示例性实施例中，电子设备500可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、处理器或其他电子元件实现，用于执行上述方法。

在示例性实施例中，还提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器504，上述指令可由电子设备500的处理器40执行以完成上述方法。例如，所述非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。

一种非临时性计算机可读存储介质，当所述存储介质中的指令由电子设备(服务器或者终端)的处理器执行时，使得处理器能够执行图1所示的分支预测方法。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以预测方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种分支预测方法、装置及电子设备，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (15)

1.一种分支预测方法，其特征在于，应用于二进制翻译系统，所述二进制翻译系统用于将客户机中源程序翻译为宿主机中目标程序，所述方法包括：

在确定待翻译源程序满足预设条件时，获取辅助跳转指令和跳转指令；其中，所述跳转指令和所述辅助跳转指令为所述宿主机对应指令；所述辅助跳转指令包括操作数，所述操作数根据所述待翻译源程序中客户机预测跳转地址确定；

执行所述辅助跳转指令，以根据所述操作数修改所述跳转指令执行时产生的预测跳转地址；其中，所述辅助跳转指令早于所述跳转指令执行完毕。

2.根据权利要求1所述的方法，其特征在于，获取辅助跳转指令和跳转指令，包括：

在第一时钟周期获取所述辅助跳转指令，且在第二时钟周期获取所述跳转指令；其中，所述第一时钟周期早于所述第二时钟周期；或者

在同一时钟周期获取所述辅助跳转指令和所述跳转指令。

3.根据权利要求1所述的方法，其特征在于，所述辅助跳转指令和所述跳转指令满足如下条件：

所述辅助跳转指令所在的内存地址与所述跳转指令所在的内存地址连续相邻，且所述辅助跳转指令内存地址在所述跳转指令内存地址之前；其中，所述辅助跳转指令所在的内存地址与所述跳转指令所在的内存地址均位于所述目标程序所在内存存储区域范围内。

4.根据权利要求1至3任一项所述的方法，其特征在于，确定待翻译源程序满足预设条件，包括：

对所述源程序进行切分，生成至少一个翻译单元；其中，所述源程序为二进制码，且所述源程序中包含客户机跳转指令；

对所述翻译单元进行反汇编，生成汇编语言翻译单元；

当所述汇编语言翻译单元中包含反汇编后的客户机跳转指令时，确定所述待翻译源程序满足预设条件。

5.根据权利要求4所述的方法，其特征在于，所述客户机跳转指令包含跳转至的客户机预测跳转地址；

获取辅助跳转指令和跳转指令之后，执行所述辅助跳转指令之前，所述方法还包括：

对所述汇编语言翻译单元进行翻译处理，得到目标程序；并

获取所述客户机预测跳转地址对应于目标程序中的宿主机预测跳转地址；

根据所述宿主机预测跳转地址，计算得到立即数；

将所述立即数确定为所述辅助跳转指令的操作数。

6.根据权利要求5所述的方法，其特征在于，所述跳转指令执行时产生的预测跳转地址包括第一预测跳转地址和第二预测跳转地址；

其中，第一预测跳转地址为所述跳转指令在不满足跳转条件时与所述跳转指令所在汇编语言翻译单元相邻的下一个汇编语言翻译单元所在的存储地址；所述第二预测跳转地址为所述跳转指令在满足跳转条件时将要跳转至的所述目标程序的存储地址。

7.根据权利要求6所述的方法，其特征在于，所述辅助跳转指令还包括操作码；根据所述操作数修改所述跳转指令执行时产生的预测跳转地址，包括：

根据所述操作码，将所述操作数写入分支预测器的第一预测跳转地址位置中，以修改所述跳转指令的第一预测跳转地址。

8.根据权利要求7所述的方法，其特征在于，将所述操作数写入分支预测器的第一预测跳转地址位置中，包括：

将所述操作数确定为所述第一预测跳转地址对应的第一偏移地址；

将所述第一偏移地址写入所述分支预测器的第一预测跳转地址位置中。

9.一种处理器，其特征在于，应用于二进制翻译系统，所述二进制翻译系统用于将客户机中源程序翻译为宿主机中目标程序，所述处理器包括：

取指单元，用于在确定待翻译源程序满足预设条件时，获取辅助跳转指令和跳转指令；其中，所述跳转指令和所述辅助跳转指令为所述宿主机对应指令；所述辅助跳转指令包括操作数，所述操作数根据所述待翻译源程序中客户机预测跳转地址确定；

处理单元，用于执行所述辅助跳转指令，以根据所述操作数修改所述跳转指令执行时产生的预测跳转地址；其中，所述辅助跳转指令早于所述跳转指令执行完毕。

10.根据权利要求9所述的处理器，其特征在于，所述取指单元具体用于：

在第一时钟周期获取所述辅助跳转指令，且在第二时钟周期获取所述跳转指令；其中，所述第一时钟周期早于所述第二时钟周期；或者

在同一时钟周期获取所述辅助跳转指令和所述跳转指令。

11.根据权利要求9所述的处理器，其特征在于，所述辅助跳转指令和所述跳转指令满足如下条件：

所述辅助跳转指令所在的内存地址与所述跳转指令所在的内存地址连续相邻，且所述辅助跳转指令内存地址在所述跳转指令内存地址之前；其中，所述辅助跳转指令所在的内存地址与所述跳转指令所在的内存地址均位于所述目标程序所在内存存储区域范围内。

12.根据权利要求9至11任一项所述的处理器，其特征在于，所述处理单元具体用于：

对所述源程序进行切分，生成至少一个翻译单元；其中，所述源程序为二进制码，且所述源程序中包含客户机跳转指令；

对所述翻译单元进行反汇编，生成汇编语言翻译单元；

当所述汇编语言翻译单元中包含反汇编后的客户机跳转指令时，确定所述待翻译源程序满足预设条件。

13.根据权利要求12所述的处理器，其特征在于，所述客户机跳转指令包含跳转至的客户机预测跳转地址；

所述处理单元还用于：

对所述汇编语言翻译单元进行翻译处理，得到目标程序；并

获取所述客户机预测跳转地址对应于目标程序中的宿主机预测跳转地址；

根据所述宿主机预测跳转地址，计算得到立即数；

将所述立即数确定为所述辅助跳转指令的操作数。

14.一种电子设备，其特征在于，所述电子设备包括有存储器，以及一个或者一个以上的程序，其中一个或者一个以上程序存储于存储器中，且经配置以由一个或者一个以上处理器执行如权利要求1至8中任一项所述的分支预测方法。

15.一种可读存储介质，其特征在于，当所述存储介质中的指令由电子设备的处理器执行时，使得所述处理器能够执行如权利要求1至8中任一项所述的分支预测方法。

Images