CN114609498A - W波段射频管壳结构和制备方法 - Google Patents

W波段射频管壳结构和制备方法 Download PDF

Info

Publication number
CN114609498A
CN114609498A CN202210096166.2A CN202210096166A CN114609498A CN 114609498 A CN114609498 A CN 114609498A CN 202210096166 A CN202210096166 A CN 202210096166A CN 114609498 A CN114609498 A CN 114609498A
Authority
CN
China
Prior art keywords
substrate
sides
chip
probe
bottom substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210096166.2A
Other languages
English (en)
Inventor
李仕俊
王建
徐达
王磊
常青松
袁彪
郭嘉
杨晓楠
刘晓红
白银超
杨彦锋
孙永茂
王树朋
窦江超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN202210096166.2A priority Critical patent/CN114609498A/zh
Publication of CN114609498A publication Critical patent/CN114609498A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本申请适用于微波封装技术领域，提供了W波段射频管壳结构和制备方法，该W波段射频管壳结构包括：基板，开设有贯穿基板两侧的通孔和盲槽，其中，基板分为相对设置的顶面基板和底面基板；导体层，形成于基板两侧，且基板两侧的导体层通过通孔互联；微带探针，半悬置于导体层上；芯片，设置于导体层上，与微带探针键合相连且互相隔离。本申请提供的W波段射频管壳具有宽宽带，低损耗的介质波导传输结构，同时具有精度高，一致性好，装配简单且气密的特点。

Description

W波段射频管壳结构和制备方法
技术领域
本申请属于微波封装技术领域，尤其涉及W波段射频管壳结构和制备方法。
背景技术
随着无线通信应用需求的不断增长，现有频谱资源日益紧张，同时通信容量的增长也需要更宽的工作带宽，微波射频电路的工作频率从S/C/X/K不断提升。更高频段的太赫兹技术也日益成熟。相应的芯片，如低噪放芯片、功放芯片、检波器芯片、倍频器芯片、混频芯片等已进入工程化批量应用阶段，但对应封装还停留在金属壳体内采用传统微组装工艺拼搭芯片和微带线阶段，装配一致性差，无法实现气密，难以满足高可靠环境的使用需求。
在100GHz左右的太赫兹高频段，信号传输损耗非常明显。太赫兹射频模块，通常采用集成金属波导的金属管壳做封装。内部分区贴装功能芯片，芯片和天线耦合的微带波导转换模块，匹配金属波导构成完整的TR模块。考虑到金属管壳的机加工和装配的可生产性，很难实现芯片气密封装，长期可靠性不高。
发明内容
为克服相关技术中存在的问题，本申请实施例提供了W波段射频管壳结构和制备方法。
本申请是通过如下技术方案实现的：
第一方面，本申请实施例提供了一种W波段射频管壳结构，包括：基板，开设有贯穿所述基板两侧的通孔和盲槽，其中，所述基板包括相对设置的顶面基板和底面基板；导体层，形成于所述基板两侧，且所述基板两侧的导体层通过所述通孔互联；微带探针，半悬置于所述导体层上；芯片，设置于所述导体层上，与所述微带探针键合相连且互相隔离。
基于第一方面，在一些可能的实现方式中，所述顶面基板和所述底面基板扣合，形成气密封装的管壳。
基于第一方面，在一些可能的实现方式中，所述微带探针设置于所述底面基板生成的所述导体层上，与所述基板形成的管壳配合构成反射腔结构。
基于第一方面，在一些可能的实现方式中，所述基板的材质为陶瓷介质。
基于第一方面，在一些可能的实现方式中，所述通孔内填充有金属导体，所述基板两侧的导体层通过所述金属导体互联。
第二方面，本申请实施例提供了一种W波段射频管壳制备方法，包括：在基板的两侧形成导体层，所述基板上开设有贯穿所述基板两侧的通孔和盲槽，所述基板两侧的导体层通过所述通孔互联，其中，所述基板分为顶面基板和底面基板；在所述底面基板上设置微带探针，所述微带探针半悬置于所述底面基板生成的导体层上；在所述底面基板上设置芯片，所述芯片与所述微带探针通过键合线相连且互相隔离；对所述顶面基板和底面基板进行组合，得到管壳。
基于第二方面，在一些可能的实现方式中，所述在基板的两侧形成导体层，包括：对所述基板开设通孔，在所述基板的两侧溅射金属种子层，所述基板两侧的金属种子层通过所述通孔连通；在所述金属种子层涂覆光阻层，通过光刻得到表面图形；根据第一预设图形区域，对所述基板进行电镀、平坦化处理，并对所述顶面基板进行局部加厚处理；去除所述光阻层，再次光刻，得到腐蚀图形，通过化学腐蚀去除非所述第二预设图形区域的金属种子层；在所述基板的一侧开设盲槽，并对所述盲槽进行清洗。
基于第二方面，在一些可能的实现方式中，所述对所述顶面基板需进行局部加厚处理，包括：根据表面图形，对所述顶面基板进行局部加厚，得到所述第一预设图形，并在所述第一预设图形的基础上完成底面焊接焊盘的制备；基于所述第一预设图形，对所述顶面基板进行局部加厚，得到所述第二预设图形，并在所述第一预设图形的基础上完成顶面天线柱的制备。
基于第二方面，在一些可能的实现方式中，所述在所述底面基板上设置微带探针，包括：将所述微带探针半悬置于所述导体层上，所述微带探针的悬置部分位于所述底面基板的盲槽上方，所述微带探针的非悬置部分贴装在所述底面基板上；所述在所述底面基板上设置芯片，包括：所述芯片贴装在所述底面基板上，一端与所述底面基板通过键合线相连，所述芯片另一端与所述微带探针互相隔离，且通过键合线相连。
基于第二方面，在一些可能的实现方式中，所述对所述顶面基板和底面基板进行组合，包括：通过激光划片，分割所述顶面基板和底面基板；在所述底面基板的安装面上设置所述芯片和所述微带探针；通过焊接，将所述顶面基板和底面基板形成管壳腔体。
上述W波段射频管壳结构和制备方法，通过分别局部金属化的陶瓷底板和陶瓷盖板扣合形成高可靠的气密封装。其中利用陶瓷管壳的底板和盖板分别加工盲槽，并局部金属化。配合管壳内半悬置贴装的低差损微带探针，构成反射腔结构。管壳内贴装的芯片完成信号的放大、混频等处理，并通过微带传输。从微带传输的射频信号，通过悬置在内壁大面积金属化的耦合腔内的微带探针，将微带传输的信号在耦合腔未金属化的特定区域，透过低损耗、超薄的陶瓷介质传出气密管壳外。再匹配外侧的金属天线开放辐射单元，将高频信号发生出去。接收是逆向过程。通过引入集成反射腔和低损耗的介质波导和波导天线辐射单元的金属-陶瓷气密管壳，实现了W波段高频TR模块的气密封装，为高频高可靠射频微波电路的应用提供支撑。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本说明书。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的W波段射频管壳的结构示意图；
图2是本申请一实施例提供的W波段射频管壳制备方法的流程示意图；
图3是本申请一实施例提供的W波段射频管壳制备方法中顶面基板的加工流程示意图；
图4是本申请一实施例提供的W波段射频管壳制备方法中底面基板的加工流程示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
随着无线通信应用需求的不断增长，现有频谱资源日益紧张，同时通信容量的增长也需要更宽的工作带宽，微波射频电路的工作频率从S/C/X/K不断提升。更高频段的太赫兹技术也日益成熟。相应的芯片，如低噪放芯片、功放芯片、检波器芯片、倍频器芯片、混频芯片等已进入工程化批量应用阶段，但对应封装还停留在金属壳体内采用传统微组装工艺拼搭芯片和微带线阶段，装配一致性差，无法实现气密，难以满足高可靠环境的使用需求。
在100GHz左右的太赫兹高频段，信号传输损耗非常明显。太赫兹射频模块，通常采用集成金属波导的金属管壳做封装。内部分区贴装功能芯片，芯片和天线耦合的微带波导转换模块，匹配金属波导构成完整的TR模块。考虑到金属管壳的机加工和装配的可生产性，很难实现芯片气密封装，长期可靠性不高。
基于上述问题，本申请提供了一种W波段射频管壳和制备方法。为使本申请的目的、技术方案和优点更加清楚，下面将结合附图通过具体实施例来进行说明。
图1示出了申请实施例提供的W波段射频管壳的结构示意图。参见图1，上述W波段射频管壳可以包括基板100、导体层200、微带探针300和芯片400。基板100开设有贯穿基板两侧的通孔和盲槽；导体层200形成于基板100两侧，且基板100两侧的导体层200通过通孔互联；微带探针300半悬置于导体层200上；芯片400设置于导体层200上，与微带探针300键合相连且互相隔离。
其中，基板100包括相对设置的顶面基板101和底面基板102；顶面基板101和底面基板102扣合，形成气密封装的管壳；微带探针300设置于底面基板102生成的导体层200上，与基板100形成的管壳配合构成反射腔结构。
可选的，基板100的材质为陶瓷介质；贯穿基板100两侧的通孔内填充有金属导体，基板100两侧的导体层200通过金属导体互联。
示例性的，参见图1，顶面基板101上表面开设有盲槽1011、设置有顶面天线柱1012，下表面设置有底面焊接焊盘1013和耦合腔结构1014，上下表面均生成有导体200。其中，耦合腔结构1014的高度小于底面焊接焊盘1013的高度，且耦合腔结构1014的高度与底面焊接焊盘1013的高度之差要大于微带探针300的最大高度。
底面基板102上表面开设有盲槽1021、生成有导体层200、半悬置有微带探针300、设置有芯片400，下表面生成有导体层200。其中，盲槽1021覆盖有低于自身深度的导体层，微带探针300半悬置于底面基板102上表面生成的导体层200上，通过键合线与设置在上表面生成的导体层200上的芯片400，芯片400与微带探针300相互隔离且通过键合线与上表面生成的导体层200相连。
其中，微带探针300的悬置部分位于底面基板102的盲槽1021上方，微带探针300的非悬置部分贴装在底面基板102上；芯片400贴装在底面基板102上，一端与底面基板102通过键合线相连，芯片另一端与微带探针300互相隔离，且通过键合线相连。
以下结合图1对本申请的W波段射频管壳制备方法进行详细说明。
图2是本申请一实施例提供的W波段射频管壳制备方法的示意性流程图，参照图2，对该W波段射频管壳制备方法的详述如下：
在步骤101中，在基板的两侧形成导体层，基板上开设有贯穿基板两侧的通孔和盲槽，基板两侧的导体层通过通孔互联，其中，基板包括相对设置的顶面基板和底面基板。
示例性的，在基板的两侧形成导体层，包括：对基板开设通孔，在基板的两侧溅射金属种子层，基板两侧的金属种子层通过通孔连通；在金属种子层涂覆光阻层，通过光刻得到表面图形；根据第一预设图形区域，对基板进行电镀、平坦化处理，并对顶面基板进行局部加厚处理；去除光阻层，再次光刻，得到腐蚀图形，通过化学腐蚀去除非第二预设图形区域的金属种子层；在基板的一侧开设盲槽，并对盲槽进行清洗。
具体的，参见图3，对顶面基板的加工包括：
1.打孔：天线支撑材料，可以是玻璃、石英、蓝宝石等低损耗、高强度介质材料，实际生产中采用多个单元整列的大尺寸基板生产提升效率，示意图中只选取了单个单元作为代表。采用皮秒冷激光加工钻孔，孔德直径在70-125μm，数值参考基板厚度(厚度0.15-2mm)，保证基板厚度和通孔直径比＜10:1，孔径典型值是100μm。激光开孔孔壁光滑、垂直度要高，上下表面孔径差值小于5％。
2.溅射金属种子层：基板经过清洗处理后表面沉积一层金属，为后续电化学沉积提供种子层，种子层的金属化层的典型结构为Ti/Cu，总厚度为50nm-5000nm，其他金属化结构和厚度也是可以的。种子层的沉积方式可以选择物理气相沉积(PVD)，化学气相沉积(CVD)，其他方式也可以。
3.光刻：将光阻层通过旋涂或覆膜热压方式涂覆在衬底表面，然后通过曝光、显影等标准光刻工艺获得图三所示图形，用于后续制作外导体结构。光阻可以是高粘度光刻胶，如JSR公司的THB系列负性光刻胶；也可以是高解析度光敏干膜，如Dupont公司的ST系列干膜。光阻层厚度大于30，线条解析度小于10微米，侧壁陡直；
4.电镀、平坦化：采用电化学沉积法将光阻定义表面图形加厚到30-200μm，同时将金属打底的过孔填实至表面突出，内部没有空洞。电化学沉积材料选择铜，优选具有深孔填充的Cu电解液，电镀时采用脉冲镀和直流镀组合使用，保证通孔内铜沉积没有空洞条件下尽量提升效率。之后采用平坦化技术对镀层进行厚度减薄和表面处理，可以获得更高精度的金属层厚和更低的表面粗糙度，获得基板表层金属层。
5.加高第一高度：光刻、电镀、研磨、抛光，完成表面图形的局部加厚。从功能上完成底面焊接焊盘的制备。
6.加高第二高度：光刻、电镀、研磨、抛光，完成表面图形的局部加厚。从功能上完成顶面天线金属柱的制备。
7.采用标准去膜工艺，去除光阻材料，露出种子层。再次光刻，定义腐蚀图形。采用化学腐蚀的方法去除非图形定义区域的种子层，露出基板支撑层。采用化学镀的方式，对表面金属图形区域进行保护，提升环境耐受性。
8.开槽：在对应位置采用皮秒激光冷加工，开盲槽，激光由表及里逐层扫描剥蚀，加工规定尺寸和深度的盲槽并清洗干净。
其中，对顶面基板进行局部加厚处理，包括：根据表面图形，对顶面基板进行局部加厚，得到第一预设图形，根据表面图形，对顶面基板进行局部加厚，得到第一预设图形，并在第一预设图形的基础上完成底面焊接焊盘的制备；基于第一预设图形，对顶面基板进行局部加厚，得到第二预设图形，并在第二预设图形的基础上完成顶面天线柱的制备。
参见图4，对底面基板的加工包括：
1.打孔/开槽：下基板需要接地和互联的区域采用激光诱导刻蚀的方式加工通孔，孔的直径在30-125μm，数值参考基板厚度，保证基板厚度和通孔直径比＜10:1；之后在对应位置采用皮秒激光冷加工，开盲槽，激光由表及里逐层扫描剥蚀。
2.以下流程为之前加工气密管壳的标准流程，包括：清洗、溅射、光刻、电镀和CMP打磨，完成表面金属层、之后退膜、刻蚀，阻焊和表面保护。
可选的，金属-陶瓷气密管壳的介质选择石英、玻璃，氮化铝等低介电、高强度、高导热的陶瓷材料。在微带转波导的反射腔对外耦合输出端的介质区域，采用局部加工盲槽的方式，将介质厚度减薄到0.07-0.2mm并在0.5*0.5-3*3mm范围内匹配优化开槽尺寸。可实现宽宽带，低损耗的介质波导传输结构。采用超短脉冲激光刻蚀瓷体，半导体工艺制备金属图形，加工精度达到μm级。
在步骤102中，在底面基板上设置微带探针，微带探针半悬置于底面基板生成的导体层上。
示例性的，在底面基板上设置微带探针，包括：微带探针半悬置于导体层上，微带探针的悬置部分位于底面基板的盲槽上方，微带探针的非悬置部分贴装在底面基板上。
可选的，通过采用陶瓷基板局部采用超短脉冲激光冷加工定深盲槽，并表面金属化，作为微带探针的背面反射区。
在步骤103中，在底面基板上设置芯片，芯片与微带探针通过键合线相连且互相隔离；
示例性的，在底面基板上设置芯片，包括：芯片贴装在底面基板上，一端与底面基板通过键合线相连，芯片另一端与微带探针互相隔离，且通过键合线相连。
在步骤104中，对顶面基板和底面基板进行组合，得到管壳。
示例性的，对顶面基板和底面基板进行组合，包括：通过激光划片，分割顶面基板和底面基板；在底面基板的安装面上设置芯片和微带探针；通过焊接，将顶面基板和底面基板形成管壳腔体。
具体的，通过激光划片，将顶面基板和底面基板分别分割成独立的单元；通过装配：在安装面贴装芯片和微带探针，并键合互联；组合成腔体：顶面基板的底面接地区域和底面基板围框区采用焊接方式形成管壳的腔体；通过测试：对管壳进行性能筛查和环境试验。
通过外侧边缘接地屏蔽的一体化电镀金属墙与中心未金属化的介质波导区扣合，焊接互联形成完整的反射腔。其中，金属导通孔处表面厚铜(＞10μm)电镀密封：制备基板表面导体层时，电镀铜层厚度大于10μm可实现气密；底面基板和顶面基板通过对称金属侧墙扩散焊保证界面气密。
上述W波段射频管壳结构和制备方法，通过分别局部金属化的陶瓷底板和陶瓷盖板扣合形成高可靠的气密封装。其中利用陶瓷管壳的底板和盖板分别加工盲槽，并局部金属化。配合管壳内半悬置贴装的低差损微带探针，构成反射腔结构。管壳内贴装的芯片完成信号的放大、混频等处理，并通过微带传输。从微带传输的射频信号，通过悬置在内壁大面积金属化的耦合腔内的微带探针，将微带传输的信号在耦合腔未金属化的特定区域，透过低损耗、超薄的陶瓷介质传出气密管壳外。再匹配外侧的金属天线开放辐射单元，将高频信号发生出去。接收是逆向过程。通过引入集成反射腔和低损耗的介质波导和波导天线辐射单元的金属-陶瓷气密管壳，实现了W波段高频TR模块的气密封装，为高频高可靠射频微波电路的应用提供支撑。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种W波段射频管壳结构，其特征在于，包括：
基板，开设有贯穿所述基板两侧的通孔和盲槽，其中，所述基板包括相对设置的顶面基板和底面基板；
导体层，形成于所述基板两侧，且所述基板两侧的导体层通过所述通孔互联；
微带探针，半悬置于所述导体层上；
芯片，设置于所述导体层上，与所述微带探针键合相连且互相隔离。
2.如权利要求1所述的W波段射频管壳结构，其特征在于，所述顶面基板和所述底面基板扣合，形成气密封装的管壳。
3.如权利要求2所述的W波段射频管壳结构，其特征在于，所述微带探针设置于所述底面基板生成的所述导体层上，与所述基板形成的管壳配合构成反射腔结构。
4.如权利要求1所述的W波段射频管壳结构，其特征在于，所述基板的材质为陶瓷介质。
5.如权利要求1所述的W波段射频管壳结构，其特征在于，所述通孔内填充有金属导体，所述基板两侧的导体层通过所述金属导体互联。
6.一种W波段射频管壳制备方法，其特征在于，包括：
在基板的两侧形成导体层，所述基板上开设有贯穿所述基板两侧的通孔和盲槽，所述基板两侧的导体层通过所述通孔互联，其中，所述基板分为顶面基板和底面基板；
在所述底面基板上设置微带探针，所述微带探针半悬置于所述底面基板生成的导体层上；
在所述底面基板上设置芯片，所述芯片与所述微带探针通过键合线相连且互相隔离；
对所述顶面基板和底面基板进行组合，得到管壳。
7.如权利要求6所述的W波段射频管壳制备方法，其特征在于，所述在基板的两侧形成导体层，包括：
对所述基板开设通孔，在所述基板的两侧溅射金属种子层，所述基板两侧的金属种子层通过所述通孔连通；
在所述金属种子层涂覆光阻层，通过光刻得到表面图形；
根据第一预设图形区域，对所述基板进行电镀、平坦化处理，并对所述顶面基板进行局部加厚处理；
去除所述光阻层，再次光刻，得到腐蚀图形，通过化学腐蚀去除非所述第二预设图形区域的金属种子层；
在所述基板的一侧开设盲槽，并对所述盲槽进行清洗。
8.如权利要求7所述的W波段射频管壳制备方法，其特征在于，所述对所述顶面基板需进行局部加厚处理，包括：
根据表面图形，对所述顶面基板进行局部加厚，得到所述第一预设图形，并在所述第一预设图形的基础上完成底面焊接焊盘的制备；
基于所述第一预设图形，对所述顶面基板进行局部加厚，得到所述第二预设图形，并在所述第二预设图形的基础上完成顶面天线柱的制备。
9.如权利要求6所述的W波段射频管壳制备方法，其特征在于，所述在所述底面基板上设置微带探针，包括：将所述微带探针半悬置于所述导体层上，所述微带探针的悬置部分位于所述底面基板的盲槽上方，所述微带探针的非悬置部分贴装在所述底面基板上；
所述在所述底面基板上设置芯片，包括：所述芯片贴装在所述底面基板上，一端与所述底面基板通过键合线相连，所述芯片另一端与所述微带探针互相隔离，且通过键合线相连。
10.如权利要求6所述的W波段射频管壳制备方法，其特征在于，所述对所述顶面基板和底面基板进行组合，包括：
通过激光划片，分割所述顶面基板和底面基板；
在所述底面基板的安装面上设置所述芯片和所述微带探针；
通过焊接，将所述顶面基板和底面基板形成管壳腔体。
CN202210096166.2A 2022-01-26 2022-01-26 W波段射频管壳结构和制备方法 Pending CN114609498A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210096166.2A CN114609498A (zh) 2022-01-26 2022-01-26 W波段射频管壳结构和制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210096166.2A CN114609498A (zh) 2022-01-26 2022-01-26 W波段射频管壳结构和制备方法

Publications (1)

Publication Number Publication Date
CN114609498A true CN114609498A (zh) 2022-06-10

Family

ID=81858453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210096166.2A Pending CN114609498A (zh) 2022-01-26 2022-01-26 W波段射频管壳结构和制备方法

Country Status (1)

Country Link
CN (1) CN114609498A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116106591A (zh) * 2023-01-10 2023-05-12 佛山市蓝箭电子股份有限公司 一种微波探针的制作方法及微波探针

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116106591A (zh) * 2023-01-10 2023-05-12 佛山市蓝箭电子股份有限公司 一种微波探针的制作方法及微波探针
CN116106591B (zh) * 2023-01-10 2023-09-19 佛山市蓝箭电子股份有限公司 一种微波探针的制作方法及微波探针

Similar Documents

Publication Publication Date Title
US6770822B2 (en) High frequency device packages and methods
US5510655A (en) Silicon wafers containing conductive feedthroughs
JP5147826B2 (ja) ミリ波用途のための導波管−平面伝送線路変換器を構築し、パッケージするための装置及び方法
CN100377333C (zh) 带有一个或更多通孔的半导体结构
CN110504515B (zh) 一种基于探针电流耦合的脊间隙波导到微带线宽带过渡结构
CN101638212A (zh) 微机电系统圆片级真空封装导线互连结构及其制造方法
CN101189718B (zh) 用于增强微波和毫米波系统的电感减小的互连
CN108832245A (zh) 一种基于硅通孔技术的介质腔基片集成波导结构及其制备工艺
CN114609498A (zh) W波段射频管壳结构和制备方法
Su et al. Development of compact millimeter-wave antenna by stacking of five glass wafers with through glass vias
CN112038319A (zh) 基于htcc工艺的三维垂直互联结构及其制备方法
JP2000510287A (ja) 超小型電子パッケージ
US6667549B2 (en) Micro circuits with a sculpted ground plane
WO2018057026A1 (en) Die with embedded communication cavity
CN110010484A (zh) 一种插孔式超深tsv互联的射频芯片系统级封装工艺
CN111029313A (zh) 一种气密封装器件及气密封装方法
CN110943065A (zh) 一种封装器件及封装方法
CN115084092A (zh) 集成滤波器的射频前端模块、制备方法及无线通信系统
TW202240800A (zh) 微電子h框架裝置
CN109462027B (zh) 一种波导缝隙辐射单元的制造方法
CN212908021U (zh) 基于htcc工艺的三维垂直互联结构及t/r组件
US20210184649A1 (en) Packaging method and package structure for filter chip
CN210956645U (zh) 一种气密封装器件
CN110943053A (zh) 一种陶瓷气密封装器件及封装方法
CN210956642U (zh) 一种气密封装器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination