CN114584305B - 一种随机数发生器、电子电路和系统级芯片 - Google Patents
一种随机数发生器、电子电路和系统级芯片 Download PDFInfo
- Publication number
- CN114584305B CN114584305B CN202210458855.3A CN202210458855A CN114584305B CN 114584305 B CN114584305 B CN 114584305B CN 202210458855 A CN202210458855 A CN 202210458855A CN 114584305 B CN114584305 B CN 114584305B
- Authority
- CN
- China
- Prior art keywords
- random
- random sequence
- register
- source module
- entropy source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims abstract description 35
- 238000012805 post-processing Methods 0.000 claims abstract description 23
- 230000010355 oscillation Effects 0.000 claims description 11
- 230000002159 abnormal effect Effects 0.000 claims description 10
- 238000012795 verification Methods 0.000 claims description 9
- 125000004122 cyclic group Chemical group 0.000 claims description 4
- 230000009471 action Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000006854 communication Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000001583 randomness test Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Tests Of Electronic Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及一种随机数发生器、电子电路和系统级芯片，所述随机数发生器包括:熵源模块、时钟发生器、采样单元和后处理单元；后处理单元包括第一移位寄存器和第二寄存器；后处理单元将所述第一随机序列放入第一移位寄存器中，将第二随机序列放入第二寄存器中，将第一移位寄存器移位后的移位后第一随机序列，或第一移位寄存器和第二寄存器异或的结果作为输出随机序列；本发明提供了可扩展的真随机数发生器，合理地引入外部熵源，并且有选择的使用基于应用环境的外部熵源，不增加额外硬件开销的情况下能够满足独立、均匀分布的随机数特性。
Description
技术领域
本发明属于信息安全技术领域，尤其涉及一种随机数发生器、电子电路和系统级芯片。
背景技术
随着信息技术和计算机技术的发展和广泛应用，和互联网和计算机通信技术的发展，信息安全越来越受到人们的重视，人们对各种通信过程的安全保密性要求也越来越高。信息安全架构内部需要用到大量的随机数，随机数用于安全服务、如完整保护和数据加密的密匙管理中，是形成密码文的基础。随机数被用于产生密码的密匙或确定不重复的值。一般都会使用随机数来当作所需要的密钥，能产生高质量随机数的随机数发生器尤其重要。
真随机数看起来是随机的，即能通过所能找到的所有正确的随机性检验；这个序列是不可预测的，也就是说，即使给出产生序列的算法或者硬件设计和以前产生序列的所有知识，也不可能通过计算来预测下一个序列是什么；这个序列不能重复产生，即使在完全相同的操作条件下用完全相同的输入对序列发生器操作两次，也将得到两个完全不同的、毫不相关的序列。随机数能够经由逻辑或物理的随机数发生器来产生。近年来，利用硬件来构造真随机数产生器已经逐渐成为新的发展方向，例如：基于混沌的真随机数产生器、基于电阻热噪声的真随机数产生器和基于振荡器的真随机数产生器。
现有技术中的随机数发生器不能在保障真随机性的情况下提供bit位的扩展性，为了提供相抵复杂的随机性往往需要时钟信号发生器和采样单元作复杂改进，增加了芯片开销；独立依赖于时钟信号的随机数发生器如果面临对时钟信号发生器的攻击，会使得时钟信号发生器输出的复杂时钟信号异常，从而导致随机数发生器生成的随机数是可以预测的。本发明提供了可扩展的真随机数发生器，合理地引入外部熵源并有选择的使用基于应用环境的外部熵源，不增加额外硬件开销的情况下能够满足独立、均匀分布的随机数特性，降低了产生的随机数是可预测的概率。
发明内容
为了解决现有技术中的上述问题，本发明提出了一种随机数发生器，所述随机数发生器包含：熵源模块、时钟发生器、采样单元和后处理单元；时钟发生器、熵源模块与采样单元分别相连；熵源模块、采样单元、时钟发生器和后处理单元分别相连；
时钟发生器用于产生时钟信号；
所述熵源模块包括外部熵源模块和内部熵源模块；采样单元用于在时钟信号的作用下对内部熵源模块进行采样以得到第一随机序列；
外部熵源模块设置有接口单元，通过接口单元获取和应用环境相关的第二随机序列，并将第二随机序列输出到后处理单元；
所述后处理单元包括第一移位寄存器和第二寄存器；所述第一移位寄存器是循环移位寄存器；基于所述第一随机序列和第二随机序列得到输出随机序列；具体的:后处理单元将所述第一随机序列放入第一移位寄存器中，将第二随机序列放入第二寄存器中，将第一移位寄存器移位后的移位后第一随机序列，或第一移位寄存器和第二寄存器异或的结果作为输出随机序列；
所述后处理单元设置有开关单元，所述开关单元用于确定是否接收外部熵源模块发送的第二随机序列；当所述开关单元打开时，所述随机数发生器进入扩展模式，所述第二寄存器接收第二随机序列，关闭时，不接收，所述随机数发生器进入常规模式；
在开关单元被打开时，所述随机数发生器进入扩展模式，第一移位寄存器中的bit位经过N位移位后，形成包括前端移位部分和后端移位部分的移位后第一随机序列；对应的，第二寄存器中包括前端第二随机部分和后端第二随机部分；前端第二随机部分的bit位数M和前端移位部分的bit位数量M相同；将前端移位部分和第二寄存器中的前端第二随机部分进行按位异或操作后得到第二输出随机序列；将后端移位部分、第二输出随机序列和后端第二随机部分拼接后形成输出随机序列；移位bit位数N和前端第二随机部分的bit位数M是不相关的；开关单元关闭时，第一移位寄存器中的bit位经过N位移位后作为输出随机序列。
进一步的，所述内部熵源模块为高速随机振荡信号发生器；高速随机振荡信号发生器输出高速随机振荡信号。
进一步的，外部熵源模块直接采集二进制格式的数据序列作为第二随机序列。
进一步的，将第一随机序列中1值的个数作为移位bit位数N。
进一步的，将后端移位部分中1值的个数作为移位bit位数N。
一种真随机数发生设备，利用所述的一种随机数发生器的电路生成真随机数。
进一步的，所述随机数发生器还包括验证单元，所述验证单元用于验证所述输出随机序列是否发生异常，当所述随机序列发生异常且随机数发生器处于常规模式时，验证单元打开所述开关单元。
进一步的，在扩展模式下，将后端移位部分中1值的个数和后端第二随机部分中1值的个数之和作为移位bit位数N。
一种系统级芯片，所述系统级芯片用于实现所述的随机数发生器。
一种电子电路，所述电子电路用于实现所述的随机数发生器。
本发明的有益效果包括：（1）提供了可扩展的真随机数发生器，合理地引入外部熵源并有选择的使用基于应用环境的外部熵源，不增加额外硬件开销的情况下能够满足独立、均匀分布的随机数特性；（2）参与后续移位和异或运算的两个随机序列时互不相关的，相互之间的独立性较高，提高了通过异或运算获得的真随机数信号的随机性；（3）独立的移位拼接机制，在保障随机性的基础上，不需要额外添加加法器等硬件单元，也无需对信号发生器和采样单元作改变，减少了硬件开销和实现复杂度；（4）接口单元封装在随机数发生器外部，可以在随机数发生器外部通过软件或者人工进行设置或者接入；通过外部熵源模块干涉所述输出随机序列的产生，使得随机数发生器能够继续保持工作，给替换和维修留出时间。
附图说明
此处所说明的附图是用来提供对本发明的进一步理解，构成本申请的一部分，但并不构成对本发明的不当限定，在附图中：
图1为本发明的随机数发生器中后处理单元结构示意图；
图2为本发明实施例中扩展模式下输出随机序列的处理过程示意图。
具体实施方式
下面将结合附图以及具体实施例来详细说明本发明，其中的示意性实施例以及说明仅用来解释本发明，但并不作为对本发明的限定；
本发明提出一种随机数发生器，所述随机数发生器包括：熵源模块、时钟发生器、采样单元和后处理单元；时钟发生器、熵源模块与采样单元分别相连；熵源模块、采样单元、时钟发生器和后处理单元分别相连；
其中：所述熵源模块包括外部熵源模块和内部熵源模块；其中：所述内部熵源模块为高速随机振荡信号发生器；高速随机振荡信号发生器输出高速随机振荡信号，采样单元用时钟发生器产生的时钟对该振荡信号进行采样，输出第一随机序列；
优选的：内部熵源模块来源于振荡器的抖动，亚稳态电路等；
可替换的：所述内部熵源模块为自定时振荡环；
时钟发生器用于产生时钟信号；
采样单元用于在时钟信号的作用下对内部熵源模块产生的信号作采样以得到第一随机序列；
外部熵源模块设置有接口单元，通过接口单元获取和应用环境相关的第二随机序列，并将第二随机序列输出到后处理单元；从外部熵源模块直接采集二进制格式的数据序列作为第二随机序列，使得外部熵源模块的引入变得简单；
所述接口单元还设置有扩展开关，当扩展开关打开时，开关单元被打开，使得所述第二寄存器接收第二随机序列，关闭时，不接收；接口单元封装在随机数发生器外部，可以在随机数发生器外部通过软件或者人工进行设置或者接入；通过外部打开或关闭扩展开关并进行相应的设置可以扩展随机数发生器所输出的随机数位数，但是扩展开关能够控制的仅仅是是否进行随机数扩展，而不影响随机数的产生，随机数的随机性并不会被改变，也就是说后面的M是固定的；此时，参与后续移位和异或运算的两个随机序列时互不相关的，相互之间的独立性较高，提高了通过异或运算获得的真随机数信号的随机性；
在仅仅设置扩展开关的情况下，随机数发生器能够产生的扩展后随机数的位数是固定的，如果需要动态的改变该长度，需要写入相关长度信息；
优选的：所述接口单元中设置扩展长度寄存器，用于设置输出的输出随机序列的扩展长度LTHOUT；
所述接口单元用于和所应用环境中存储单元的数据传输线连接，从而获取数据传输线上传输的数据，采集所述数据作为第二随机序列；由于数据传输线上的传输事件和随机数发生器的随机数产生事件是相互独立的，因此两者之间不会发生和数值内容相关的相互干涉；数据传输线上的传输数据本身是二进制数据序列，且会随着读取传输事件的变化以及获取时机的改变而存在固有随机性，往往是不可预测的；
其中：所述数据传输线包括数据传输线和地址传输线；
可替换的；所述外部接口单元用于接入所应用的处理单元总线，侦测总线上的数据信息并进行信息采集作为第二随机序列；
优选的：所述随机数发生器还设置有熵源模块解码器，用于对输入的数据序列进行解码，并将解码后的数据序列输出到后处理单元；
所述后处理单元包括第一移位寄存器和第二寄存器；用于基于所述第一随机序列和第二随机序列得到输出随机序列；具体的:后处理单元将所述第一随机序列放入第一移位寄存器中，将第二随机序列放入第二寄存器中，将第一移位寄存器移位后的数据序列，或第一移位寄存器和第二寄存器异或的结果作为输出随机序列；
优选的：所述第一移位寄存器是循环移位寄存器；通过循环移位的设置使得在所产生第一随机序列保持随机性以及和第二随机序列的独立性的情况下，提供可扩展的和第一随机序列以及和第二随机序列均无关的输出随机序列，使得输出随机序列无法根据对外部熵源模块的分析进行预测，保障了真随机数信号的随机性；
优选的：所述后处理单元设置有开关单元，所述开关单元用于确定是否接收外部熵源模块发送的第二随机序列；当所述开关单元打开时，所述随机数发生器进入扩展模式，所述第二寄存器接收第二随机序列，关闭时，不接收，所述随机数发生器进入常规模式；
在开关单元被打开时，所述随机数发生器进入扩展模式，第一移位寄存器中的bit位经过N位移位后，形成包括前端移位部分和后端移位部分的移位后第一随机序列；对应的，第二寄存器中包括前端第二随机部分和后端第二随机部分；前端第二随机部分的bit位数M和前端移位部分的bit位数量M相同；将前端移位部分和第二寄存器中的前端第二随机部分进行异或操作后的得到第二输出随机序列；将后端移位部分、第二输出随机序列和后端第二随机部分拼接后形成输出随机序列；移位bit位数N和前端第二随机部分的bit位数M是不相关的；
优选的：将第一随机序列中1值的个数作为移位bit位数N；
优选的：将后端移位部分中1值的个数作为移位bit位数N；
在采用上述两种方式时，移位的位数和外部熵源模块无关，在外部熵源模块存在不安全因素时，基于该方式能够最简单的产生随机移位，进一步提高了输出随机序列的随机性和独立性；
可替换的：将后端移位部分中1值的个数和后端第二随机部分中1值的个数之和作为移位bit位数N；此时，参与后续异或计算的移位第一随机序列的数值内容和内部熵源模块以及外部熵源模块均不相关，移位位数和两者也不完全相关，可以在开销保持不变的情况下最大程度的提高随机性；上述几种方式均不需要对采样单元进行改进，也无需提供多样化的时钟，大大的降低了随机数发生器的芯片开销；第一移位寄存器在移位的过程中读取第一随机序列、后端移位部分、或后端移位部分和后端第二随机部分，遇到1值时进行移位而遇到0值时不进行移位并继续读取；在保障随机性的基础上，不需要额外添加加法器等硬件单元，也无需对信号发生器和采样单元作改变，只需要采用最简单的信号发生器和采样单元，减少了硬件开销和实现复杂度；
优选的：采用异步控制方式作移位bit位数的确定；具体的：将第一采样时机采样得到的第一随机序列存入第一移位寄存器；将在第二采样时机的采样得到的下一间隔第一随机序列作为移位bit位数确定的基础；其中，第一采样时机和第二采样时机是分别是到达的相邻采样时机；在采样单元输出下一间隔第一随机序列后不进行存储，而直接根据该下一间隔第一随机序列作第一随机序列的移位；在仅仅浪费一个采样间隔的情况下，可以最大化的提高随机性，并不需要增加硬件开销；位的方式还是在遇到bit位值为1的情况下进行移位，而位值为0的情况下不进行移位；
当然也可以更换信号发生器结构，使得信号发生器产生第一时钟信号和与之相位相反的第二时钟信号，使得采样单元基于第一时钟信号进行熵源模块采样以得到第一随机序列，而基于第二时钟信号进行采样作为移位bit位数确定的基础，并直接根据该第二时钟信号的采样结果作第一随机序列的移位；移位的方式还是在遇到bit位值为1的情况下进行移位，而位值为0的情况下不进行移位；但是对时钟发生器发生改变必然会增加改动复杂度；
其中：所述前端第二随机部分的bit位数M和前端移位部分的bit位数量M是相同的，且根据扩展模式下提供的输出随机序列的扩展长度LTHOUT设置；具体的：采用下式计算M；
其中：LTH是第一移位寄存器和第二寄存器的尺寸；LTHOUT是在扩展开关被打开时通过扩展长度寄存器设置的输出随机序列的扩展长度；
优选的：LTH=128；M=64；
优选的：LTH=128；M=32；
优选的；当开关单元被关闭时，所述随机数发生器在常规模式，第一移位寄存器经过移位后作为输出随机序列；
当然在不设置扩展长度寄存器时，输出随机序列的扩展长度是固定的，这样可以大大降低扩展的难度；例如：固定设置为192bit位；
优选的：所述随机数发生器还包括验证单元，所述验证单元用于验证所述输出随机序列是否发生异常，当所述随机序列发生异常且随机数发生器处于常规模式时，验证单元打开所述开关单元，通过外部熵源模块干涉所述输出随机序列的产生，使得随机数发生器能够继续保持工作，给替换和维修留出时间；也就是说，扩展可以是内部启动的，也可以通过扩展开关来外部启动；也就是说在验证单元关闭所述开关单元且扩展单元关闭时，开关单元关闭；
所述验证所述输出随机序列是否发生异常，具体为：确定特定子序列的累计发生次数，当所述累计发生次数超过预设异常次数时，确定所述输出随机序列发生异常；其中：所述特定子序列为一个或多个；当所述特定子序列为多个时，所述多个特定子序列的发生次数一起进行累计计数；
优选的：所述特定子序列为连续X个1或者连续X个0值；特定子序列为长度为Y的指定比特序列；其中：X和Y为预设值，且Y>X；
本发明是参照根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，例如只读存储器，磁盘或光盘等。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
Claims (6)
1.一种随机数发生器，其特征在于，所述随机数发生器包括：熵源模块、时钟发生器、采样单元和后处理单元；时钟发生器、熵源模块与采样单元分别相连；熵源模块、采样单元、时钟发生器和后处理单元分别相连；
时钟发生器用于产生时钟信号；
所述熵源模块包括外部熵源模块和内部熵源模块；采样单元用于在时钟信号的作用下对内部熵源模块进行采样以得到第一随机序列；
外部熵源模块设置有接口单元，通过接口单元获取和应用环境相关的第二随机序列，并将第二随机序列输出到后处理单元；
所述后处理单元包括第一移位寄存器和第二寄存器；所述第一移位寄存器是循环移位寄存器；基于所述第一随机序列和第二随机序列得到输出随机序列；具体的:后处理单元将所述第一随机序列放入第一移位寄存器中，将第二随机序列放入第二寄存器中，将第一移位寄存器移位后的移位后第一随机序列，或第一移位寄存器和第二寄存器异或的结果作为输出随机序列；
所述后处理单元设置有开关单元，所述开关单元用于确定是否接收外部熵源模块发送的第二随机序列；当所述开关单元打开时，所述随机数发生器进入扩展模式，所述第二寄存器接收第二随机序列，关闭时，不接收，所述随机数发生器进入常规模式；
在开关单元被打开时，所述随机数发生器进入扩展模式，第一移位寄存器中的bit位经过N位移位后，形成包括前端移位部分和后端移位部分这两个部分的移位后第一随机序列；第二寄存器包括前端第二随机部分和后端第二随机部分这两个部分；前端第二随机部分的bit位数M和前端移位部分的bit位数量M相同；将前端移位部分和第二寄存器中的前端第二随机部分进行按位异或操作后得到第二输出随机序列；将后端移位部分、第二输出随机序列和后端第二随机部分拼接后形成输出随机序列；移位bit位数N和前端第二随机部分的bit位数M是不相关的；开关单元关闭时，第一移位寄存器中的bit位经过N位移位后作为输出随机序列。
2.根据权利要求1所述的随机数发生器，其特征在于，所述内部熵源模块为高速随机振荡信号发生器；高速随机振荡信号发生器输出高速随机振荡信号。
3.根据权利要求2所述的随机数发生器，其特征在于，外部熵源模块直接采集二进制格式的数据序列作为第二随机序列。
4.根据权利要求3所述的随机数发生器，其特征在于，将第一随机序列中1值的个数作为移位bit位数N。
5.一种真随机数发生设备，其特征在于，利用如权利要求1至4任一项所述的一种随机数发生器的电路生成真随机数。
6.根据权利要求5所述的真随机数发生设备，其特征在于，所述随机数发生器还包括验证单元，所述验证单元用于验证所述输出随机序列是否发生异常，当所述随机序列发生异常且随机数发生器处于常规模式时，验证单元打开所述开关单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210458855.3A CN114584305B (zh) | 2022-04-28 | 2022-04-28 | 一种随机数发生器、电子电路和系统级芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210458855.3A CN114584305B (zh) | 2022-04-28 | 2022-04-28 | 一种随机数发生器、电子电路和系统级芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114584305A CN114584305A (zh) | 2022-06-03 |
| CN114584305B true CN114584305B (zh) | 2022-07-26 |
Family
ID=81779436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210458855.3A Active CN114584305B (zh) | 2022-04-28 | 2022-04-28 | 一种随机数发生器、电子电路和系统级芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114584305B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005044090A (ja) * | 2003-07-28 | 2005-02-17 | Renesas Technology Corp | 乱数発生装置 |
| CN110071803A (zh) * | 2019-05-05 | 2019-07-30 | 北京万协通信息技术有限公司 | 一种纯数字电路真随机数发生器 |
| CN113672199A (zh) * | 2021-08-27 | 2021-11-19 | 太原理工大学 | 一种具备物理不可克隆函数功能的多熵源随机数发生器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11294640B2 (en) * | 2019-03-13 | 2022-04-05 | Ememory Technology Inc. | Random number generator |
-
2022
- 2022-04-28 CN CN202210458855.3A patent/CN114584305B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005044090A (ja) * | 2003-07-28 | 2005-02-17 | Renesas Technology Corp | 乱数発生装置 |
| CN110071803A (zh) * | 2019-05-05 | 2019-07-30 | 北京万协通信息技术有限公司 | 一种纯数字电路真随机数发生器 |
| CN113672199A (zh) * | 2021-08-27 | 2021-11-19 | 太原理工大学 | 一种具备物理不可克隆函数功能的多熵源随机数发生器 |
Non-Patent Citations (1)
| Title |
|---|
| 物理真随机数发生器的设计;董俊;《电光与控制》;20130228;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114584305A (zh) | 2022-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3696209B2 (ja) | シード生成回路、乱数生成回路、半導体集積回路、ｉｃカード及び情報端末機器 | |
| US20080025506A1 (en) | Memory access control apparatus and method, and communication apparatus | |
| JP2004265194A (ja) | 情報処理装置、および情報処理方法 | |
| EP1496641A2 (en) | Cryptographic processing apparatus, cryptographic processing method and computer program | |
| EP2260376A1 (en) | Digital random number generator based on digitally-controlled oscillators | |
| JP2007195132A (ja) | 暗号処理装置 | |
| CN108075877B (zh) | 一种安全系统及终端芯片 | |
| GB2532836A (en) | Address-dependent key generation with substitution-permutation network | |
| US7809130B1 (en) | Password recovery system and method | |
| US20090327381A1 (en) | True random number generator | |
| Yakut et al. | Secure and efficient hybrid random number generator based on sponge constructions for cryptographic applications | |
| CN114584305B (zh) | 一种随机数发生器、电子电路和系统级芯片 | |
| Brisfors et al. | Do not rely on clock randomization: A side-channel attack on a protected hardware implementation of AES | |
| Shi et al. | Design space exploration of galois and fibonacci configuration based on espresso stream cipher | |
| Jothi et al. | Parallel RC4 Key Searching System Based on FPGA | |
| CN117081751A (zh) | 一种高可靠性量化响应仲裁器型puf结构 | |
| Yadav | Design and analysis of digital true random number generator | |
| Kanso et al. | Irregularly decimated chaotic map (s) for binary digits generations | |
| CN113268745B (zh) | 基于Camellia加密算法的软PUF | |
| US20040064274A1 (en) | Residue calculating unit immune to power analysis | |
| JP3606418B2 (ja) | 乱数生成装置 | |
| Garipcan et al. | FPGA modeling of a novel fully-synthesizable and secure TRNG based on key-dependent s-box | |
| Farmani et al. | Hardware implementation of 128-Bit AES image encryption with low power techniques on FPGA | |
| CN112115508A (zh) | 应用于区块链的乱数产生方法、装置及乱数产生器 | |
| Horan et al. | A novel stream cipher for cryptographic applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 808, 8th Floor, Building A10, No. 777 Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province, 214000 Patentee after: Jiangsu Yuntu Semiconductor Co.,Ltd. Address before: 215500 room 805, No. 1, Southeast Avenue, Changshu high tech Industrial Development Zone, Suzhou City, Jiangsu Province Patentee before: Suzhou yuntu Semiconductor Co.,Ltd. |