CN114566513A - 图像传感器 - Google Patents

图像传感器 Download PDF

Info

Publication number
CN114566513A
CN114566513A CN202111423302.6A CN202111423302A CN114566513A CN 114566513 A CN114566513 A CN 114566513A CN 202111423302 A CN202111423302 A CN 202111423302A CN 114566513 A CN114566513 A CN 114566513A
Authority
CN
China
Prior art keywords
region
layer
disposed
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111423302.6A
Other languages
English (en)
Inventor
丁英宇
具俊谟
金真杓
朴葰颖
李应揆
赵廷来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114566513A publication Critical patent/CN114566513A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Abstract

提供一种图像传感器，包括：衬底，在该衬底中包括：像素区，该像素区包括多个单元像素；光学阻挡区，位于像素区的外部；以及对准键区，位于像素区的外部，衬底具有第一表面和与第一表面相对的第二表面；在衬底的第一表面下方的互连结构；在衬底的像素区中的光电转换元件；在衬底的第二表面上的绝缘层；在像素区和对准键区中的绝缘层上的网格层；键图案层，位于设置在对准键区中的绝缘层与设置在对准键区中的网格层之间，键图案层包括突出区以对应于网格层；以及在像素区中的绝缘层和网格层上的滤色器。

Description

图像传感器
相关申请的交叉引用
本申请要求于2020年11月27日向韩国知识产权局提交的韩国专利申请第10-2020-0162920号的优先权，其全部内容通过引用并入本文。
技术领域
本公开的示例实施例涉及图像传感器。
背景技术
图像传感器是将光学图像转换为电信号的半导体器件。图像传感器不仅用于消费电子设备(例如，数字相机、移动电话相机和便携式摄像机)，还用于嵌入在汽车、安全设备和机器人中的相机。这些图像传感器需要小型化和高分辨率，并且已经进行了各种研究以满足这些要求。
发明内容
一个或多个示例实施例提供一种具有提高的可靠性的图像传感器。
根据示例实施例的一方面，提供了一种图像传感器，包括：第一芯片结构，所述第一芯片结构包括：第一衬底；第一互连结构，设置在第一衬底上；以及第一绝缘层，设置在第一衬底上以至少部分地覆盖第一互连结构；以及第二芯片结构，设置在第一芯片结构上，第二芯片结构包括：像素区，包括多个单元像素；光学阻挡区，设置在像素区的外部；以及对准键区，设置在像素区的外部；其中，第二芯片结构还包括：第二衬底，具有面向第一芯片结构的第一表面和与第一表面相对的第二表面；第二互连结构和第二绝缘层，设置在第二衬底的第一表面与第一芯片结构之间；光电转换元件，设置在位于像素区中的第二衬底中；第三绝缘层，设置在第二衬底的第二表面上；网格层，设置在位于像素区中的第三绝缘层和位于对准键区中的第三绝缘层上；键图案层，设置在位于对准键区中的第三绝缘层与位于对准键区中的网格层之间；以及滤色器和微透镜，设置在位于像素区中的第三绝缘层和位于像素区中的网格层上，其中，键图案层包括：第一区域，设置在第三绝缘层上；以及第二区域，从第一区域突出以对应于网格层。
根据示例实施例的另一方面，提供了一种图像传感器，包括：衬底，在所述衬底中包括：像素区，包括多个单元像素；光学阻挡区，位于像素区的外部；以及对准键区，位于像素区的外部，衬底具有第一表面和与第一表面相对的第二表面；互连结构，设置在衬底的第一表面下方；光电转换元件，设置在衬底的像素区中；绝缘层，设置在衬底的第二表面上；网格层，设置在位于像素区中的绝缘层和位于对准键区中的绝缘层上；键图案层，设置在位于对准键区中的绝缘层与位于对准键区中的网格层之间，键图案层包括突出区域以对应于网格层；以及滤色器，设置在位于像素区中的绝缘层和位于像素区中的网格层上。
根据示例实施例的另一方面，提供了一种图像传感器，包括：衬底，所述衬底包括：像素区，所述像素区包括多个单元像素；以及对准键区，设置在像素区的外部；光电转换元件，设置在衬底的像素区中；绝缘层，设置在衬底的表面上；网格层，设置在绝缘层上；键图案层，设置在位于对准键区中的绝缘层和位于对准键区中的网格层之间，键图案层包括具有不同厚度的区域；以及滤色器，设置在位于像素区中的绝缘层和位于像素区中的网格层上。
附图说明
根据结合附图的以下详细描述，将更清楚地理解示例实施例的以上和/或其他方面、特点和优点，在附图中：
图1是示出根据示例实施例的图像传感器的示意性布局的图；
图2A和图2B是示出根据示例实施例的图像传感器的示意性截面图；
图3是示出根据示例实施例的图像传感器的部分配置的示意性截面图；
图4是示出根据示例实施例的图像传感器的部分区域的示意性平面图；
图5A和图5B是示出了根据示例实施例的图像传感器的部分配置的示意性截面图；
图6是示出根据示例实施例的图像传感器的示意性截面图；
图7A和图7B是示出了根据示例实施例的图像传感器的部分配置的示意性截面图；以及
图8A、图8B、图8C、图8D、图8E和图8F是示出根据示例实施例的制造图像传感器的方法的示意性截面图。
具体实施方式
在下文中，将参考附图来描述示例实施例。
在下文中，诸如“上面”、“上部”、“上表面”、“下面”、“下部”、“下表面”和“侧表面”等术语可以理解为基于附图进行参考，除非另外用附图标记表示。
图1是示出根据示例实施例的图像传感器的示意性布局的图。
参照图1，图像传感器100可以包括：像素区PX，该像素区PX包括产生与来自外部源的光的波长相对应的有源信号的有源像素；光学阻挡区(optical black area)OB，该光学阻挡区OB包括用于通过阻挡来自外部源的光来产生光学阻挡信号的光学阻挡像素；以及与外部设备交换电信号的焊盘区PAD。在图像传感器100中，图1所示的像素区PX、光学阻挡区OB和焊盘区PAD可以形成包括衬底101的一个上芯片结构。包括外围电路区的下芯片结构可以耦合到上芯片结构的下部，这将在下面参考图2A和图2B更详细地描述。然而，根据示例实施例，图像传感器100可以不进一步包括下芯片结构，而是可以进一步包括设置在像素区PX外部的外围电路区。图像传感器100还可以包括设置在像素区PX外部的连接区CB和对准键区KEY。
像素区PX可以包括以矩阵形式布置的多个单元像素PU。多个单元像素PU中的每一个可以包括光电转换元件。在示例实施例中，还可以在像素区PX的外部设置虚设像素区。
光学阻挡区OB可以设置在像素区PX的外部，并且可以设置为围绕像素区PX的至少一部分或者可以设置为围绕整个像素区PX，如图1所示。光学阻挡区OB可以包括单元像素PU，作为用于测量暗电流的光学阻挡像素。
焊盘区PAD可以沿着衬底101的外围定位在像素区PX和光学阻挡区OB的外部。焊盘区PAD可以包括用于向外部设备发送电信号和从外部设备接收电信号的输入/输出焊盘PL。在示例实施例中，输入/输出焊盘PL可以用于将从外部源提供的诸如电源电压或地电压之类的驱动电力传输到设置在图像传感器100的外围电路区中的电路。
连接区CB和对准键区KEY可以分别设置在像素区PX的外部。例如，连接区CB和对准键区KEY可以被定位为至少部分地由光学阻挡区OB围绕，但是实施例不限于此。连接区CB可以是设置有用于将上芯片结构和下芯片结构进行电连接的连接过孔的区域。对准键区KEY可以位于光学阻挡区OB和焊盘区PAD之间。对准键区KEY可以是设置有在图像传感器100的制造期间用于对下层和上层进行对准的键的区域。对准键区KEY可以如图1所示设置在图像传感器100中，并且还可以设置在图像传感器100之间的划线区(scribe area)中。在对准键区KEY设置在划线区的情况下，在制造工艺期间执行锯切，因此，对准键区可能不会最终保留在图像传感器100中。
图2A和图2B是示出根据示例实施例的图像传感器的示意性截面图。图2A示出了图1的图像传感器100的像素区PX、光学阻挡区OB和对准键区KEY，图2B示出了图像传感器100的连接区CB和焊盘区PAD。
参照图2A和图2B，图像传感器100可以包括在一个方向上(例如，在Z方向上)堆叠和设置的第一芯片结构S1和第二芯片结构S2。第一芯片结构S1可以具有驱动像素区PX的单元像素PU的电路区，第二芯片结构S2可以具有像素区PX、光学阻挡区OB、连接区CB、对准键区KEY、以及焊盘区PAD。
在示例实施例中，图像传感器100还可以包括与第一芯片结构S1的电路区电连接以发送和接收图像数据的存储芯片。在示例实施例中，图像传感器100不一定必须包括第一芯片结构S1和第二芯片结构S2，例如，可以省略第一芯片结构S1。在这种情况下，驱动单元像素PU的电路区可以设置在第二衬底101中的像素区PX外部。
第一芯片结构S1可以包括第一衬底10、电路元件20、第一互连结构30和第一绝缘层40。
第一衬底10可以是半导体衬底。第一衬底10可以包括例如半导体材料，例如IV族半导体。例如，IV族半导体可以包括硅、锗或硅-锗。第一衬底10可以被设置为体晶片、外延层、绝缘体上硅(SOI)层或绝缘体上半导体(SeOI)层。第一衬底10可以包括杂质区12。
电路元件20可以包括电路晶体管，该电路晶体管包括栅电极层、栅绝缘层和杂质区12中的源/漏区。电路元件20可以向第二芯片结构S2的单元像素PU提供信号或者控制来自各个单元像素PU的输出信号。
第一互连结构30可以是电连接到电路元件20的互连结构。第一互连结构30可以包括互连线和接触插塞。在示例实施例中，第一互连结构30中的互连线的层的数量以及互连线和接触插塞的数量和布置可以不同地改变。第一互连结构30可以由导电材料形成并且可以包括例如钨(W)、铜(Cu)、铝(Al)、金(Au)、银(Ag)以及其合金中的至少一种。图2A和图2B示出了第一互连结构30未设置在对准键区KEY中，但实施例不限于此。根据示例实施例，连接到焊盘区PAD等的第一互连结构30还可以设置在对准键区KEY中。
第一绝缘层40可以由绝缘材料形成，并且可以由一层或多层形成。例如，第一绝缘层40可以包括氧化硅和/或氮化硅。第一绝缘层40还可以包括用于与第二芯片结构S2接合的接合层。接合层可以设置为距第一绝缘层40的上表面具有预定厚度。接合层可以由绝缘材料形成，并且可以包括例如以下至少一种：氧化硅(SiO)、氮化硅(SiN)、碳氮化硅(SiCN)、碳氧化硅(SiOC)、氮氧化硅(SiON)和SiOCN。
第二芯片结构S2可以设置在第一芯片结构S1上以电连接到第一芯片结构S1。第二芯片结构S2可以包括第二衬底101、第二互连结构130、第二绝缘层140和第三绝缘层150。如上文参考图1所述，第二芯片结构S2包括像素区PX、光学阻挡区OB、对准键区KEY、连接区CB和焊盘区PAD。
第二衬底101可以具有面向第一芯片结构S1的第一表面101F和与第一表面101F相对的第二表面101S。在第二衬底101中，可以限定像素区PX、光学阻挡区OB、对准键区KEY、连接区CB和焊盘区PAD。第二衬底101可以是半导体衬底。例如，第二衬底101可以由p型硅衬底形成。在示例实施例中，第二衬底101可以包括p型体衬底和生长在其上的p型或n型外延层。备选地，第二衬底101可以包括n型体衬底和生长在其上的p型或n型外延层。根据示例实施例，第二衬底101可以由有机塑料衬底形成。图像传感器100可以构成例如背面照射型互补金属氧化物半导体(CMOS)图像传感器，其中光入射在第二衬底101的第二表面101S上。
第二互连结构130可以与第二绝缘层140一起设置在第二衬底101的第一表面101F和第一芯片结构S1之间。第二互连结构130可以是与第二衬底101中和第二衬底101上的组件电连接的互连结构。第二互连结构130可以包括互连线和接触插塞。在示例实施例中，第二互连结构130中的互连线的层的数量以及互连线和接触插塞的数量和布置可以不同地改变。第二互连结构130可以由导电材料形成并且可以包括例如钨(W)、铜(Cu)、铝(Al)、金(Au)、银(Ag)以及其合金中的至少一种。
第二绝缘层140可以由绝缘材料形成，并且可以由一层或多层形成。例如，第二绝缘层140可以包括氧化硅和/或氮化硅。类似于第一绝缘层40，第二绝缘层140还可以包括接合层，以用于与第一芯片结构S1接合。接合层可以设置为距第二绝缘层140的下表面具有预定厚度。
第三绝缘层150可以包括顺序堆叠在第二衬底101的第二表面101S上的多个层152、154和156(见图3)。例如，第三绝缘层150可以包括以下中的至少两种或更多种：氧化铝层、氧化铪层、氧化钽层、氧化锆层、氧氮化硅层、氧化硅层和氮化硅层。在示例实施例中，第三绝缘层150可以包括固定电荷层和/或抗反射层。可以设置抗反射层，使得可以通过调节折射率以相对高的透射率使入射光前进到光电转换元件105。
参照图2A，像素区PX还可以包括：设置在第二衬底101中的光电转换元件105、器件隔离区107和像素隔离区110；设置在第二绝缘层140中的像素元件120；以及设置在第二衬底101的第二表面101S上的网格层160、滤色器170和微透镜190。
光电转换元件105设置在第二衬底101中并且可以吸收入射光以产生并累积与光量相对应的电荷。光电转换元件105可以包括以下至少一种：光电二极管、光电晶体管、光电门、钉扎光电二极管(PPD)以及其组合。当光电转换元件105包括光电二极管时，光电转换元件105可以包括导电类型与第二衬底101的导电类型不同的杂质区，并且可以与第二衬底101中的阱区形成PN结。
器件隔离区107可以包括绝缘材料，并且可以设置在第二衬底101中以距第二衬底101的第一表面101F预定深度。
像素隔离区110可以设置在各个单元像素PU的边界下方的第二衬底101中。像素隔离区110可以连接到其下表面上的器件隔离区107。然而，根据示例实施例，像素隔离区110在第二衬底101中沿Z方向的布置可以不同地改变。像素隔离区110可以设置为围绕光电转换元件105。然而，像素隔离区110和光电转换元件105之间的相对布置关系不限于附图中的图示说明，并且可以在示例实施例中进行各种改变。例如，像素隔离区110的下表面可以比光电转换元件105的下表面高或低。像素隔离区110可以包括绝缘材料或导电材料。例如，当像素隔离区110包括导电材料时，还可以包括设置在第二衬底101和像素隔离区之间的绝缘层。
像素元件120可以设置在光电转换元件105和第二互连结构130之间。像素元件120可以构成单元像素PU的像素电路。例如，像素元件120可以包括构成传输晶体管的传输栅极，如图2A所示。传输栅极可以是包括从第二衬底101的第一表面101F延伸到第二衬底101中的部分在内的竖直晶体管栅极。除了传输栅极之外，像素元件120还可以包括第二衬底101中的浮动扩散区以及第二衬底101的第一表面101F上的栅极。栅极可以构成源极跟随器晶体管、复位晶体管和选择晶体管。
网格层160可以设置在第三绝缘层150上的滤色器170之间，以将滤色器170彼此分开。网格层160可以设置在第三绝缘层150上并且可以设置在各个单元像素PU的边界上。网格层160可以在垂直于第二衬底101的一个表面的Z方向上设置在像素隔离区110上方。网格层160可以包括从底部顺序堆叠的第一网格层162和第二网格层164。第一网格层162例如是金属阻挡层，并且可以包括金属材料。第一网格层162可以包括例如钛(Ti)、氧化钛、钽(Ta)和氧化钽中的至少一种。第二网格层164可以是作为低折射率(LRI)层的绝缘层，并且可以具有例如在约1.1至约1.8的范围内的折射率。第二网格层164可以包括绝缘材料，例如，包括硅(Si)、铝(Al)或其组合的氧化物或氮化物。例如，第二网格层164可以包括具有多孔结构的氧化硅(SiO)或具有网络结构的硅纳米颗粒。在示例实施例中，还可以设置覆盖网格层160的上表面和侧表面并延伸到第三绝缘层150上的保护层。
滤色器170可以设置在光电转换元件105上的第三绝缘层150和网格层160上。滤色器170可以使特定波长的光通过以允许光到达其下方的光电转换元件105。滤色器170可以被实现为包括红色(R)滤色器、绿色(G)滤色器和蓝色(B)滤色器在内的滤色器阵列。滤色器170可以由例如通过将树脂与包括金属或金属氧化物的颜料混合而获得的材料形成。
微透镜190设置在滤色器170上以改变入射到除光电转换元件105之外的区域的光的路径以将光会聚到光电转换元件105中。微透镜190可以由透明光刻胶材料或透明热固性树脂膜形成。微透镜190可以由例如基于TMR的树脂(由Tokyo Ohka Kogyo，Co.制造)或基于MFR的树脂(由Japan Synthetic Rubber Corporation制造)形成。
参照图2A，光学阻挡区OB包括设置在第二衬底101中的光电转换元件105、器件隔离区107和像素隔离区110，并且还可以包括遮光导电层180a、光阻挡滤色器175和设置在第二衬底101上方的覆盖层195。光学阻挡区OB可以用于去除由暗电流引起的噪声信号。在下文中，将省略与上面参考像素区PX所述的那些描述重复的描述。
光电转换元件105可以设置在光学阻挡区OB的一部分中的第二衬底101中。在光学阻挡区OB中，包括光电转换元件105的区域可以提供关于由光电转换元件105产生的噪声的参考。在光学阻挡区OB中，未设置光电转换元件105的区域可以提供关于由除光电转换元件105之外的元件引起的过程噪声的参考。
遮光导电层180a和光阻挡滤色器175可以形成阻挡光的光阻挡图案，并且可以阻挡光进入设置在遮光导电层180a和光阻挡滤色器175下方的下第二衬底101。遮光导电层180a可以包括例如金属材料。遮光导电层180a可以包括例如以下至少一种：钨(W)、钛(Ti)、铜(Cu)、铝(Al)、金(Au)、银(Ag)以及其合金。光阻挡滤色器175可以包括例如蓝色(B)滤色器。
覆盖层195可以设置在光阻挡滤色器175上并且可以由与微透镜190的材料相同的材料形成，但不限于此。
参照图2A，对准键区KEY可以进一步包括设置在第二衬底101上的键图案层180b、网格层160、光阻挡滤色器175和覆盖层195。对准键区KEY可以用于在制造图像传感器100的工艺期间控制光刻工艺中的对准。
键图案层180b可以是用作对准键区KEY的遮光层并与其同时形成对准键图案的层。键图案层180b可以设置在第三绝缘层150和网格层160之间。键图案层180b可以包括具有平坦上表面并沿第三绝缘层150延伸的第一区域、以及突出并设置在第一区域上以与网格层160相对应的第二区域。下面将参照图3更详细地描述键图案层180b。键图案层180b可以在与光学阻挡区OB的遮光导电层180a相同的工艺操作中形成并且可以包括相同的材料。键图案层180b可以包括例如以下至少一种：钨(W)、钛(Ti)、铜(Cu)、铝(Al)、金(Au)、银(Ag)以及其合金。键图案层180b可以具有至少部分地连接到光学阻挡区OB的遮光导电层180a的形状，但该配置不限于此。
光阻挡滤色器175和覆盖层195可以设置为从光学阻挡区OB延伸。根据示例实施例，可以省略对准键区KEY中的光阻挡滤色器175和覆盖层195中的至少一个。
参照图2B，连接区CB可以进一步包括：第一连接过孔V1，该第一连接过孔V1包括过孔导电层180c和过孔填充层155；在第一连接过孔V1上的缓冲层157；光阻挡滤色器175；以及覆盖层195。
可以设置第一连接过孔V1，用于第一芯片结构S1和第二芯片结构S2之间的电连接。第一连接过孔V1穿过第三绝缘层150、第二衬底101和第二绝缘层140，并且可以与第二互连结构130接触并可以连接到第一芯片结构S1的第一互连结构30。第一连接过孔V1可以在与第二互连结构130连接的区域中沿着第二互连结构130弯曲并且向下延伸。因此，第一连接过孔V1可以具有弯曲的圆柱形状。根据示例实施例，第一连接过孔V1可以具有第一连接过孔V1的宽度从顶部到底部减小的形状。过孔导电层180c可以设置为覆盖第一连接过孔V1的侧壁和底表面。过孔导电层180c可以在与光学阻挡区OB的遮光导电层180a和对准键区KEY的键图案层180b相同的工艺操作中形成，并且可以包括相同的材料。过孔导电层180c可以由导电材料形成，例如钨(W)、铜(Cu)、铝(Al)、金(Au)、银(Ag)以及其合金中的至少一种。过孔填充层155设置为在过孔导电层180c上填充第一连接过孔V1，并且可以具有凹上表面。过孔填充层155可以包括绝缘材料，但配置不限于此。
缓冲层157可以设置为覆盖过孔填充层155的凹上表面。缓冲层157可以包括例如固化的光刻胶材料。然而，根据示例实施例，可以省略缓冲层157。
光阻挡滤色器175和覆盖层195可以设置为从光学阻挡区OB延伸。
参照图2B，焊盘区PAD可以进一步包括：第二连接过孔V2，该第二连接过孔V2包括过孔导电层180c和过孔填充层155；在第二连接过孔V2上的缓冲层157；过孔隔离区TI；输入/输出焊盘PL和覆盖层195。
第二连接过孔V2可以将输入/输出焊盘PL和第一芯片结构S1电连接。第二连接过孔V2的上部通过过孔导电层180c连接到输入/输出焊盘PL，第二连接过孔V2的下部可以穿过第三绝缘层150、第二衬底101和第二绝缘层140，以连接到第一芯片结构S1的第一互连结构30。第二连接过孔V2可以具有圆柱形状。此外，上述对第一连接过孔V1的描述可以同样适用于第二连接过孔V2的过孔导电层180c和过孔填充层155以及缓冲层157。
过孔隔离区TI可以位于第二连接过孔V2的至少一侧上，并且可以具有第三绝缘层150的一部分可以延伸到第二衬底101中的形式。过孔隔离区TI可以在第二衬底101内沿Z方向延伸。
输入/输出焊盘PL可以包括过孔导电层180c延伸的区域和过孔导电层180c上的焊盘导电层191。输入/输出焊盘PL可以是通过导线接合等电连接到外部设备的区域。焊盘导电层191可以包括诸如金属材料的导电材料。
覆盖层195可以设置为覆盖缓冲层157和输入/输出焊盘PL，并且可以从光学阻挡区OB延伸。
图3是示出根据示例实施例的图像传感器的部分配置的示意性截面图。
图4是示出根据示例实施例的图像传感器的部分区域的示意性平面图。
首先，参照图3，第三绝缘层150、网格层160、遮光导电层180a、以及键图案层180b被图示在像素区PX、光学阻挡区OB和对准键区KEY中。
第三绝缘层150可以包括从底部顺序堆叠的第一至第三层152、154和156。例如，第一层152可以是具有负固定电荷的固定电荷层。固定电荷层周围可以出现空穴积累，从而有效减少暗电流和白点的发生。第三绝缘层150可以包括金属氟化物或金属氧化物，包括铪(Hf)、锆(Zr)、铝(Al)、钽(Ta)、钛(Ti)和钇(Y)中的至少一种。例如，第一层152和第三层156可以是氧化铪层，第二层154可以是氧化硅层。然而，在示例实施例中，构成第三绝缘层150的层的数量和相对厚度可以不同地改变。例如，第三绝缘层150还可以包括设置在第二层154和第三层156之间的氮化硅层。
网格层160可以设置在像素区PX中的第三绝缘层150的上表面上，并且可以设置在对准键区KEY中的键图案层180b上。网格层160的下表面可以直接接触像素区PX中的第三绝缘层150的上表面，并直接接触对准键区KEY中的键图案层180b的最上表面。网格层160在像素区PX中具有第一高度H1，在对准键区KEY中具有第二高度H2，并且第一高度H1和第二高度H2可以彼此基本相同。基本相同可以是相同的情况，或者是在制造工艺中可能出现的偏差的范围内存在差异的情况。因此，网格层160可以在对准键区KEY中位于比在像素区PX中更高的高度水平上，并且对准键区KEY中的网格层160的上表面可以位于比像素区PX中的网格层160的上表面的高度水平高的高度水平。第一高度H1和第二高度H2可以具有例如约
Figure BDA0003377331020000121
至约
Figure BDA0003377331020000122
的范围。网格层160可以包括顺序堆叠的第一网格层162和第二网格层164。
遮光导电层180a和键图案层180b可以包括与第三绝缘层150不同的材料。例如，遮光导电层180a和键图案层180b可以包括与作为第三绝缘层150的最上层的第三层156的材料不同的材料，以在制造工艺期间获得相对于第三绝缘层150的蚀刻选择性。遮光导电层180a和键图案层180b可以包括例如金属材料，但实施例不限于此。在示例实施例中，键图案层180b可以包括与第一网格层162不同的材料，但实施例不限于此。
在对准键区KEY中，键图案层180b可以包括具有不同厚度的区域。键图案层180b可以包括第一区域182和从第一区域182突出以与网格层160相对应的第二区域184。键图案层180b具有形成突起的第二区域184，因此，可以在键图案层180b的上表面上形成台阶。第二区域184的侧表面可以与网格层160的侧表面基本共面。
参照图4，在对准键区KEY中，键图案层180b的第二区域184和网格层160可以突出在第一区域182上，并且可以构成对准键AK中的对准键图案。在对准键区KEY中，可以设置具有与上述相同或相似的对准键图案的一个或多个对准键AK。在对准键AK中，对准键图案的图案形状可以根据制造工艺中使用的光刻装置等而不同地改变。由于图像传感器100还包括在对准键区KEY中的键图案层180b，与仅利用网格层160在第三绝缘层150上形成对准键图案的情况相比，可以通过增加对准键图案的信号来提高在网格层160之后形成的层相对于网格层160的对准。例如，可以提高滤色器170和微透镜190相对于网格层160的对准。对准键图案的信号可以指示根据用于对准的对准键图案的图像分析的信号，并且可以取决于构成对准键图案的材料的厚度和透射率。
在键图案层180b中，第一区域182可以具有第一厚度T1并且第二区域184可以具有第二厚度T2。第一厚度T1可以与光学阻挡区OB的遮光导电层180a的第三厚度T3基本相同。因此，键图案层180b在包括第二区域184的区域中具有最大厚度，并且最大厚度可以大于遮光导电层180a的最大厚度。第二厚度T2可以小于第一厚度T1，但配置不限于此。例如，第一厚度T1和第三厚度T3可以在约
Figure BDA0003377331020000131
至约
Figure BDA0003377331020000132
的范围内。第二厚度T2可以为约
Figure BDA0003377331020000133
或更大，例如可在约
Figure BDA0003377331020000135
至约
Figure BDA0003377331020000134
的范围内。
图5A和图5B是示出根据示例实施例的图像传感器的一些配置的示意性截面图。图5A和图5B示出了对应于图3的区域。
参照图5A，在图像传感器100a中，与图2A至图3的示例实施例不同，网格层160a可以由单层形成。详细地，网格层160a可以不包括与图3的第一网格层162相对应的金属阻挡层，而可以仅由与第二网格层164相对应的低折射率层形成。因此，即使当网格层160a由具有相对高透射率的低折射率层形成时，由于对准键区KEY包括键图案层180b，所以可以确保对准键图案的信号。
参照图5B，在图像传感器100b中，遮光导电层180a和键图案层180b中的每一个还可以包括下层181。此外，在与图2B的连接区CB和焊盘区PAD相对应的区域中，过孔导电层180c还可以包括下层181，但配置不限于此。在这种情况下，在键图案层180b中，第一区域182和第二区域184也可以由具有台阶或突起的一个层形成。因此，在示例实施例中，遮光导电层180a和键图案层180b可以由如上所述的多个层形成。
图6是示出根据示例实施例的图像传感器的示意性截面图。
参照图6，图像传感器100c可以包括设置在光学阻挡区OB的第三绝缘层150上的光阻挡金属层185。与图2A至图3的示例实施例中的遮光导电层180a不同，光阻挡金属层185可以是包括与对准键区KEY的键图案层180b的材料不同的材料的层。在该示例实施例中，对准键区KEY的键图案层180b可以是在与设置在光学阻挡区OB中的层分开的工艺操作中形成的层。光阻挡金属层185的厚度T4可以与键图案层180b的第一区域182的厚度T1不同，但实施例不限于此。
在与图2B的连接区CB和焊盘区PAD相对应的区域中，过孔导电层180c在与光阻挡金属层185或键图案层180b相同的工艺操作中形成，并且可以包括与金属层185或键图案层180b相同的材料。
图7A和图7B是示出根据示例实施例的图像传感器的示意性截面图。图7A和图7B示出了对应于图3的区域。
参照图7A，图像传感器100d可以包括设置在光学阻挡区OB的第三绝缘层150上的光阻挡金属层185，并且对准键区KEY的键图案层180b还可以包括设置在第三绝缘层150上的光阻挡金属层185。在该示例实施例中，键图案层180b还包括光学阻挡区OB的光阻挡金属层185，因此，与图6的示例实施例不同，键图案层180b可以具有第一区域182和第二区域184设置在光阻挡金属层185上的结构。
在与图2B的连接区CB和焊盘区PAD相对应的区域中，过孔导电层180c在与光阻挡金属层185相同的工艺操作中形成，并且可以包括与光阻挡金属层185相同的材料。备选地，过孔导电层180c在与第一区域182和第二区域184相同的工艺操作中形成并且可以包括与第一区域182和第二区域184相同的材料。
参照图7B，图像传感器100e包括设置在光学阻挡区OB的第三绝缘层150上的光阻挡金属层185，并且对准键区KEY的键图案层180b可以包括设置在第三绝缘层150上的光阻挡金属层185和图案化的第二区域184。在该示例实施例中，不同于图7A的示例实施例，键图案层180b可以具有第一区域182也在对准键区KEY中被图案化的形式。因此，在该示例实施例的键图案层180b中，光阻挡金属层185可以是第一区域，并且第二区域184可以直接设置在光阻挡金属层185上。
图8A至图8F是示出根据示例实施例的制造图像传感器的方法的示意性截面图。
参照图8A，可以制备第一芯片结构S1。
在第一衬底10中形成电路配置所需的区域(例如器件隔离区和杂质区12)之后，可以在第一衬底10上形成电路元件20。接着，形成第一绝缘层40的覆盖电路元件20的一部分，从下部形成第一互连结构30的层，然后，也可以形成第一绝缘层40的一部分。通过重复这样的工艺，可以形成第一互连结构30和第一绝缘层40。
参照图8B，可以形成包括第二芯片结构S2的第一区域在内的第二芯片结构S2的一部分。第一区域可以包括第二芯片结构S2的配置中的第二衬底101中的配置和第二绝缘层140中的配置。
首先，可以在第二衬底101中形成设置在第二衬底101中的一部分组件，包括器件隔离区107、像素隔离区110和光电转换元件105。然而，根据示例实施例，像素隔离区110可以在参考图8C描述的后续操作中形成。第二衬底101的厚度可以大于图2A的第二衬底101的最终厚度。例如，光电转换元件105可以通过离子注入工艺从第二衬底102的第一表面101F注入杂质来形成。
接着，可以形成像素元件120、第二互连结构130和第二绝缘层140以在第二衬底101的第一表面101F上配置像素电路。第二绝缘层140可以在形成第二互连结构130的工艺中部分地形成，并且可以最终形成以覆盖第二衬底101上的组件。
参照图8C，第一芯片结构S1和第二芯片结构S2可以接合。
详细地，可以通过对第一衬底结构S1的第一绝缘层40和第二芯片结构S2的第二绝缘层140进行接合来执行第一芯片结构S1与第二芯片结构S2的接合。例如，当第一绝缘层40上的接合层和第二绝缘层140下方的接合层由相同材料形成时，可以通过压制(pressing)进行接合，而无需单独的粘合剂层。根据示例实施例，第一芯片结构S1和第二芯片结构S2的接合也可以通过接合单独的接合焊盘(例如，铜(Cu)到铜(Cu)接合)来执行。
在第一芯片结构S1与第二芯片结构S2接合之后，可以通过减薄工艺从上表面部分地去除第二衬底101以形成第二表面101S。可以通过抛光工艺或背磨工艺去除第二衬底101的一部分。
参照图8D，第二芯片结构S2的第二区域的一部分可以形成在第二衬底101的第二表面101S上。第二区域可以包括第三绝缘层150和第三绝缘层150上的层。
第三绝缘层150可以形成在第二衬底101的第二表面101S上，并且初步导电层180P可以形成在除像素区PX之外的区域中。初步导电层180P沉积在整个区域上，并且然后可以从像素区PX中去除。初步导电层180P可以具有第五厚度T5，该第五厚度T5可以与最终结构中的键图案层180b的最大厚度(例如，图2A的第一区域182和第二区域184的厚度之和)相对应。
在该操作中，在图2B的连接区CB和焊盘区PAD中，在形成第三绝缘层150之后，可以形成用于第一连接过孔V1和第二连接过孔V2的通孔以及用于输入/输出焊盘PL的凹部。接着，初步导电层180P可以形成为延伸到通孔和凹部中，并且可以被图案化。接着，形成过孔填充层155以形成第一连接过孔V1和第二连接过孔V2，并且缓冲层157可以形成在第一连接过孔V1和第二连接过孔V2的上表面上。还可以在凹部中形成焊盘导电层191以形成输入/输出焊盘PL。
参照图8E，可以形成第一初步网格层162P和第二初步网格层164P。
第一初步网格层162P和第二初步网格层164P可以是用于通过后续图案化形成网格层160的第一网格层162和第二网格层164的层。在像素区PX中，第一初步网格层162P和第二初步网格层164P可以形成为接触第三绝缘层150的上表面，并且第一初步网格层162P和第二初步网格层164P可以形成为接触对准键区KEY中的初步导电层180P的上表面。
参照图8F，可以通过图案化第一初步网格层162P和第二初步网格层164P来形成网格层160。
在像素区PX中，第一初步网格层162P和第二初步网格层164P相对于第三绝缘层150具有蚀刻选择性并且被部分去除以形成网格层160。
在光学阻挡区OB和对准键区KEY中，初步导电层180P连同第一初步网格层162P和第二初步网格层164P的部分可以从上表面去除预定厚度。因此，在光学阻挡区OB中，可以形成具有从初步导电层180P的厚度T5(见图8D)减小的第三厚度T3的遮光导电层180a。在对准键区KEY中，可以形成键图案层180b，该键图案层180b包括：第一区域182，具有基本上等于第三厚度T3的第一厚度T1；第二区域184，具有与网格层160基本共面的侧表面，从第一区域182突出并且具有第二厚度T2。
接下来，一起参考图2A和图2B，滤色器170和微透镜190可以形成在网格层160上。在除了像素区PX之外的区域中，可以形成光阻挡滤色器175和覆盖层195。在示例实施例中，滤色器170的一部分和光阻挡滤色器175可以包括相同的材料，并且可以同时形成，并且微透镜190和覆盖层195可以由相同的材料形成并且可以同时形成，但是配置不限于此。
如上所述，根据示例实施例，可以通过优化对准键区中的键图案层的结构以在制造工艺期间提高对准精度，来提供具有提高的可靠性的图像传感器。
虽然上面已经说明和描述了示例实施例，但是对于本领域技术人员来说显而易见的是，在不脱离由所附权利要求及其等同物限定的范围的情况下可以进行修改和变化。

Claims (20)

1.一种图像传感器，包括：
第一芯片结构，所述第一芯片结构包括：第一衬底；第一互连结构，设置在所述第一衬底上；以及第一绝缘层，设置在所述第一衬底上以至少部分地覆盖所述第一互连结构；以及
第二芯片结构，设置在所述第一芯片结构上，所述第二芯片结构包括：像素区，包括多个单元像素；光学阻挡区，设置在所述像素区的外部；以及对准键区，设置在所述像素区的外部；
其中，所述第二芯片结构还包括：
第二衬底，具有面向所述第一芯片结构的第一表面和与所述第一表面相对的第二表面；
第二互连结构和第二绝缘层，设置在所述第二衬底的所述第一表面与所述第一芯片结构之间；
光电转换元件，设置在位于所述像素区中的所述第二衬底中；
第三绝缘层，设置在所述第二衬底的所述第二表面上；
网格层，设置在位于所述像素区中的所述第三绝缘层和位于所述对准键区中的所述第三绝缘层上；
键图案层，设置在位于所述对准键区中的所述第三绝缘层与位于所述对准键区中的所述网格层之间；以及
滤色器和微透镜，设置在位于所述像素区中的所述第三绝缘层和位于所述像素区中的所述网格层上，
其中，所述键图案层包括：第一区域，设置在所述第三绝缘层上；以及第二区域，从所述第一区域突出以对应于所述网格层。
2.根据权利要求1所述的图像传感器，其中，设置在所述像素区中的所述网格层的上表面具有第一高度水平，以及
其中，设置在所述对准键区中的所述网格层的上表面具有高于所述第一高度水平的第二高度水平。
3.根据权利要求1所述的图像传感器，其中，设置在所述像素区中的所述网格层的下表面直接接触设置在所述像素区中的所述第三绝缘层的上表面。
4.根据权利要求1所述的图像传感器，其中，所述键图案层包括金属材料，并且所述网格层包括绝缘材料。
5.根据权利要求4所述的图像传感器，其中，所述网格层包括所述网格层的下部中的金属阻挡层和设置在所述金属阻挡层的上表面上的绝缘层。
6.根据权利要求1所述的图像传感器，其中，所述键图案层的所述第一区域包括与所述键图案层的所述第二区域的材料不同的材料。
7.根据权利要求1所述的图像传感器，其中，所述键图案层的所述第二区域的厚度在
Figure FDA0003377331010000021
至
Figure FDA0003377331010000022
的范围内。
8.根据权利要求1所述的图像传感器，其中，所述第二芯片结构还包括遮光导电层，所述遮光导电层设置在所述光学阻挡区中的所述第三绝缘层上，
其中，所述遮光导电层和所述键图案层包括相同的材料。
9.根据权利要求8所述的图像传感器，其中，所述遮光导电层的厚度与所述键图案层的所述第一区域的厚度基本相同。
10.根据权利要求1所述的图像传感器，其中，所述对准键区被设置为至少部分地由所述光学阻挡区围绕。
11.根据权利要求1所述的图像传感器，其中，所述第二芯片结构还包括焊盘区，所述焊盘区设置在所述光学阻挡区的外部，所述焊盘区包括输入/输出焊盘，以及
其中，所述焊盘区包括连接过孔，所述连接过孔的材料与所述键图案层的材料相同，所述连接过孔从所述第二衬底的所述第二表面延伸到所述第一芯片结构。
12.一种图像传感器，包括：
衬底，在所述衬底中包括：像素区，包括多个单元像素；光学阻挡区，位于所述像素区的外部；以及对准键区，位于所述像素区的外部，所述衬底具有第一表面和与所述第一表面相对的第二表面；
互连结构，设置在所述衬底的所述第一表面下方；
光电转换元件，设置在所述衬底的所述像素区中；
绝缘层，设置在所述衬底的所述第二表面上；
网格层，设置在位于所述像素区中的所述绝缘层和位于所述对准键区中的所述绝缘层上；
键图案层，设置在位于所述对准键区中的所述绝缘层与位于所述对准键区中的所述网格层之间，所述键图案层包括突出区域以对应于所述网格层；以及
滤色器，设置在位于所述像素区中的所述绝缘层和位于所述像素区中的所述网格层上。
13.根据权利要求12所述的图像传感器，其中，在所述像素区中，所述网格层的下表面与所述绝缘层接触，以及
其中，设置在所述对准键区中的所述网格层的下表面与设置在所述对准键区中的所述键图案层接触。
14.根据权利要求12所述的图像传感器，其中，设置在所述对准键区中的所述网格层的高度水平高于设置在所述像素区中的所述网格层的高度水平。
15.根据权利要求12所述的图像传感器，还包括设置在所述光学阻挡区中的所述绝缘层上的遮光导电层，
其中，所述遮光导电层和所述键图案层彼此连接。
16.一种图像传感器，包括：
衬底，包括：像素区，所述像素区包括多个单元像素；以及对准键区，设置在所述像素区的外部；
光电转换元件，设置在所述衬底的所述像素区中；
绝缘层，设置在所述衬底的表面上；
网格层，设置在所述绝缘层上；
键图案层，设置在位于所述对准键区中的所述绝缘层和位于所述对准键区中的所述网格层之间，所述键图案层包括具有不同厚度的区域；以及
滤色器，设置在位于所述像素区中的所述绝缘层和位于所述像素区中的所述网格层上。
17.根据权利要求16所述的图像传感器，其中，所述键图案层包括：第一区域，设置在所述绝缘层上；以及第二区域，设置在所述第一区域上并从所述第一区域突出以对应于所述网格层。
18.根据权利要求17所述的图像传感器，其中，所述键图案层的所述第二区域的侧表面与所述网格层的侧表面共面。
19.根据权利要求16所述的图像传感器，其中，所述衬底还包括设置在所述像素区的外部的光学阻挡区，以及
其中，所述键图案层延伸到设置在所述光学阻挡区中的所述绝缘层上以形成遮光导电层。
20.根据权利要求19所述的图像传感器，所述键图案层的最大厚度大于所述遮光导电层的最大厚度。
CN202111423302.6A 2020-11-27 2021-11-26 图像传感器 Pending CN114566513A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200162920A KR20220075117A (ko) 2020-11-27 2020-11-27 이미지 센서
KR10-2020-0162920 2020-11-27

Publications (1)

Publication Number Publication Date
CN114566513A true CN114566513A (zh) 2022-05-31

Family

ID=81712311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111423302.6A Pending CN114566513A (zh) 2020-11-27 2021-11-26 图像传感器

Country Status (3)

Country Link
US (1) US20220173146A1 (zh)
KR (1) KR20220075117A (zh)
CN (1) CN114566513A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283192B2 (en) * 2010-06-02 2012-10-09 Canon Kabushiki Kaisha Method of forming pattern and method of producing solid-state image pickup device
KR101934864B1 (ko) * 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
US20140339606A1 (en) * 2013-05-16 2014-11-20 Visera Technologies Company Limited Bsi cmos image sensor
JP2021048356A (ja) * 2019-09-20 2021-03-25 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20220173146A1 (en) 2022-06-02
KR20220075117A (ko) 2022-06-07

Similar Documents

Publication Publication Date Title
US11735619B2 (en) Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
KR101688084B1 (ko) 이미지 센서 및 이를 포함하는 패키지
JP5553693B2 (ja) 固体撮像装置及び撮像システム
US7518206B2 (en) Semiconductor device with a photoelectric converting portion and a light-shading means
CN109065555B (zh) 图像传感器及其制造方法
US7675096B2 (en) Solid-state image pickup element and method of producing the same
US20220149088A1 (en) Image sensor and method for fabricating the same
US20220173146A1 (en) Image sensor
CN111627940B (zh) Cmos图像传感器封装模块及其形成方法、摄像装置
CN113725240A (zh) 半导体器件及其形成方法
KR20190038502A (ko) 이미지 센서
KR20080013566A (ko) 이미지 센서 및 그 형성 방법
US20220231064A1 (en) Image sensor with multiple color filters
US20220231063A1 (en) Image sensor
US20230057857A1 (en) Image sensor including a light blocking film
US20230402476A1 (en) Image sensor
US20220238583A1 (en) Image sensor including separation structure
US20220109014A1 (en) Image sensor with trench structures
US11791362B2 (en) Image sensor and method of fabricating the same
US20220165766A1 (en) Image sensor and manufacturing process thereof
US20220328553A1 (en) Image sensor
US20220359596A1 (en) Image sensor
KR20180081957A (ko) 이미지 센서, 이미지 센서 제조 방법
KR20240013563A (ko) 이미지 센서 칩 및 이를 포함하는 반도체 패키지
WO2024077300A2 (en) A combined short-wavelength infrared and visible light sensor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination