CN114553210A - 超导电路与cmos电路之间的跨温区互联系统、超导测试电路 - Google Patents

超导电路与cmos电路之间的跨温区互联系统、超导测试电路 Download PDF

Info

Publication number
CN114553210A
CN114553210A CN202210168023.8A CN202210168023A CN114553210A CN 114553210 A CN114553210 A CN 114553210A CN 202210168023 A CN202210168023 A CN 202210168023A CN 114553210 A CN114553210 A CN 114553210A
Authority
CN
China
Prior art keywords
circuit
superconducting
logic level
resistor
cmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210168023.8A
Other languages
English (en)
Other versions
CN114553210B (zh
Inventor
原蒲升
李凌云
王永良
汪书娜
余慧勤
尤立星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202210168023.8A priority Critical patent/CN114553210B/zh
Publication of CN114553210A publication Critical patent/CN114553210A/zh
Application granted granted Critical
Publication of CN114553210B publication Critical patent/CN114553210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种超导电路与CMOS电路之间的跨温区互联系统、超导测试电路，超导测试电路包括CMOS电路与跨温区互联系统；跨温区互联系统包括衰减模块、放大模块和传输线链路；所述衰减模块的输入端用于连接CMOS电路，所述衰减模块的输出端用于连接所述超导电路；所述衰减模块用于将CMOS电路的CMOS逻辑电平转化处理为超导逻辑电平；所述放大模块的输入端用于连接所述超导电路，所述衰减模块的输出端用于连接所述CMOS电路；所述放大模块用于将超导电路的超导逻辑电平转化处理为CMOS逻辑电平；所述传输线链路用于实现超导电路与CMOS电路之间跨温区的信号传输。本发明能保证测试中超导芯片的高速、动态功能实现。

Description

超导电路与CMOS电路之间的跨温区互联系统、超导测试电路
技术领域
本发明涉及通信技术领域，特别是涉及一种超导电路与CMOS电路之间的跨温区互联系统、超导测试电路。
背景技术
超导电子学是超导物理、集成电路制造与电子技术等多学科交叉的产物，以超导微观理论和多种量子效应为基础。各种超导有源和无源器件结合又可以形成不同功能与用途的超导集成电路。超导集成电路既是超导电子学研究的重要内容，也是集成电路技术的重要分支。半导体集成电路是电子信息技术发展的基础，集成电路沿着摩尔定律高速发展，目前已经进入亚7nm技术节点，进一步发展将面临器件物理和微加工技术极限的双重挑战，速度和功耗正在成为难以跨越的技术瓶颈。而超导集成电路的高运算速度和低功耗成为未来集成电路发展的重要方向。随着各种复杂的超导芯片和多芯片模块的日益成熟化，对芯片的测试逐渐由静态、低速的需求转向动态、高速的需求。超导芯片工作在4.2K的低温下，测试设备(包含CMOS电路)均处于室温环境，这样就需要实现低温-室温的跨温区高速信号的互联解决方案。此外，这种互联解决方案不但需要跨温区，而且还需要实现超导逻辑电平(～0.2mV)与CMOS逻辑电平(～1.8V)的高速相互转化。所以，需要设计一种高速、跨温区、不同逻辑电平可相互转化的互联技术方案。
现有的超导逻辑电路测试系统，基于美国Research Electronics Development,Inc生产的多通道OCTOPUX，该设备明确说明用于超导逻辑电路的低频测试，4KHz带宽时测量精度0.5uV，数据采样率最高2MS/s，若按照奈奎斯特(Nyquist)定律推断，该系统最快支持信号频率为1MHz。虽然这样的测试在超导逻辑电路的开发阶段验证完全满足超导逻辑电路的功能测试和验证。但是，超导逻辑电路相对CMOS逻辑电路的优势在于其工作主频可高达数十GHz，因此，需要能支持更高速度的一套超导逻辑电路的测试和适用于未来超导逻辑电路应用的技术方案，发挥超导逻辑电路的高速不可替代的优势。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超导电路与CMOS电路之间的跨温区互联系统、超导测试电路，适合于未来超导电路的高速测试与应用发展。
为实现上述目的及其他相关目的，本发明提供一种超导电路与CMOS电路之间的跨温区互联系统，包括衰减模块、放大模块和传输线链路；
所述衰减模块的输入端用于连接CMOS电路，所述衰减模块的输出端用于连接所述超导电路；所述衰减模块用于将CMOS电路的CMOS逻辑电平转化处理为超导逻辑电平；
所述放大模块的输入端用于连接所述超导电路，所述衰减模块的输出端用于连接所述CMOS电路；所述放大模块用于将超导电路的超导逻辑电平转化处理为CMOS逻辑电平；
所述传输线链路用于实现超导电路与CMOS电路之间跨温区的信号传输。
优选地，所述放大模块包括前置放大单元、带通放大单元和电压比较单元；
所述前置放大单元的输入端连接所述超导电路，所述前置放大单元用于将超导逻辑电平进行第一次放大得到第一中间超导逻辑电平；
所述带通放大单元的输入端连接所述前置放大单元的输出端，所述带通放大单元用于将所述第一中间超导逻辑电平进行第二次放大得到第二中间超导逻辑电平；
所述电压比较单元的输入端连接所述带通放大单元的输出端，基于所述第二中间超导逻辑电平和预设电压值进行比较，根据比较结果输出所述CMOS逻辑电平。
优选地，所述前置放大单元包括LT1028芯片，所述LT1028芯片实现超导逻辑电平到第一中间超导逻辑电平的第一次放大，所述第一中间超导逻辑电平为1mV。
优选地，所述带通放大单元包括LT1028芯片、第一电容、电阻和第二电容；
所述LT1028芯片的第一输入端连接所述前置放大单元的输出端，所述LT1028芯片的第二输入端连接工作电源；所述第一电容和所述电阻并联形成并联支路，所述并联支路的一端连接所述LT1028芯片的第一输入端，所述并联支路的另一端连接所述LT1028芯片的输出端；所第二电容连接在所述LT1028芯片的输出端；
所述LT1028芯片实现第一中间超导逻辑电平到第二中间超导逻辑电平的第二次放大，所述第二中间超导逻辑电平为30mV；所述第一电容和第二电容用于调整放大倍数。
优选地，所述衰减模块为π型电路，所述π型电路包括分压电阻、分流电阻和匹配电阻；
所述分压电阻的输入端连接所述CMOS电路，所述分压电阻的输出端连接所述超导电路；所述分压电阻用于将所述CMOS电路输出的信号电压幅值由伏特量级衰减值毫伏量级；
所述分流电阻的一端连接所述分压电阻的输入端，所述分流电阻的另一端接地；所述分流电阻用于将所述CMOS电路输出的信号电流幅值由伏特量级衰减值毫伏量级；
所述匹配电阻的一端连接所述分压电阻的输出端，所述匹配电阻的另一端接地；所述匹配电阻用于与所述超导电阻的阻抗匹配。
优选地，所述衰减模块为π型电路，所述π型电路包括分压电阻、分流电阻和滤波电容；
所述分压电阻的输入端连接所述CMOS电路，所述分压电阻的输出端连接所述超导电路；所述分压电阻用于将所述CMOS电路输出的信号电压幅值由伏特量级衰减值毫伏量级；
所述分流电阻的一端连接所述分压电阻的输入端，所述分流电阻的另一端接地；所述分流电阻用于将所述CMOS电路输出的信号电流幅值由伏特量级衰减值毫伏量级；
所述滤波电容的一端连接所述分压电阻的输出端，所述滤波电容的另一端接地；所述滤波电容用于对所述衰减模块进行滤波整形。
优选地，所述传输线链路包括上行传输链路和下行传输链路；
所述上行传输链路用于放大模块的信号传输和逻辑电平之间的放大转化；
所述下行传输链路用于衰减模块的信号传输和逻辑电平之间的衰减转化。
为实现上述目的及其他相关目的，本发明提供一种超导测试电路，包括CMOS电路和跨温区通信电路，所述跨温区通信电路如上述的超导电路与CMOS电路之间的跨温区互联系统。
优选地，所述CMOS电路为FPGA板，所述FPGA板卡连接接口模块，通过所述接口模块实现所述超导电路与所述FPGA的接口转换连接。
如上所述，本发明的超导电路与CMOS电路之间的跨温区互联系统、超导测试电路，具有以下有益效果：
本发明的超导电路与CMOS电路之间的跨温区互联系统通过衰减模块将CMOS电路的CMOS逻辑电平(～1.8V)转化处理为超导逻辑电平(～0.2mV)和通过放大模块将超导电路的超导逻辑电平(～0.2mV)转化处理为CMOS逻辑电平(～1.8V)，且基于传输线链路的信号传输，实现了超导电路与CMOS电路之间的电平双向转化和信号的双向传输，提高了数据传输的快速性和可靠性；另外，超导测试电路能够实现超导电路数十GHz的动态测试。
附图说明
图1显示为本发明超导电路与CMOS电路之间的跨温区互联系统的结构示意图。
图2显示为本发明的放大模块的电路结构示意图。
图3显示为本发明一种实施例的衰减模块的电路结构示意图。
图4显示为本发明另一种实施例的衰减模块的电路结构示意图。
图5显示为本发明超导测试电路的电路连接结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1-图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一：
如图1所示为本发明的超导电路与CMOS电路之间的跨温区互联系统的结构示意图，包括衰减模块、放大模块和传输线链路；所述衰减模块的输入端用于连接CMOS电路，所述衰减模块的输出端用于连接所述超导电路；所述衰减模块用于将CMOS电路的CMOS逻辑电平转化处理为超导逻辑电平；所述放大模块的输入端用于连接所述超导电路，所述衰减模块的输出端用于连接所述CMOS电路；所述放大模块用于将超导电路的超导逻辑电平转化处理为CMOS逻辑电平；所述传输线链路用于实现超导电路与CMOS电路之间跨温区的信号传输。
本发明超导电路与CMOS电路之间的跨温区互联系统，通过衰减模块将CMOS电路的CMOS逻辑电平(伏特量级)衰减转化为超导电路可识别的超导逻辑电平(微伏量级)，能够保持逻辑正确；通过放大模块将超导电路的超导逻辑电平(微伏量级)转化处理为CMOS逻辑电平(伏特量级)，能够保证逻辑正确；且基于传输线链路对超导电路与CMOS电路之间的信号传输，实现了超导电路与CMOS电路之间的电平双向转化和信号的双向传输，可以根据测试需要和系统需要实现高达20Gbps的高速超导逻辑电路测试和应用需求，从而提高数据传输的快速性和可靠性。
作为本发明的优选实施方式，放大模块包括前置放大单元、带通放大单元和电压比较单元；所述前置放大单元的输入端连接所述超导电路，所述前置放大单元用于将超导逻辑电平进行第一次放大得到第一中间超导逻辑电平；所述带通放大单元的输入端连接所述前置放大单元的输出端，所述带通放大电源用于将所述第一中间超导逻辑电平进行第二次放大得到第二中间超导逻辑电平；所述电压比较单元的输入端连接所述带通放大单元的输出端，基于所述第二中间超导逻辑电平和预设电压值进行比较，根据比较结果输出所述CMOS逻辑电平。
本发明根据不同数据传输率，选择对应带通、对应增益的放大器，通过两级或更多级联放大实现超导逻辑电平转化为CMOS逻辑电平，从而实现超导电路与CMOS电路的信号通讯。
本发明放大模块的电路结构如图2所示，以下结合图2对本发明的放大模块进行详细的介绍。
具体的，所述前置放大单元包括LT1028芯片，所述LT1028芯片实现超导逻辑电平到第一中间超导逻辑电平的第一次放大，所述第一中间超导逻辑电平为1mV。本发明具体采用LT1028CS8实现低噪声放大，具体电路结构参见图2所示，前置放大单元具体通过电阻RX1实现控制放大倍数，将信号由超导逻辑电平0.2mV放大至1mV，该级放大为了确保较高的信噪比。
具体的，所述带通放大单元包括LT1028芯片、第一电容、电阻和第二电容，所述LT1028芯片的第一输入端连接所述前置放大单元的输出端，所述LT1028芯片的第二输入端连接工作电源；所述第一电容和所述电阻并联形成并联支路，所述并联支路的一端连接所述LT1028芯片的第一输入端，所述并联支路的另一端连接所述LT1028芯片的输出端；所第二电容连接在所述LT1028芯片的输出端；所述LT1028芯片实现第一中间超导逻辑电平到第二中间超导逻辑电平的第二次放大，所述第二中间超导逻辑电平为30mV。本发明采用LT1028实现带通放大，通过调整电容C2、电容C6和电阻RX4，具体通过电阻RX4控制放大倍数，从而将满足宽带的信号由1mV放大至30mV。
具体的，所述电压比较单元包括比较器，比较器采用LM311，通过将带通放大单元输出的第二中间超导逻辑电平信号输入到比较器中，通过调节预设电压，预设电压设置在25mV左右，第二中间超导逻辑电平信号大于25mV输出高电平(1.8V)，第二中间超导逻辑电平信号小于25mV输出(0V)。本发明的电压比较单元调节比较器LM311的比较电压值，实现信号30mV到CMOS逻辑电平1.8V的信号输出，从而驱动COMS电路，实现超导逻辑电平转化为CMOS逻辑电平。
本发明的放大模块可以根据COMS需求可以任意调整放大倍数。
由于FPGA的板卡(COMS电路)输出的信号幅值为1.8V，电流强度为～20mA,衰减电路需要分压、分流才能将信号转化为mV和μA量级的超导逻辑电平。因此，作为本发明的一种优选实施方式，衰减模块为π型电路，如图3所示，所述π型电路包括分压电阻、分流电阻和匹配电阻；
所述分压电阻的输入端连接所述CMOS电路，所述分压电阻的输出端连接所述超导电路；所述分压电阻用于将所述CMOS电路输出的信号电压幅值由伏特量级衰减值毫伏量级；
所述分流电阻的一端连接所述分压电阻的输入端，所述分流电阻的另一端接地；所述分流电阻用于将所述CMOS电路输出的信号电流幅值由伏特量级衰减值毫伏量级；
所述匹配电阻的一端连接所述分压电阻的输出端，所述匹配电阻的另一端接地；所述匹配电阻用于与所述超导电阻的阻抗匹配。
作为本发明的另一种优选实施方式，衰减模块为π型电路，如图4所示，所述π型电路包括分压电阻、分流电阻和滤波电容；
所述分压电阻的输入端连接所述CMOS电路，所述分压电阻的输出端连接所述超导电路；所述分压电阻用于将所述CMOS电路输出的信号电压幅值由伏特量级衰减值毫伏量级；
所述分流电阻的一端连接所述分压电阻的输入端，所述分流电阻的另一端接地；所述分流电阻用于将所述CMOS电路输出的信号电流幅值由伏特量级衰减值毫伏量级；
所述滤波电容的一端连接所述分压电阻的输出端，所述滤波电容的另一端接地；所述滤波电容用于对所述衰减模块进行滤波整形。
本发明的衰减模块可根据超导电路的需求，通过调整π型电路中电子元件以任意调整衰减系数，使得衰减后的波形满足超导逻辑电路的要求，实现CMOS电路到超导电路的信号通讯传输。
本发明跨温区互联系统的传输线链路为多通道并行传输线链路且采用低漏热传输电缆(同轴线缆、柔性微带线或柔性带状线)，电缆一端与低温端的超导电路连接，另一端与室温端的CMOS电路连接，根据信号的传输方向分别定义为上行传输链路和下行传输链路，其中信号由低温超导电路传输到室温CMOS电路被定义为上行传输链路，信号由室温CMOS电路传输到超导电路被定义为下行传输链路。
因此，作为对本发明的进一步限定，所述传输线链路包括上行传输链路和下行传输链路；所述上行传输链路用于放大模块的信号传输和逻辑电平之间的放大转化；所述下行传输链路用于衰减模块的信号传输和逻辑电平之间的衰减转化。
本发明的放大模块和衰减模块分别接入上行传输链路和下行传输链路中，用于实现超导电路的超导逻辑电平与CMOS电路的CMOS逻辑电平之间的相互转化；且跨温区多通道并行传输线链路采用低温漏热传输电缆，能够实现4.2K低温与室温300K的低漏热、高速数据传输。
实施例二：
本发明的超导测试电路包括CMOS电路和跨温区通信电路，所述跨温区通信电路为上述超导电路与CMOS电路之间的跨温区互联系统。超导电路与CMOS电路之间的跨温区互联系统的结构、原理及控制过程已在实施例一中介绍，本实施例不再详细赘述。
本发明通过跨温区通信电路中的放大模块和衰减模块，可将不同的信号频率进行调整带宽以适应不同的测试频率需求，能够实现超导电路数十GHz的动态测试。
作为本发明实施例的一种优选实施方式，所述CMOS电路为FPGA板卡，所述FPGA板卡连接接口模块，通过所述接口模块实现所述超导电路与所述FPGA的接口转换连接。
具体的，接口模块的一端连接FPGA的板卡的FMC高速接口，接口模块的另一端为SMP(或SMA)接口，SMP(或SMA)接口用于连接放大模块的输出端和衰减模块的输入端；接口模块具体为FMC转换SMP(或SMA)接口板卡，能够实现跨温区的测试杆与FPGA通过传输线链路连接在一起，实现FMC高速接口与SMP(或SMA)接口的转化，进而实现FPGA逻辑信号与超导逻辑信号的交互通信。
本发明实施例中跨温区互联系统的多通道并行传输线链路采用低漏热传输电缆(同轴线缆、柔性微带线或柔性带状线)，具体的，电缆一端与转接超导电路与FPGA的板卡的SMP(或SMA)连接，另一端与低温端的超导电路连接。
具体的，如图5所示，FPGA(CMOS电路)的逻辑信号经过FMC转换SMP(或SMA)接口板卡后，通过同轴的下行传输线连接衰减模块，经衰减模块衰减后再通过下行传输线传到超导电路；超导电路输出信号经过同轴的上行传输线连接到放大模块，信号经放大模块放大后再通过上行传输线传递到FMC转换SMP(或SMA)接口板卡，实现超导逻辑信号到FPGA(CMOS电路)的传输。
综上所述，本发明的超导电路与CMOS电路之间的跨温区互联系统通过衰减模块将CMOS电路的CMOS逻辑电平(～1.8V)转化处理为超导逻辑电平(～0.2mV)和通过放大模块将超导电路的超导逻辑电平(～0.2mV)转化处理为CMOS逻辑电平(～1.8V)，且基于传输线链路的信号传输，实现了超导电路与CMOS电路之间的电平双向转化和信号的双向传输，提高了数据传输的快速性和可靠性；另外，超导测试电路能够实现超导电路数十GHz的动态测试。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种超导电路与CMOS电路之间的跨温区互联系统，其特征在于，包括衰减模块、放大模块和传输线链路；
所述衰减模块的输入端用于连接CMOS电路，所述衰减模块的输出端用于连接所述超导电路；所述衰减模块用于将CMOS电路的CMOS逻辑电平转化处理为超导逻辑电平；
所述放大模块的输入端用于连接所述超导电路，所述衰减模块的输出端用于连接所述CMOS电路；所述放大模块用于将超导电路的超导逻辑电平转化处理为CMOS逻辑电平；
所述传输线链路用于实现超导电路与CMOS电路之间跨温区的信号传输。
2.根据权利要求1所述的超导电路与CMOS电路之间的跨温区互联系统，其特征在于，所述放大模块包括前置放大单元、带通放大单元和电压比较单元；
所述前置放大单元的输入端连接所述超导电路，所述前置放大单元用于将超导逻辑电平进行第一次放大得到第一中间超导逻辑电平；
所述带通放大单元的输入端连接所述前置放大单元的输出端，所述带通放大单元用于将所述第一中间超导逻辑电平进行第二次放大得到第二中间超导逻辑电平；
所述电压比较单元的输入端连接所述带通放大单元的输出端，基于所述第二中间超导逻辑电平和预设电压值进行比较，根据比较结果输出所述CMOS逻辑电平。
3.根据权利要求2所述的超导电路与CMOS电路之间的跨温区互联系统，其特征在于，所述前置放大单元包括LT1028芯片，所述LT1028芯片实现超导逻辑电平到第一中间超导逻辑电平的第一次放大，所述第一中间超导逻辑电平为1mV。
4.根据权利要求2所述的超导电路与CMOS电路之间的跨温区互联系统，其特征在于，所述带通放大单元包括LT1028芯片、第一电容、电阻和第二电容；
所述LT1028芯片的第一输入端连接所述前置放大单元的输出端，所述LT1028芯片的第二输入端连接工作电源；所述第一电容和所述电阻并联形成并联支路，所述并联支路的一端连接所述LT1028芯片的第一输入端，所述并联支路的另一端连接所述LT1028芯片的输出端；所第二电容连接在所述LT1028芯片的输出端；
所述LT1028芯片实现第一中间超导逻辑电平到第二中间超导逻辑电平的第二次放大，所述第二中间超导逻辑电平为30mV；所述第一电容和第二电容用于调整放大倍数。
5.根据权利要求2所述的超导电路与CMOS电路之间的跨温区互联系统，其特征在于，所述衰减模块为π型电路，所述π型电路包括分压电阻、分流电阻和匹配电阻；
所述分压电阻的输入端连接所述CMOS电路，所述分压电阻的输出端连接所述超导电路；所述分压电阻用于将所述CMOS电路输出的信号电压幅值由伏特量级衰减值毫伏量级；
所述分流电阻的一端连接所述分压电阻的输入端，所述分流电阻的另一端接地；所述分流电阻用于将所述CMOS电路输出的信号电流幅值由伏特量级衰减值毫伏量级；
所述匹配电阻的一端连接所述分压电阻的输出端，所述匹配电阻的另一端接地；所述匹配电阻用于与所述超导电阻的阻抗匹配。
6.根据权利要求2所述的超导电路与CMOS电路之间的跨温区互联系统，其特征在于，所述衰减模块为π型电路，所述π型电路包括分压电阻、分流电阻和滤波电容；
所述分压电阻的输入端连接所述CMOS电路，所述分压电阻的输出端连接所述超导电路；所述分压电阻用于将所述CMOS电路输出的信号电压幅值由伏特量级衰减值毫伏量级；
所述分流电阻的一端连接所述分压电阻的输入端，所述分流电阻的另一端接地；所述分流电阻用于将所述CMOS电路输出的信号电流幅值由伏特量级衰减值毫伏量级；
所述滤波电容的一端连接所述分压电阻的输出端，所述滤波电容的另一端接地；所述滤波电容用于对所述衰减模块进行滤波整形。
7.根据权利要求1所述的超导电路与CMOS电路之间的跨温区互联系统，其特征在于，所述传输线链路包括上行传输链路和下行传输链路；
所述上行传输链路用于放大模块的信号传输和逻辑电平之间的放大转化；
所述下行传输链路用于衰减模块的信号传输和逻辑电平之间的衰减转化。
8.一种超导测试电路，其特征在于，包括CMOS电路和跨温区通信电路，所述跨温区通信电路如权利要求1-7任一项所述的超导电路与CMOS电路之间的跨温区互联系统。
9.根据权利要求8所述的超导测试电路，其特征在于，所述CMOS电路为FPGA板，所述FPGA板卡连接接口模块，通过所述接口模块实现所述超导电路与所述FPGA的接口转换连接。
CN202210168023.8A 2022-02-23 2022-02-23 超导电路与cmos电路之间的跨温区互联系统、超导测试电路 Active CN114553210B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210168023.8A CN114553210B (zh) 2022-02-23 2022-02-23 超导电路与cmos电路之间的跨温区互联系统、超导测试电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210168023.8A CN114553210B (zh) 2022-02-23 2022-02-23 超导电路与cmos电路之间的跨温区互联系统、超导测试电路

Publications (2)

Publication Number Publication Date
CN114553210A true CN114553210A (zh) 2022-05-27
CN114553210B CN114553210B (zh) 2023-09-08

Family

ID=81676937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210168023.8A Active CN114553210B (zh) 2022-02-23 2022-02-23 超导电路与cmos电路之间的跨温区互联系统、超导测试电路

Country Status (1)

Country Link
CN (1) CN114553210B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108351474A (zh) * 2015-11-04 2018-07-31 微软技术许可有限责任公司 用于超导系统的光纤馈通
CN109150228A (zh) * 2018-08-17 2019-01-04 北方电子研究院安徽有限公司 一种限幅放大及输出信号监测控制模块
CN113839630A (zh) * 2021-09-13 2021-12-24 中国科学院上海微系统与信息技术研究所 一种可用于超低温的低压差分放大器
TW202247376A (zh) * 2021-05-21 2022-12-01 美商微軟技術授權有限責任公司 用於將低溫電子設備與非低溫電子設備互連的具有較低熱負載的基於高溫超導體的互連系統

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108351474A (zh) * 2015-11-04 2018-07-31 微软技术许可有限责任公司 用于超导系统的光纤馈通
CN109150228A (zh) * 2018-08-17 2019-01-04 北方电子研究院安徽有限公司 一种限幅放大及输出信号监测控制模块
TW202247376A (zh) * 2021-05-21 2022-12-01 美商微軟技術授權有限責任公司 用於將低溫電子設備與非低溫電子設備互連的具有較低熱負載的基於高溫超導體的互連系統
CN113839630A (zh) * 2021-09-13 2021-12-24 中国科学院上海微系统与信息技术研究所 一种可用于超低温的低压差分放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
原蒲升;余慧勤;汪书娜;王永良;李凌云;尤立星: "跨温区互联技术", 低温物理学报, vol. 42, no. 003, pages 1 *

Also Published As

Publication number Publication date
CN114553210B (zh) 2023-09-08

Similar Documents

Publication Publication Date Title
Conway Lamb et al. An FPGA-based instrumentation platform for use at deep cryogenic temperatures
US8497711B2 (en) Envelope detector and associated method
US9538928B2 (en) Neural recording system
CN114553210A (zh) 超导电路与cmos电路之间的跨温区互联系统、超导测试电路
WO2024016725A1 (zh) 模拟前端芯片、模拟前端电路及信号处理装置
CN218920385U (zh) 低噪声放大器电路、低噪声放大器及量子计算机
CN111900939A (zh) 一种用于液氦温区输入端口可外匹配的单片低噪声放大器
CN108173556A (zh) 一种低频超宽带接收机系统
Yodprasit et al. 11.5-Gbps 2.4-pJ/bit 60-GHz OOK demodulator integrated in a SiGe BiCMOS technology
Kim et al. Characterization of a CMOS 135-GHz low noise amplifier with two different noise measurement methods
CN109412621B (zh) 一种四通道独立稳幅式本振功分装置和方法
Bardin et al. A DC-4 GHz 270Ω differential SiGe low-noise amplifier for cryogenic applications
CN210244129U (zh) 四通道高速采集处理电路
Singh et al. Energy efficient biopotential acquisition unit for wearable health monitoring applications
CN110730041A (zh) 一种宽动态范围的光信号接收电路及光功率计
Philippe et al. An F-Band $ n $-Probe Standing Wave Detector for Complex Reflection Coefficient Measurements in 40-nm CMOS
Chen et al. A 10-Gb/s CMOS differential transimpedance amplifier for parallel optical receiver
CN218920386U (zh) 低噪声放大器电路、低噪声放大器及量子计算机
CN212278201U (zh) 一种用于液氦温区输入端口可外匹配的单片低噪声放大器
CN221633728U (zh) 一种基于ad8338的调理放大模块
Tibenszky et al. A low power 60 GHz 6 V CMOS peak detector
Zocca et al. Setup of cryogenic front-end electronic systems for germanium detectors read-out
CN211263604U (zh) 一种高精度数字频率计
Yanping et al. Design and implementation of AGC in gas ultrasonic flowmeter
CN216351896U (zh) 一种基于两级放大电路的多通道数据采集系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant