CN108173556A - 一种低频超宽带接收机系统 - Google Patents

Abstract

本发明提供一种低频超宽带接收机系统，包括前端电路系统、模数转换电路系统和望远镜数字运算板；前端电路系统包括一次处理模块、二次处理模块和时钟模块；一次处理模块用于将射频信号放大混频，生成中频信号；二次处理模块用于根据指令提取中频信号中对应频段的通带信号，以供模数转换电路系统处理；时钟模块，用于为模数转换电路系统提供时钟；模数转换电路系统用于将中频通带信号转换为数字信号；望远镜数字运算板包括多个FPGA母板，AD子板和尾板，用于对来自模数转换电路系统的数字信号进行多级DDC、PFB、FFT和FIR并行滤波。本发明使得覆盖带宽较宽，灵活性高，精度较高。采用多级DDC、PFB、FFT和FIR相结合，实现同级别FPGA上较好的频率分辨率。

Description

一种低频超宽带接收机系统

技术领域

本发明涉及天文学领域，更具体地，涉及一种低频超宽带接收机系统。

背景技术

超宽带接收机与相位阵接收机一起成为未来接收机发展的两大方向。同时，超宽带技术是接收机中对软件，硬件和固件设计及技术要求最严格的，是具有挑战的探索性科研仪器。最近的5年时间，随着半导体技术(如超高速高精度的模数转换芯片)的发展以及高速大数据量芯片(如更快的现场可编程阵)实时运算能力的提升，逐渐满足望远镜更宽的带宽要求。从而使得由原来的只能有选择的观测特定带宽，逐步由一套接收机覆盖整个望远镜可用频率范围变为可能，同时实现了超宽带观测的能力，带来了很多以往接收机不能实现的观测内容和效果。现在超宽带接收机作为全球射电望远镜研究关键的领域，比如在平方公里阵SKA等工程中，超宽带技术可以发挥不错的效果。美国升级甚大阵VLA，集中在接收机方面的升级，从而升级为EVLA。德国马普射电所积极研制超宽带接收机，其主要用于Effelsberg100米望远镜，2012年开展了试观测活动。美国GBT望远镜也非常重视此领域的研发工作，推动了0.5-3GHz的超宽带接收机的研制工作，主要是为了计时观测脉冲星。美国Arecibo望远镜以及澳大利亚Parkes望远镜均将这种接收机作为未来研制重点。很多建设、升级中的望远镜(包括FAST在内)立项时，考虑采用较成熟的技术。当时宽带技术还不成熟，未列入接收机计划，没有相关新接收机的研制。

但是，现有的接收系统覆盖带宽窄，灵活性低，精度较低，且现有的接收系统中的ROACH2对外传输带宽相对比较低，实时传输依然很难实现。

发明内容

本发明提供一种克服上述问题的一种低频超宽带接收机系统。

根据本发明的一个方面，提供一种低频超宽带接收机系统，包括前端电路系统、模数转换电路系统和望远镜数字运算板；所述前端电路系统包括一次处理模块、二次处理模块和时钟模块；所述一次处理模块，用于将所述天线接收到的射频信号进行放大和混频，生成满足所述模数转换电路系统的功率要求的中频信号；所述二次处理模块，用于根据指令，提取所述中频信号中对应频段的通带信号，以供所述模数转换电路系统处理；所述时钟模块，用于为所述前端电路系统提供本振，以及为所述模数转换电路系统提供时钟；所述模数转换电路系统采用多块带宽为3.2Gsps、精度为12bit的交错式模数转换芯片，用于将所述中频通带信号转换为数字信号；所述望远镜数字运算板包括多个FPGA母板，AD子板和尾板，用于对来自所述模数转换电路系统的数字信号进行多级DDC、PFB、FFT和FIR并行滤波。

优选地，所述一次处理模块，包括：依次电连接的第一低噪声放大器、第一固定衰减器、第一宽带射频放大器、第一数字可变电子衰减器、第二固定衰减器、第二宽带射频放大器、第三固定衰减器、第三宽带射频放大器、第二数字可变电子衰减器和混频器。

优选地，所述第一低噪声放大器为CMA-5043+；所述第一固定衰减器、所述第二固定衰减器和所述第三固定衰减器均为GAT-5；所述第一宽带射频放大器、所述第二宽带射频放大器和所述第三宽带射频放大器均为ADL5610；所述第一数字可变电子衰减器和所述第二数字可变电子衰减器均为HMC624LP4，所述混频器为M1-0008。

优选地，所述二次处理模块包括：与所述混频器电连接的数字开关，与所述数字开关电连接的低通滤波器和与所述低通滤波器电连接的第四宽带射频放大器。

优选地，所述时钟模块包括：第一压控振荡器，用于为所述混频器提供本振；第二压控振荡器，用于为所述模数转换电路系统和所述后端FPGA电路系统提供时钟。

优选地，所述时钟模块还包括：与所述第一压控振荡器电连接的第四固定衰减器、与所述第四固定衰减器电连接的第五宽带射频放大器；与所述第二压控振荡器电连接的第六宽带射频放大器。

优选地，所述模数转换电路系统包括信号同步接收模块。

优选地，所述FPGA母板为FPGA电路板，所述FPGA电路板包括多相滤波模块、傅里叶转换模块、功率检波模块和缓存模块；所述多相滤波模块用于对来自模数转换电路系统的信号进行多通道信号的并行滤波；所述傅里叶转换模块用于对并行滤波后的信号进行快速傅里叶转换；所述功率检波模块用于对快速傅里叶转换后的信号进行信号功率检波；所述缓存模块用于对信号功率检波后的信号进行缓存。

优选地，所述FPGA电路板还包括打包传送模块，所述打包传送模块用于对缓存后的信号进行UDP和TCP数据格式的打包和传送。

优选地，所述多相滤波模块与所述傅里叶转换模块的通道数相同。

本发明提供的一种低频超宽带接收机系统，通过设置前端电路系统和模数转换电路系统，使得覆盖带宽较宽，灵活性高，精度较高。通过设置望远镜数字运算板，能够采用多级DDC、PFB、FFT和FIR相结合，实现同级别FPGA上最好的频率分辨率。具有较高的带宽。

附图说明

图1为本发明实施例中的一种低频超宽带接收机系统的结构示意图；

图2为根据本发明实施例提供的一种前端电路系统的电路结构示意图；

图3为根据本发明实施例提供的ADC芯片测试时域信号4路数据波形及放大图；

图4为根据本发明实施例提供的ADC芯片测试时域信号合并后的数据波形及放大图；

图5为根据本发明实施例提供的基于156.25MHz信号的实测信噪比及理论参考值的示意图；

图6为根据本发明实施例提供的信号强度随频率的变化示意图；

图7为根据本发明实施例提供的ADC芯片最大线性输入强度测试示意图；

图8为本发明实施例中的一种固件并行计算示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

对于射电望远镜，天文观测对于目标观测的频率和范围具有很强的不确定性，因此，射电望远镜中的接收机系统需要具有很强的灵活性。

图1为本发明实施例中的一种低频超宽带接收机系统的结构示意图，如图1所示，低频超宽带接收机系统包括前端电路系统、模数转换电路系统和望远镜数字运算板；所述前端电路系统包括一次处理模块、二次处理模块和时钟模块；所述一次处理模块，用于将所述天线接收到的射频信号进行放大和混频，生成满足所述模数转换电路系统的功率要求的中频信号；所述二次处理模块，用于根据指令，提取所述中频信号中对应频段的通带信号，以供所述模数转换电路系统处理；所述时钟模块，用于为所述前端电路系统提供本振，以及为所述模数转换电路系统提供时钟；所述模数转换电路系统采用多块带宽为3.2Gsps、精度为12bit的交错式模数转换芯片，用于将所述中频通带信号转换为数字信号；所述望远镜数字运算板包括多个FPGA母板，AD子板和尾板，用于对来自所述模数转换电路系统的数字信号进行多级DDC、PFB、FFT和FIR并行滤波。尾板为高速协议尾板。

具体地，望远镜的天线接收到的射频信号通常比较微弱，设置该前端电路系统的作用即是将微弱的射频信号进行放大和混频，生成满足模数转换电路系统的功率要求的中频信号。并根据指令，提取中频信号中对应频段的通带信号，以供模数转换电路系统处理。使得模数转换电路系统可以对不同频段的通带信号进行模数转换，以应用于不同的观测需要。需要说明的是，该指令可由程序语言生成，也可由望远镜数字运算板生成。

该前端电路系统的另一作用是为模数转换电路系统提供时钟，以使得该前端电路系统与模数转换电路系统实现同步。

需要说明的是，该前端电路系统的功能可通过程序语言进行控制，也可由望远镜数字运算板控制。

本实施例提供的一种射电望远镜的前端电路系统，通过将射电望远镜的天线接收到的微弱射频信号放大、混频和滤波，以使得该模数转换电路系统在覆盖该射电望远镜的完整带宽的情况下，还能对不同频段的通带信号进行处理，灵活性高。并且，该前端电路系统的另一作用是为模数转换电路系统提供时钟，从而保证了该前端电路系统与模数转换电路系统的同步性，精确性高。

所述前端电路系统还与望远镜数字运算板电连接，所述时钟模块，还用于为所述望远镜数字运算板提供时钟。

该前端电路系统的时钟模块不仅可以为模数转换电路系统提供时钟，还可以为望远镜数字运算板提供时钟，以保证该前端电路系统、模数转换系统和望远镜数字运算板三者实现同步。

进一步地，所述交错式模数转换芯片为TI ADC12D1600芯片或AF201芯片。本实施例中，模数转换单元采用多块带宽为3.2Gsps、精度为12bit的交错式模数转换芯片ADC12D1600，其最高3.2GSPS的采样率符合FAST望远镜接收机的超宽带的需求。

所述TI ADC12D1600芯片包括两块精度为12bit的ADC芯片。每一块精度为12bit的ADC芯片具有8路输出，所述TI ADC12D1600芯片具有16路输出。

进一步地，所述FPGA母板为6U标准尺寸。所述AD子板为FMC VITA 57.1标准AD子板。所述高速协议尾板至少包括12个万兆以太网口。

但是，现有的接收系统覆盖带宽窄，灵活性低，精度较低，且现有的接收系统中的ROACH2对外传输带宽相对比较低，实时传输依然很难实现。前端电路系统、模数转换电路系统和望远镜数字运算板。

本发明提供的一种低频超宽带接收机系统，通过设置前端电路系统和模数转换电路系统，使得覆盖带宽较宽，灵活性高，精度较高。通过设置望远镜数字运算板，能够采用多级DDC、PFB、FFT和FIR相结合，实现同级别FPGA上最好的频率分辨率。具有较高的带宽。

基于上述实施例，图2为根据本发明实施例提供的一种前端电路系统的电路结构示意图，如图2所示，所述一次处理模块，包括：依次电连接的第一低噪声放大器、第一固定衰减器、第一宽带射频放大器、第一数字可变电子衰减器、第二固定衰减器、第二宽带射频放大器、第三固定衰减器、第三宽带射频放大器、第二数字可变电子衰减器和混频器。

具体地，一次处理模块对天线接收的微弱的射频信号进行预处理，通过该一次处理模块中的各级放大器与衰减器的配合，使最终输出的中频信号的功率在模数转换电路系统的工作范围内。

本实施例通过对天线接收的微弱射频信号进行预处理，使得经过预处理之后的信号满足后续的模数转换电路系统的工作要求，为接收机的功能实现提供了可行性。

基于上述实施例，所述第一低噪声放大器为CMA-5043+；所述第一固定衰减器、所述第二固定衰减器和所述第三固定衰减器均为GAT-5；所述第一宽带射频放大器、所述第二宽带射频放大器和所述第三宽带射频放大器均为ADL5610；所述第一数字可变电子衰减器和所述第二数字可变电子衰减器均为HMC624LP4，所述混频器为M1-0008。

例如对于第一低噪声放大器的选型，综合天线工作频带范围，以及现有低噪声放大器的工作频段、放大器的增益、噪声系数、三阶交调点和P1dB输出功率等各方面器件性能，考虑选用Mini-circuits生产的宽带放大器CMA-5043+。由于接收机系统的一级放大器控制了整个前端中频接收系统的总的噪声温度，所以要选择低噪音，高增益的放大器。在0.05GHz-3GHz的频带范围内它的增益范围是10.2dB-25.2dB，相对来说的高增益。NoiseFigure范围是0.73-1.1dB，相比同频段其他器件要小1dB左右。较高的Output IP3，范围是31-33.6dBm，P1dB输出功率范围是18.9-21.2dBm。

另一方面，为了考虑每一级放大器增益不能太大以至超过下一级放大器的P1dB输出功率使其饱和而不能正常工作，还要考虑最终性噪比能尽可能大一些，同时要保证输出到模数转换电路系统的信号功率值不能超过其最大工作范围6dBm，所以要考虑接收机的前端电路系统中各级宽带射频放大器与数字可变电子衰减器的选型与巧妙组合。第一低噪声放大器后加一个5dB的固定衰减器，用于抑制上级与本级宽带射频放大器间的驻波，并选择工作频段为0.03-6GHz，增益范围为17.5dB的宽带射频放大器ADL5610对信号三级放大。整个前端电路系统中有两个数字可变电阻衰减器HMC624LP4，它们的调节范围是0-31.5dB，步进是0.5dB。

基于上述实施例，请参考图2，所述二次处理模块包括：与所述混频器电连接的数字开关，与所述数字开关电连接的低通滤波器和与所述低通滤波器电连接的第四宽带射频放大器。

具体地，该数字开关用于将满足模数转换电路系统的功率要求的中频信号分为多个频段，对于每一频段的通带信号，后接低通滤波器对其进行滤除杂波的处理。对于进行滤波之后的通带信号，后接第四宽带射频放大器对其进行放大处理。需要说明的是，第四宽带射频放大器为ADL5610。

基于上述实施例，请参考图2，所述时钟模块包括：第一压控振荡器，用于为所述混频器提供本振；第二压控振荡器，用于为所述模数转换电路系统和所述后端FPGA电路系统提供时钟。

具体地，该时钟模块中包括两个压控振荡器，通过调节两个压控振荡器，实现可靠并可调的时钟输出。

基于上述实施例，所述时钟模块还包括：与所述第一压控振荡器电连接的第四固定衰减器、与所述第四固定衰减器电连接的第五宽带射频放大器；与所述第二压控振荡器电连接的第六宽带射频放大器。

需要说明的是，第四固定衰减器的选型为GAT-5、第五宽带射频放大器和第六宽带射频放大器的选型均为ADL5610。

具体地，如图2所示，RF IN端口直接输入天线采集的射频信号，REF IN端口用于输入10MHz信号，为两个压控振荡器提供参考频率。RF端口输出放大信号，即中频信号；IF端口输出混频并滤波后的放大信号，即通带信号。两个端口的输出信号均可直接作为模数转换电路系统的输入信号源。CLK OUT端口输出可变的时钟，频率范围137.5MHz-1100MHz，可为模数转换电路系统和后端FPGA电路系统提供稳定的外部时钟输入。同时利用Python语言编写控制界面,最终实现对器件的数字化控制。

本发明充分利用压控振荡器以及数控变阻器的灵活性，完成通带的选择，通过对FPGA上储存的数字变频系数的实时更新，实现对各个频段完整、灵活、高效的控制。使得一套系统可以多变的、无成本的完成多项接收机的功能和波段。这样不仅仅大大降低成本，还可以充分利用数字系统的灵活性，最大限度的配合望远镜和低噪音放大器的噪音属性和频率属性。

基于上述实施例，所述模数转换电路系统包括信号同步接收模块。

本实施例通过设置信号同步接收模块，使得整个系统实现同步。

交错式模数转换芯片为TI ADC12D1600芯片或AF201芯片。由于ADC芯片的采样速率远远高于后端FPGA电路系统的工作频率，因此ADC芯片的四个通道里再划分为4路，降低每一路的数据速率，共分为16路数据输出。

为了测试ADC芯片的性能，给定输入信号频率为10MHz，幅值为1.0VPP(峰值电压)，将得到的ADC芯片采样后的16路数据合并为4路，图3为根据本发明实施例提供的ADC芯片测试时域信号4路数据波形及放大图，如图3所示的四个通道各自的波形，均匀分布在整个范围内，没有超出满量程。同时，四路信号均匀的交织在一起，可见ADC芯片工作正常。

然后，将合成后的4路数据再合成为1路。图4为根据本发明实施例提供的ADC芯片测试时域信号合并后的数据波形及放大图，如图4所示，合为一路的波形，图4虚线所示为2048和-2048，即满量程采样的边界，ADC芯片的采样范围为(-2047～2048)，可见采样的信号1.0VPP没有超出ADC芯片工作的最大电压值(1.2VPP或者5.5dBm)。

将波形放大来看，每个周期有320个采样点，符合理论值，可见采样信号重建良好。

将导出的FFT的8路数据，利用MATLAB对数据进行处理，将8路数据交叉合并为一路，选择周期长度4096个点的前半部分(2048个点)作图，带宽1.6GHz范围。图5为根据本发明实施例提供的基于156.25MHz信号的实测信噪比及理论参考值的示意图，如图5所示，此时输入单频信号为156.25MHz、5dBm。

计算对应的理论SNR值为：

SNR＝SNRADC+SNRFFT＝52+10log(2048)＝85dB；

理想值如图中粗实线所示，相比较而言，实际得到的信噪比符合误差标准。整个系统运行正常，硬件实验效果良好。

为了测试硬件性能，取了0dBm的信号功率下，24个不同频率的信号，计算每一个频率点下的信噪比。图6为根据本发明实施例提供的信号强度随频率的变化示意图，如图6所示，在10MHz的时候，信噪比为84dB，但是随着信号的频率逐渐升高，系统的信噪比逐渐下降，当信号频率为1.6GHz时，信噪比为70dB，衰减达到了15dB。这是因为采样过程，信号会随着输入频率的不同呈现SINC roll off，叠加滤波器的作用，导致这样的表现。这是符合预期和设计要求的。

同时，在156.25MHz的信号频率下，选择了14个不同功率的输入信号，计算出每一个功率点对应的信噪比。图7为根据本发明实施例提供的ADC芯片最大线性输入强度测试示意图，如图7所示，可见在信号的功率为-30dBm时，信号的信噪比为58dB，随着信号的功率的增大，信号的信噪比线性增大，直到85dBm，而其对应的功率点正是ADC最大幅值对应的功率值(1.2VPP或者5.5dBm)，当输入信号的功率超出了最大值后，ADC芯片工作超负荷，呈现非线性反应。这个结果是符合预计和设计要求的。

综上，本发明提供的一种低频超宽带接收机系统，充分利用压点控制振荡器(VCO)和数控变阻器所表现出的灵活性，选择合适的通带，在对频段整体性、灵活、高效控制的过程中，需要实时更新FPGA中所储存的数字变频系数。基于一套系统能够实现多项接收机功能以及波段，保持灵活性，同时成本较低。使得数字系统灵活性得到充分的发挥，与望远镜以及低噪音放大器的噪音属性和频率属性实现极限配合。现阶段，很多接收机会基于已有的仪器设备进行搭建，有着过大的体积，费用比较高，波动性比较大，缺乏灵活性，有着非常大的能耗，控制有着较大的难度。将全部组件集中在15cm*30cm的集成电路板上，实现完全的数字化控制。

基于上述实施例，所述FPGA母板为FPGA电路板，所述FPGA电路板包括多相滤波模块、傅里叶转换模块、功率检波模块和缓存模块；所述多相滤波模块用于对来自模数转换电路系统的信号进行多通道信号的并行滤波；所述傅里叶转换模块用于对并行滤波后的信号进行快速傅里叶转换；所述功率检波模块用于对快速傅里叶转换后的信号进行信号功率检波；所述缓存模块用于对信号功率检波后的信号进行缓存。

本实施例中，FPGA电路板有两个FMC接口，可以外接两块模数转换器，并集成两片高性能Virtex6 FPGA处理芯片及一片Virtex5 FPGA控制芯片，12个10G/s以太网输出接口，288MB的板上QDR(Quad Data Rate)存储空间和16GB的DDR3(Double Data Rate)存储空间，可根据需要扩展。

FPGA电路板在线上处理时：19波束，双极化信号，信号仅需要谱功率。可变积分时间，300MHz带宽，1k通道，4-bit数据流，磁盘时数据流速率：100Mbytes/sec(0.36TByte/hour)；接入FPGA所得的谱线数据，传输到GPU集群中分析：300MHz带宽。

图8为本发明实施例中的一种固件并行计算示意图，本实施例也请参考图8。在FPGA上实现对信号的处理优化，从而把需要的信息提取出来。这一部分的编程将通过Xilinx EDK、Matlab Simulink、Verilog、VHDL、CASPER软件库，以及段然自主开发的软件库实现。简单说来，这包括数模电路的FPGA接入、快速傅立叶变换、相关器(correlator)、FIR滤波、抽样(Decimation)和优化、目标信号(如脉冲信号)的探测和样取、添加时间标签和数据头、UDP或者TCP数据的打包和传送。设计分别用于观测连续谱、谱线和脉冲星的FPGA运行模式。在具体的分通道方法上，将采用多级多通带技术，实现最优化的指标和先进性。

本发明提供的一种低频超宽带接收机系统，通过设置傅里叶转换模块和多相滤波模块，采用多级DDC、PFB、FFT和FIR相结合，实现同级别FPGA上最好的频率分辨率。具有较高的带宽。

基于上述实施例，所述FPGA电路板还包括打包传送模块，所述打包传送模块用于对缓存后的信号进行UDP和TCP数据格式的打包和传送。

具体地，UDP是User Datagram Protocol的简称，中文名是用户数据报协议，是OSI(Open System Interconnection，开放式系统互联)参考模型中一种无连接的传输层协议，提供面向事务的简单不可靠信息传送服务，IETF RFC 768是UDP的正式规范。UDP在IP报文的协议号是17。UDP协议全称是用户数据报协议，在网络中它与TCP协议一样用于处理数据包，是一种无连接的协议。在OSI模型中，在第四层——传输层，处于IP协议的上一层。UDP有不提供数据包分组、组装和不能对数据包进行排序的缺点，也就是说，当报文发送之后，是无法得知其是否安全完整到达的。UDP用来支持那些需要在计算机之间传输数据的网络应用。包括网络视频会议系统在内的众多的客户/服务器模式的网络应用都需要使用UDP协议。UDP协议从问世至今已经被使用了很多年，虽然其最初的光彩已经被一些类似协议所掩盖，但是即使是在今天UDP仍然不失为一项非常实用和可行的网络传输层协议。

进一步地，TCP(Transmission Control Protocol传输控制协议)是一种面向连接的、可靠的、基于字节流的传输层通信协议，由IETF的RFC 793定义。在简化的计算机网络OSI模型中，它完成第四层传输层所指定的功能，用户数据报协议(UDP)是同一层内另一个重要的传输协议。在因特网协议族(Internet protocol suite)中，TCP层是位于IP层之上，应用层之下的中间层。不同主机的应用层之间经常需要可靠的、像管道一样的连接，但是IP层不提供这样的流机制，而是提供不可靠的包交换。

本发明提供的一种低频超宽带接收机系统，通过设置打包传送模块，可对数据进行实时的打包传送。

基于上述实施例，所述多相滤波模块与所述傅里叶转换模块的通道数相同。

本发明提供的一种低频超宽带接收机系统，通过设置前端电路系统和模数转换电路系统，使得覆盖带宽较宽，灵活性高，精度较高。通过设置望远镜数字运算板，能够采用多级DDC、PFB、FFT和FIR相结合，实现同级别FPGA上最好的频率分辨率。具有较高的带宽。基于一套系统能够实现多项接收机功能以及波段，保持灵活性，同时成本较低。使得数字系统灵活性得到充分的发挥，与望远镜以及低噪音放大器的噪音属性和频率属性实现极限配合。将全部组件集中在15cm*30cm的集成电路板上，实现完全的数字化控制。通过设置打包传送模块，可对数据进行实时的打包传送。

最后，本发明的方法仅为较佳的实施方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种低频超宽带接收机系统，其特征在于，包括前端电路系统、模数转换电路系统和望远镜数字运算板；

所述前端电路系统包括一次处理模块、二次处理模块和时钟模块；所述一次处理模块，用于将所述天线接收到的射频信号进行放大和混频，生成满足所述模数转换电路系统的功率要求的中频信号；所述二次处理模块，用于根据指令，提取所述中频信号中对应频段的通带信号，以供所述模数转换电路系统处理；所述时钟模块，用于为所述前端电路系统提供本振，以及为所述模数转换电路系统提供时钟；

所述模数转换电路系统采用多块带宽为3.2Gsps、精度为12bit的交错式模数转换芯片，用于将所述中频通带信号转换为数字信号；

所述望远镜数字运算板包括多个FPGA母板，AD子板和尾板，用于对来自所述模数转换电路系统的数字信号进行多级DDC、PFB、FFT和FIR并行滤波。

2.根据权利要求1所述的接收机系统，其特征在于，所述一次处理模块，包括：

依次电连接的第一低噪声放大器、第一固定衰减器、第一宽带射频放大器、第一数字可变电子衰减器、第二固定衰减器、第二宽带射频放大器、第三固定衰减器、第三宽带射频放大器、第二数字可变电子衰减器和混频器。

3.根据权利要求2所述的接收机系统，其特征在于，所述第一低噪声放大器为CMA-5043+；所述第一固定衰减器、所述第二固定衰减器和所述第三固定衰减器均为GAT-5；所述第一宽带射频放大器、所述第二宽带射频放大器和所述第三宽带射频放大器均为ADL5610；所述第一数字可变电子衰减器和所述第二数字可变电子衰减器均为HMC624LP4，所述混频器为M1-0008。

4.根据权利要求3所述的接收机系统，其特征在于，所述二次处理模块包括：

与所述混频器电连接的数字开关，与所述数字开关电连接的低通滤波器和与所述低通滤波器电连接的第四宽带射频放大器。

5.根据权利要求1所述的接收机系统，其特征在于，所述时钟模块包括：

第一压控振荡器，用于为所述混频器提供本振；

第二压控振荡器，用于为所述模数转换电路系统和所述后端FPGA电路系统提供时钟。

6.根据权利要求5所述的接收机系统，其特征在于，所述时钟模块还包括：

与所述第一压控振荡器电连接的第四固定衰减器、与所述第四固定衰减器电连接的第五宽带射频放大器；

与所述第二压控振荡器电连接的第六宽带射频放大器。

7.根据权利要求1所述的接收机系统，其特征在于，所述模数转换电路系统包括信号同步接收模块。

8.根据权利要求1所述的接收机系统，其特征在于，所述FPGA母板为FPGA电路板，所述FPGA电路板包括多相滤波模块、傅里叶转换模块、功率检波模块和缓存模块；

所述多相滤波模块用于对来自模数转换电路系统的信号进行多通道信号的并行滤波；

所述傅里叶转换模块用于对并行滤波后的信号进行快速傅里叶转换；

所述功率检波模块用于对快速傅里叶转换后的信号进行信号功率检波；

所述缓存模块用于对信号功率检波后的信号进行缓存。

9.根据权利要求8所述的接收机系统，其特征在于，所述FPGA电路板还包括打包传送模块，所述打包传送模块用于对缓存后的信号进行UDP和TCP数据格式的打包和传送。

10.根据权利要求8所述的接收机系统，其特征在于，所述多相滤波模块与所述傅里叶转换模块的通道数相同。