CN114551391A - 一种低电磁干扰的功率半导体模块的封装架构 - Google Patents

一种低电磁干扰的功率半导体模块的封装架构 Download PDF

Info

Publication number
CN114551391A
CN114551391A CN202210051718.8A CN202210051718A CN114551391A CN 114551391 A CN114551391 A CN 114551391A CN 202210051718 A CN202210051718 A CN 202210051718A CN 114551391 A CN114551391 A CN 114551391A
Authority
CN
China
Prior art keywords
power semiconductor
chip
semiconductor chip
absorption
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210051718.8A
Other languages
English (en)
Inventor
朱楠
邓永辉
史经奎
梅营
徐贺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhizhan Technology Shanghai Co ltd
Original Assignee
Zhizhan Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhizhan Technology Shanghai Co ltd filed Critical Zhizhan Technology Shanghai Co ltd
Priority to CN202210051718.8A priority Critical patent/CN114551391A/zh
Publication of CN114551391A publication Critical patent/CN114551391A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种低电磁干扰的功率半导体模块的封装架构，包括集成在引线框架上且结构相同的第一功率半导体模块、第二功率半导体模块，两者均包括滤波吸收芯片、功率半导体芯片。功率半导体芯片设置在引线框架上绝缘基板的第一导体层上，功率半导体芯片的一端经键合线与滤波吸收芯片的第一电极电连接，滤波吸收芯片的第二电极接地或与功率半导体芯片的另一端电连接。通过将滤波吸收芯片与功率半导体芯片集成在引线框架上，能够使得滤波吸收芯片靠近功率半导体芯片，能够滤除和/或吸收开关工作时功率半导体芯片造成的共模干扰，也可以减小功率半导体模块的体积，提高系统的功率密度。

Description

一种低电磁干扰的功率半导体模块的封装架构
技术领域
本发明属于功率半导体领域，涉及功率半导体模块的封装技术，具体为一种低电磁干扰的功率半导体模块的封装架构。
背景技术
功率半导体模块是将大功率电子电力器件按一定的功能组合再灌封成一体形成的组合体，其可以根据封装的元器件的不同实现不同的功能。在传统的功率半导体模块设计中，对地寄生电容会使功率半导体器件在开关工作时产生共模干扰，且功率半导体器件在开关工作时还会产生瞬态电压。共模干扰的向外传导发射以及瞬态电压造成的电流瞬时变化及振荡均会造成干扰发射，进而对系统的电磁兼容性产生影响。
目前，为了解决功率半导体模块开关工作时对系统的电磁兼容性造成的影响，通常会在功率半导体模块外增加滤波元件或高频吸收电路，但是经验证上述结构的功率半导体模块的滤波效果及高频吸收效果并不理想，且系统的功率密度也有一定程度的降低，因此需要对现有的功率半导体模块进行改进优化。
发明内容
为了在保证功率半导体模块的功率密度的前提下，提高其滤波效果及高频吸收效果，本发明公开了一种低电磁干扰的功率半导体模块的封装架构。
实现发明目的的技术方案如下：
第一方面，本发明提供了一种低电磁干扰的功率半导体模块的封装架构，包括集成在引线框架上且结构相同的第一功率半导体模块、第二功率半导体模块，第一功率半导体模块和第二功率半导体模块均包括滤波吸收芯片、功率半导体芯片。
其中，引线框架上设有绝缘基板，功率半导体芯片设置在绝缘基板的第一导体层上，功率半导体芯片的一端经键合线与滤波吸收芯片的第一电极电连接，滤波吸收芯片的第二电极接地或与功率半导体芯片的另一端电连接，滤波吸收芯片用于在功率半导体芯片开关工作时滤除和/或吸收功率半导体芯片造成的共模干扰。
本发明通过将滤波吸收芯片与功率半导体芯片集成在引线框架上，能够使得滤波吸收芯片靠近功率半导体芯片，能够将开关工作时功率半导体芯片造成的共模干扰滤除滤除和/或吸收；同时也可以减小功率半导体模块的体积，进一步提高系统的功率密度。
在本发明的一个实施例中，滤波吸收芯片为共模滤波电容，且共模滤波电容的第一电极经键合线连接至第一导体层上，以实现共模滤波电容与功率半导体芯片电连接。
在上述共模滤波电容的一个改进实施例中，上述共模滤波电容的第二电极经引线框架接地。
在上述共模滤波电容的另一个改进实施例中，上述共模滤波电容与引线框架之间设有绝缘基板，共模滤波电容设置在绝缘基板的第二导体层上，第二导体层上设有接地端子，共模滤波电容经接地端子接地。
在本发明的另一个实施例中，滤波吸收芯片为高频吸收芯片，高频吸收芯片的第一电极经键合线与功率半导体芯片的第一电极电连接，功率半导体芯片的第二电极与高频吸收芯片的第二电极电连接，高频吸收芯片用于在功率半导体芯片开关工作时吸收功率半导体芯片产生的瞬态电压。
在上述高频吸收芯片的一个改进实施例中，上述高频吸收芯片包括集成并串联在一起的吸收电容和阻尼电阻，且吸收电容与功率半导体芯片的第一电极电连接，阻尼电阻与功率半导体芯片的第二电极电连接。
在上述高频吸收芯片的另一个改进实施例中，上述高频吸收芯片包括吸收电容，吸收电容的第一电极经端子铜片与功率半导体芯片的第一电极电连接，吸收电容的第二电极经键合线与设置在第一导体层上的阻尼电阻电连接，且阻尼电阻的另一端与功率半导体芯片的第二电极电连接。
第二方面，本发明提供了一种低电磁干扰的功率半导体模块的封装架构，包括集成在引线框架上的上桥臂功率半导体芯片、下桥臂功率半导体芯片、滤波吸收芯片。
其中，引线框架上设有绝缘基板，上桥臂功率半导体芯片设置在绝缘基板上的第一导体层上，下桥臂功率半导体芯片设置在绝缘基板上的第二导体层上，且第一导体层和第二导体层上分别设有功率和门极端子。
滤波吸收芯片设置在第一导体层或第二导体层上，且滤波吸收芯片的一端电极与上桥臂功率半导体芯片经键合线连接，滤波吸收芯片的另一端电极与下桥臂功率半导体芯片经键合线连接。
滤波吸收芯片用于在上桥臂功率半导体芯片和下桥臂功率半导体芯片开关工作时吸收上桥臂功率半导体芯片和下桥臂功率半导体芯片产生的瞬态电压。
在上述滤波吸收芯片的一个实施例中，滤波吸收芯片为高频吸收芯片，且高频吸收芯片包括集成并串联在一起的吸收电容和阻尼电阻，吸收电容与上桥臂功率半导体芯片电连接，阻尼电阻与下桥臂功率半导体芯片经键合线电连接。
在上述滤波吸收芯片的另一个实施例中，滤波吸收芯片为高频吸收芯片，且高频吸收芯片包括设置在第一导体层上的吸收电容，吸收电容的一端与上桥臂功率半导体芯片电连接，另一端经键合线与设置在第二导体层上的阻尼电阻电连接，且阻尼电阻的另一端与下桥臂功率半导体芯片电连接。
与现有技术相比，本发明的有益效果是：本发明通过将滤波吸收芯片与功率半导体芯片集成在引线框架上，能够使得滤波吸收芯片靠近功率半导体芯片，能够提高在功率半导体芯片开关工作时滤除滤除和/或吸收功率半导体芯片造成的共模干扰；同时也可以减小功率半导体模块的体积，进一步提高系统的功率密度。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明为了更清楚地说明本发明实施例或现有技术中的技术方案，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种低电磁干扰的功率半导体模块的封装架构的示意图；
图2为实施例1中功率半导体模块的封装架构示意图及电路图；
图3为实施例2中功率半导体模块的封装架构示意图及电路图；
图4为实施例3中功率半导体模块的封装架构示意图及电路图；
图5为实施例4中功率半导体模块的封装架构示意图及电路图；
图6为本发明另一种及实施例5的低电磁干扰的功率半导体模块的封装架构示意图及电路图；
图7为实施例6中功率半导体模块的封装架构示意图及电路图；
其中，1.引线框架；2.第一功率半导体模块；3.第二功率半导体模块；4.滤波吸收芯片；41.吸收电容；42.阻尼电阻；5.功率半导体芯片；6.绝缘基板；7.第一导体层；8.键合线；9.功率和门极端子；10.第二导体层；11.接地端子；12.端子铜片；13.上桥臂功率半导体芯片；14.下桥臂功率半导体芯片。
具体实施方式
下面结合具体实施例来进一步描述本发明，本发明的优点和特点将会随着描述而更为清楚。但这些实施例仅是范例性的，并不对本发明的范围构成任何限制。本领域技术人员应该理解的是，在不偏离本发明的精神和范围下可以对本发明技术方案的细节和形式进行修改或替换，但这些修改和替换均落入本发明的保护范围内。
在本实施例的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明创造和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明创造的限制。
此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明创造的描述中，除非另有说明，“多个”的含义是两个或两个以上。
首先，本具体实施方式提供了一种低电磁干扰的功率半导体模块的封装架构，参见图1所示，功率半导体模块的封装架构包括集成在引线框架1(引线框架也可称之为底板)上且结构相同的第一功率半导体模块2、第二功率半导体模块3，第一功率半导体模块2和第二功率半导体模块3均包括滤波吸收芯片4、功率半导体芯片5。
其中，引线框架1上设有绝缘基板6，功率半导体芯片5设置在绝缘基板6的第一导体层7上，功率半导体芯片5的一端经键合线8与滤波吸收芯片4的第一电极电连接，滤波吸收芯片4的第二电极接地或与功率半导体芯片5的另一端电连接，滤波吸收芯片4用于在功率半导体芯片5开关工作时滤除和/或吸收功率半导体芯片5造成的共模干扰。
本具体实施方式中通过将滤波吸收芯片4与功率半导体芯片5集成在引线框架1上，能够使得滤波吸收芯片4尽可能的靠近功率半导体芯片5，能够将开关工作时功率半导体芯片5造成的共模干扰滤除滤除和/或吸收；同时也可以减小功率半导体模块的体积，进一步提高系统的功率密度。
以下通过实施例1～实施例4对本具体实施方式的低电磁干扰的功率半导体模块的封装架构进行详细的说明。
实施例1：
本实施例提供的低电磁干扰的功率半导体模块的封装架构中，包括结构相同的第一功率半导体模块2、第二功率半导体模块3，第一功率半导体模块2和第二功率半导体模块3均包括滤波吸收芯片4、功率半导体芯片5。
如图2所示，引线框架1上设有绝缘基板6，绝缘基板6上设有2个分离的第一导体层7，2个功率半导体芯片5分别设置在一个第一导体层7上。
在本实施例中，如图2所示，滤波吸收芯片4为共模滤波电容，共模滤波电容的第一电极(也可以称之为上表面电极)经键合线8连接至第一导体层7上，以实现共模滤波电容与功率半导体芯片5电连接。
如图2所示，共模滤波电容直接通过设置在焊接、烧结等方式固定在引线框架1上，且共模滤波电容的第二电极(也可以称之为下表面电极)经引线框架1接地。
如图2所示，在第一导体层7还是设有功率和门极端子9，功率半导体芯片5经功率和门极端子9与其他元器件电连接。
在本实施例中，功率半导体模块的引线框架1可以与系统的散热板直接接触并连接到系统的机壳地或保护地。
本实施例中，将共模滤波电容设置在功率半导体模块的内部，能够使共模滤波电容尽量靠近功率半导体芯片5，可以在开关工作时，从源头解决功率半导体芯片5在开关产生的共模干扰发射问题，也可以减小功率半导体模块的体积，提高系统功率密度。
实施例2：
本实施例提供的低电磁干扰的功率半导体模块的封装架构中，包括结构相同的第一功率半导体模块2、第二功率半导体模块3，第一功率半导体模块2和第二功率半导体模块3均包括滤波吸收芯片4、功率半导体芯片5。
如图3所示，引线框架1上设有绝缘基板6，绝缘基板6上设有4个相互分离的导体层，包括2个第一导体层7和2个第二导体层10，功率半导体芯片5设置在一个第一导体层7上。
在本实施例中，如图3所示，滤波吸收芯片4为共模滤波电容，共模滤波电容的第一电极(也可以称之为上表面电极)经键合线8连接至第一导体层7上，以实现共模滤波电容与功率半导体芯片5电连接。
本实施例与实施例1的区别在于：共模滤波电容的设置位置不同，如图3所示，本实施例在共模滤波电容与引线框架1之间设有绝缘基板6，共模滤波电容设置在绝缘基板6的第二导体层10上，第二导体层10上设有接地端子11，共模滤波电容经接地端子11接地。
如图3所示，在第一导体层7还是设有功率和门极端子9，功率半导体芯片5经功率和门极端子9与其他元器件电连接。
在本实施例中，功率半导体模块的引线框架1可以与系统的散热板直接接触并连接到系统的机壳地或保护地。
本实施例中，将共模滤波电容设置在功率半导体模块的内部，能够使共模滤波电容尽量靠近功率半导体芯片5，可以在开关工作时，从源头解决功率半导体芯片5在开关产生的共模干扰发射问题，也可以减小功率半导体模块的体积，提高系统功率密度。
实施例3：
本实施例提供的低电磁干扰的功率半导体模块的封装架构中，包括结构相同的第一功率半导体模块2、第二功率半导体模块3，第一功率半导体模块2和第二功率半导体模块3均包括滤波吸收芯片4、功率半导体芯片5。
如图4所示，引线框架1上设有绝缘基板6，绝缘基板6上设有2个相互分离的第一导体层7，功率半导体芯片5分别设置在一个第一导体层7上。
如图4所示，本实施例的滤波吸收芯片4为高频吸收芯片，高频吸收芯片的第一电极经键合线8与功率半导体芯片5的第一电极电连接，功率半导体芯片5的第二电极与高频吸收芯片的第二电极电连接，高频吸收芯片用于在功率半导体芯片5开关工作时吸收功率半导体芯片5产生的瞬态电压。
在本实施例中，如图4所示，高频吸收芯片包括集成并串联在一起的吸收电容41和阻尼电阻42，吸收电容41与功率半导体芯片5的第一电极电连接，阻尼电阻42与功率半导体芯片5的第二电极电连接。
在本实施例中，将高频吸收芯片设置在功率半导体模块的内部，能够使高频吸收芯片尽量靠近功率半导体芯片5，将高频吸收芯片并联在功率半导体芯片5的两端，能够在开关工作时，吸收功率半导体芯片5产生的瞬态电压，能够提高高频吸收效果，也可以减小功率半导体模块的体积，提高系统功率密度。
实施例4：
本实施例提供的低电磁干扰的功率半导体模块的封装架构中，包括结构相同的第一功率半导体模块2、第二功率半导体模块3，第一功率半导体模块2和第二功率半导体模块3均包括滤波吸收芯片4、功率半导体芯片5。
如图5所示，引线框架1上设有绝缘基板6，绝缘基板6上设有2个相互分离的第一导体层7，功率半导体芯片5分别设置在一个第一导体层7上。
如图5所示，本实施例的滤波吸收芯片4为高频吸收芯片，高频吸收芯片的第一电极经键合线8与功率半导体芯片5的第一电极电连接，功率半导体芯片5的第二电极与高频吸收芯片的第二电极电连接，高频吸收芯片用于在功率半导体芯片5开关工作时吸收功率半导体芯片5产生的瞬态电压。
如图5所示，本实施例的高频吸收芯片包括吸收电容41和阻尼电阻42，本实施例的高频吸收芯片与实施例3的区别在于，本实施例的高频吸收芯片的吸收电容41和阻尼电阻42采用分体设计，即将吸收电容41放在功率半导体芯片5上，在吸收电容41与功率半导体芯片5之间设置端子铜片12，使吸收电容41的第一电极(即吸收电容41的下表面电极)经端子铜片12与功率半导体芯片5的第一电极(即功率半导体芯片5的上表面电极)电连接；吸收电容41的第二电极(即吸收电容41的上表面电极)经键合线8与设置在第一导体层7上的阻尼电阻42电连接，且阻尼电阻42的另一端与功率半导体芯片5的第二电极电连接。
在本实施例中，将高频吸收芯片设置在功率半导体模块的内部，能够使高频吸收芯片尽量靠近功率半导体芯片5，将高频吸收芯片并联在功率半导体芯片5的两端，能够在开关工作时，吸收功率半导体芯片5产生的瞬态电压，能够提高高频吸收效果，也可以减小功率半导体模块的体积，提高系统功率密度。
其次，本具体实施方式还提供了另一种低电磁干扰的功率半导体模块的封装架构，如图6所示，低电磁干扰的功率半导体模块的封装架构，包括集成在引线框架1上的上桥臂功率半导体芯片13、下桥臂功率半导体芯片14、滤波吸收芯片4。
如图6所示，引线框架1上设有绝缘基板6，上桥臂功率半导体芯片13设置在绝缘基板6上的第一导体层7上，下桥臂功率半导体芯片14设置在绝缘基板6上的第二导体层10上，且第一导体层7和第二导体层10上分别设有功率和门极端子9。
如图6所示，滤波吸收芯片4设置在第一导体层7或第二导体层10上，且滤波吸收芯片4的一端电极与上桥臂功率半导体芯片13经键合线8连接，滤波吸收芯片4的另一端电极与下桥臂功率半导体芯片14经键合线8连接。
滤波吸收芯片4用于在上桥臂功率半导体芯片13和下桥臂功率半导体14芯片开关工作时吸收上桥臂功率半导体芯片13和下桥臂功率半导体芯片14产生的瞬态电压。
本具体实施方式中通过将滤波吸收芯片4与上桥臂功率半导体芯片13、下桥臂功率半导体芯片14集成在引线框架1上，能够使得滤波吸收芯片4尽可能的靠近上桥臂功率半导体芯片13和下桥臂功率半导体芯片14，能够将开关工作时上桥臂功率半导体芯片13和下桥臂功率半导体芯片14造成的共模干扰滤除滤除和/或吸收；同时也可以减小功率半导体模块的体积，进一步提高系统的功率密度。
以下通过实施例5和实施例6对本具体实施方式的低电磁干扰的功率半导体模块的封装架构进行详细的说明。
实施例5：
本实施例提供的低电磁干扰的功率半导体模块的封装架构中，如图6所示，低电磁干扰的功率半导体模块的封装架构包括集成在引线框架1上的上桥臂功率半导体芯片13、下桥臂功率半导体芯片14、滤波吸收芯片4。
如图6所示，引线框架1上设有绝缘基板6，上桥臂功率半导体芯片13设置在绝缘基板6上的第一导体层7上，下桥臂功率半导体芯片14设置在绝缘基板6上的第二导体层10上，且第一导体层7和第二导体层10上分别设有功率和门极端子9。
如图6所示，滤波吸收芯片4为高频吸收芯片，包括集成并串联在一起的吸收电容41和阻尼电阻42。滤波吸收芯片4设置在第一导体层7上，且吸收电容41与上桥臂功率半导体芯片13经电连接，阻尼电阻42与下桥臂功率半导体芯片14经键合线电连接。
通过将滤波吸收芯片4与上桥臂功率半导体芯片13、下桥臂功率半导体芯片14集成在引线框架1上，能够使得滤波吸收芯片4尽可能的靠近上桥臂功率半导体芯片13和下桥臂功率半导体芯片14，能够在开关工作时上桥臂功率半导体芯片13和下桥臂功率半导体芯片14造成的共模干扰滤除滤除和/或吸收；同时也可以减小功率半导体模块的体积，进一步提高系统的功率密度。
实施例6：
本实施例提供的低电磁干扰的功率半导体模块的封装架构中，如图7所示，低电磁干扰的功率半导体模块的封装架构包括集成在引线框架1上的上桥臂功率半导体芯片13、下桥臂功率半导体芯片14、滤波吸收芯片4。
如图7所示，引线框架1上设有绝缘基板6，上桥臂功率半导体芯片13设置在绝缘基板6上的第一导体层7上，下桥臂功率半导体芯片14设置在绝缘基板6上的第二导体层10上，且第一导体层7和第二导体层10上分别设有功率和门极端子9。
滤波吸收芯片4为高频吸收芯片，包括吸收电容41、阻尼电阻42，本实施例与实施例5的区别在于吸收电容41与阻尼电阻42分体设计，如图7所示，吸收电容41设置在第一导体层7上，吸收电容41的一端与上桥臂功率半导体芯片13电连接，另一端经键合线8与设置在第二导体层10上的阻尼电阻42电连接，且阻尼电阻42的另一端与下桥臂功率半导体芯片14电连接。
通过将滤波吸收芯片4与上桥臂功率半导体芯片13、下桥臂功率半导体芯片14集成在引线框架1上，能够使得滤波吸收芯片4尽可能的靠近上桥臂功率半导体芯片13和下桥臂功率半导体芯片14，能够在开关工作时上桥臂功率半导体芯片13和下桥臂功率半导体芯片14造成的共模干扰滤除滤除和/或吸收；同时也可以减小功率半导体模块的体积，进一步提高系统的功率密度。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种低电磁干扰的功率半导体模块的封装架构，其特征在于：包括集成在引线框架上且结构相同的第一功率半导体模块、第二功率半导体模块，所述第一功率半导体模块和所述第二功率半导体模块均包括滤波吸收芯片、功率半导体芯片；
所述引线框架上设有绝缘基板，所述功率半导体芯片设置在所述绝缘基板的第一导体层上，所述功率半导体芯片的一端经键合线与所述滤波吸收芯片的第一电极电连接，所述滤波吸收芯片的第二电极接地或与所述功率半导体芯片的另一端电连接，所述滤波吸收芯片用于在所述功率半导体芯片开关工作时滤除和/或吸收所述功率半导体芯片造成的共模干扰。
2.根据权利要求1所述的功率半导体模块的封装架构，其特征在于：所述滤波吸收芯片为共模滤波电容，且所述共模滤波电容的第一电极经键合线连接至所述第一导体层上，以实现所述共模滤波电容与所述功率半导体芯片电连接。
3.根据权利要求2所述的功率半导体模块的封装架构，其特征在于：所述共模滤波电容的第二电极经所述引线框架接地。
4.根据权利要求2所述的功率半导体模块的封装架构，其特征在于：所述共模滤波电容与所述引线框架之间设有所述绝缘基板，所述共模滤波电容设置在所述绝缘基板的第二导体层上，所述第二导体层上设有接地端子，所述共模滤波电容经所述接地端子接地。
5.根据权利要求1所述的功率半导体模块的封装架构，其特征在于：所述滤波吸收芯片为高频吸收芯片，所述高频吸收芯片的第一电极经键合线与所述功率半导体芯片的第一电极电连接，所述功率半导体芯片的第二电极与所述高频吸收芯片的第二电极电连接，所述高频吸收芯片用于在所述功率半导体芯片开关工作时吸收所述功率半导体芯片产生的瞬态电压。
6.根据权利要求5所述的功率半导体模块的封装架构，其特征在于：所述高频吸收芯片包括集成并串联在一起的吸收电容和阻尼电阻，且所述吸收电容与所述功率半导体芯片的第一电极电连接，所述阻尼电阻与所述功率半导体芯片的第二电极电连接。
7.根据权利要求5所述的功率半导体模块的封装架构，其特征在于：所述高频吸收芯片包括吸收电容，所述吸收电容的第一电极经端子铜片与所述功率半导体芯片的第一电极电连接，所述吸收电容的第二电极经键合线与设置在所述第一导体层上的阻尼电阻电连接，且所述阻尼电阻的另一端与所述功率半导体芯片的第二电极电连接。
8.一种低电磁干扰的功率半导体模块的封装架构，其特征在于：包括集成在引线框架上的上桥臂功率半导体芯片、下桥臂功率半导体芯片、滤波吸收芯片；
所述引线框架上设有绝缘基板，所述上桥臂功率半导体芯片设置在所述绝缘基板上的第一导体层上，所述下桥臂功率半导体芯片设置在所述绝缘基板上的第二导体层上，且所述第一导体层和所述第二导体层上分别设有功率和门极端子；
所述滤波吸收芯片设置在所述第一导体层或所述第二导体层上，且所述滤波吸收芯片的一端电极与所述上桥臂功率半导体芯片经键合线连接，所述滤波吸收芯片的另一端电极与所述下桥臂功率半导体芯片经键合线连接；
所述滤波吸收芯片用于在所述上桥臂功率半导体芯片和所述下桥臂功率半导体芯片开关工作时吸收所述上桥臂功率半导体芯片和所述下桥臂功率半导体芯片产生的瞬态电压。
9.根据权利要求8所述的功率半导体模块的封装架构，其特征在于：所述滤波吸收芯片为高频吸收芯片，所述高频吸收芯片包括集成并串联在一起的吸收电容和阻尼电阻，所述吸收电容与所述上桥臂功率半导体芯片电连接，所述阻尼电阻与所述下桥臂功率半导体芯片经键合线电连接。
10.根据权利要求8所述的功率半导体模块的封装架构，其特征在于：所述滤波吸收芯片为高频吸收芯片，且所述高频吸收芯片包括设置在所述第一导体层上的吸收电容，所述吸收电容的一端与所述上桥臂功率半导体芯片电连接，另一端经键合线与设置在所述第二导体层上的阻尼电阻电连接，且所述阻尼电阻的另一端与所述下桥臂功率半导体芯片电连接。
CN202210051718.8A 2022-01-17 2022-01-17 一种低电磁干扰的功率半导体模块的封装架构 Pending CN114551391A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210051718.8A CN114551391A (zh) 2022-01-17 2022-01-17 一种低电磁干扰的功率半导体模块的封装架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210051718.8A CN114551391A (zh) 2022-01-17 2022-01-17 一种低电磁干扰的功率半导体模块的封装架构

Publications (1)

Publication Number Publication Date
CN114551391A true CN114551391A (zh) 2022-05-27

Family

ID=81672418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210051718.8A Pending CN114551391A (zh) 2022-01-17 2022-01-17 一种低电磁干扰的功率半导体模块的封装架构

Country Status (1)

Country Link
CN (1) CN114551391A (zh)

Similar Documents

Publication Publication Date Title
US8796816B2 (en) Semiconductor module with electrical switching elements
JP3501685B2 (ja) 電力変換装置
US6781233B2 (en) Semiconductor device and converter device with an integrated capacitor
CN107591377B (zh) 一种功率器件的多dbc封装结构及封装方法
JP2758993B2 (ja) カプセル封じされた電子装置をパッケージした集積回路
JP6864713B2 (ja) パワーモジュール構造
CN105914185A (zh) 一种碳化硅功率器件的封装结构及封装方法
CN115173729A (zh) 一种智能功率模块
JP3787037B2 (ja) 半導体モジュール
CN204793295U (zh) 薄型功率模块
CN114551391A (zh) 一种低电磁干扰的功率半导体模块的封装架构
US20120194284A1 (en) Oscillation circuit having shield wire, and electronic apparatus
CN212750884U (zh) 一种集成门极吸收电路的功率半导体模块
CN220233160U (zh) 电路模块
JP2006196721A (ja) 電力用半導体装置
CN216902932U (zh) 集成母线电容的功率半导体模块的封装结构
CN221102075U (zh) 功率模块和功率模块组件
CN109427744B (zh) Ipm模块、车辆及ipm模块的制作方法
JPH03108749A (ja) 電力変換装置用トランジスタモジュール
CN219287383U (zh) 功率变换器和光伏系统
CN220672562U (zh) 一种氮化镓半桥模块
CN218633721U (zh) 三相逆变功率模块
CN214313198U (zh) 一种功率组件
CN212848365U (zh) 直流变换装置及电子设备
CN216435895U (zh) 一种bms使用的集成化mos模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 201114 Room 101, building 23, No. 588, Xinjun Ring Road, Minhang District, Shanghai

Applicant after: Zhizhan Technology (Shanghai) Co.,Ltd.

Address before: 201315 rooms 303, 304 and 305, East District, building 1, No. 68, xiupu Road, Pudong New Area, Shanghai

Applicant before: Zhizhan Technology (Shanghai) Co.,Ltd.