CN114550635A - 显示面板 - Google Patents

Abstract

本申请提供一种显示面板；该显示面板包括：第一时钟信号线组和第二时钟信号线组，第一时钟信号线组包括第一主线和第二主线，第二时钟信号线组包括第一副线和第二副线，第一主线、第二主线、第一副线和第二副线均与栅极驱动电路电性连接，第二副线位于第一主线和第二主线之间，第一副线位于第二主线的远离第二副线的一侧，第一主线和第一副线传输的时钟信号相同，第二主线和第二副线传输的时钟信号相同。本申请通过设置交叉排列的第一时钟信号线组和第二时钟信号线组，改善或消除了显示面板在显示状态下出现的周期性水平密集线。

Description

显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种显示面板。

背景技术

面板产品中，显示区(AA，Active area)的正常显示由栅极线(Gateline)和数据线(Dataline)共同控制，Gateline控制像素晶体管的开关态，Dataline承载像素需要输入的电压信号。在阵列基板上设置栅极驱动电路(Gate on Array，GOA)的面板产品中，时钟信号经GOA电路连接至显示区的Gateline走线。多条时钟信号线并排设置GOA电路的一侧，并且根据排列顺序依次循环连接至GOA电路；因此，在最靠近GOA电路的时钟信号线连接至GOA电路后，下一个连接到GOA电路则是最远离GOA电路的那条时钟信号线，如此则导致这两条相邻的时钟信号线连接至GOA电路的线程以及所跨越的其它时钟信号线的数量存在较大差异，使得输出至GOA电路的时钟信号的波形出现明显差异，进而导致显示面板出现周期性的水平密集线。

所以，目前显示面板存在显示状态下出现周期性的水平密集线的技术问题。

发明内容

本申请提供一种显示面板，用于缓解目前显示面板存在的显示状态下出现周期性的水平密集线的技术问题。

本申请提供一种显示面板，其包括显示区、位于所述显示区一侧的栅极驱动走线区、以及位于所述栅极驱动走线区的远离所述显示区一侧的时钟信号线区；所述显示面板包括：

位于所述显示区的多条栅极线；

位于所述栅极驱动电路区的栅极驱动电路，所述栅极驱动电路与所述栅极线电性连接；以及

位于所述时钟信号线区的第一时钟信号线组和第二时钟信号线组，所述第一时钟信号线组包括第一主线和第二主线，所述第二时钟信号线组包括第一副线和第二副线，所述第一主线、所述第二主线、所述第一副线和所述第二副线均与所述栅极驱动电路电性连接；

所述第二副线位于所述第一主线和所述第二主线之间，所述第一副线位于所述第二主线的远离所述第二副线的一侧；所述第一主线和所述第一副线传输的时钟信号相同，所述第二主线和所述第二副线传输的时钟信号相同。

在本申请的显示面板中，所述第一副线位于所述第二主线与所述栅极驱动电路之间。

在本申请的显示面板中，所述第一主线通过第一主连接线与所述栅极驱动电路电性连接，所述第二主线通过第二主连接线与所述栅极驱动电路电性连接，所述第一副线通过第一副连接线与所述栅极驱动电路电性连接，所述第二副线通过第二副连接线与所述栅极驱动电路电性连接；

所述第二主连接线位于所述第一主连接线与所述第一副连接线之间，所述第二副连接线位于所述第一副连接线的远离所述第二主连接线的一侧。

在本申请的显示面板中，所述第一副连接线的长度小于所述第二主连接线的长度，所述第二主连接线的长度小于所述第二副连接线的长度，所述第二副连接线的长度小于所述第一主连接线的长度。

在本申请的显示面板中，多条所述栅极线包括：第一栅极线、第二栅极线、第三栅极线和第四栅极线，所述第二栅极线位于所述第一栅极线和所述第三栅极线之间，所述第四栅极线位于所述第三栅极线的远离所述第二栅极线的一侧；

所述栅极驱动电路包括：与所述第一栅极线电性连接的第一驱动单元、与所述第二栅极线电性连接的第二驱动单元、与所述第三栅极线电性连接的第三驱动单元、以及与所述第四栅极线电性连接的第四驱动单元；

所述第一主线通过第一主连接线与所述第一驱动单元电性连接，所述第二主线通过第二主连接线与所述第二驱动单元电性连接，所述第一副线通过所述第一副连接线与所述第三驱动单元电性连接，所述第二副线通过所述第二副连接线与所述第四驱动单元电性连接。

在本申请的显示面板中，所述第二主线与所述第一副线相邻排列，所述第一主线与所述第二副线相邻排列。

在本申请的显示面板中，所述第二主连接线与所述第一副连接线相邻排列，所述第二驱动单元与所述第三驱动单元相邻排列，所述第二栅极线与所述第三栅极线相邻排列。

在本申请的显示面板中，所述显示面板还包括：位于所述第一主线与所述第二副线之间的一条或多条时钟信号线，以及位于所述第二主线与所述第一副线之间的一条或多条时钟信号线。

在本申请的显示面板中，所述栅极驱动电路还包括位于所述第二驱动单元与所述第三驱动单元之间的一个或多个驱动单元；

所述显示面板还包括位于所述第二栅极线与所述第三栅极线之间的一条或多条所述栅极线。

在本申请的显示面板中，所述显示面板还包括位于所述显示区的多条数据线以及多个像素电极；

所述栅极线与所述像素电极电性连接，所述数据线与所述像素电极电性连接。

本申请的有益效果：本申请提供一种显示面板，所述显示面板包括：位于所述显示区的多条栅极线、位于所述栅极驱动电路区且与所述栅极线电性连接的栅极驱动电路、以及位于所述时钟信号线区的第一时钟信号线组和第二时钟信号线组，所述第一时钟信号线组包括第一主线和第二主线，所述第二时钟信号线组包括第一副线和第二副线，所述第一主线、所述第二主线、所述第一副线和所述第二副线均与所述栅极驱动电路电性连接，所述第二副线位于所述第一主线和所述第二主线之间，所述第一副线位于所述第二主线的远离所述第二副线的一侧，所述第一主线和所述第一副线传输的时钟信号相同，所述第二主线和所述第二副线传输的时钟信号相同。本申请通过设置交叉排列的第一时钟信号线组和第二时钟信号线组，并使第一主线和第一副线传输的时钟信号相同，第二主线和第二副线传输的时钟信号相同，便于栅极驱动电路的一级驱动单元在连接第二主线后，下一级驱动单元就近连接第一副线，由于第二主线与第一副线相邻近，因此改善或消除了显示面板在显示状态下出现的周期性水平密集线。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1是本申请实施例提供的第一种显示面板的局部透视图。

图2是本申请实施例提供的第二种显示面板的局部透视图。

图3是本申请实施例提供的第三种显示面板的局部透视图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供一种显示面板，所述显示面板包括显示区、位于所述显示区一侧的栅极驱动走线区、以及位于所述栅极驱动走线区的远离所述显示区一侧的时钟信号线区；所述显示面板包括：位于所述显示区的多条栅极线、位于所述栅极驱动电路区且与所述栅极线电性连接的栅极驱动电路、以及位于所述时钟信号线区的第一时钟信号线组和第二时钟信号线组，所述第一时钟信号线组包括第一主线和第二主线，所述第二时钟信号线组包括第一副线和第二副线，所述第一主线、所述第二主线、所述第一副线和所述第二副线均与所述栅极驱动电路电性连接，所述第二副线位于所述第一主线和所述第二主线之间，所述第一副线位于所述第二主线的远离所述第二副线的一侧，所述第一主线和所述第一副线传输的时钟信号相同，所述第二主线和所述第二副线传输的时钟信号相同。本申请实施例提供的显示面板，通过设置交叉排列的第一时钟信号线组和第二时钟信号线组，并使第一主线和第一副线传输的时钟信号相同，第二主线和第二副线传输的时钟信号相同，便于栅极驱动电路的一级驱动单元在连接第二主线后，下一级驱动单元就近连接第一副线，由于第二主线与第一副线相邻近，因此缓解了显示面板在显示状态下出现周期性的水平密集线的问题。

下面结合附图对本申请实施例提供的显示面板的相关技术特征进行说明。

在一种实施例中，请参阅图1，图1是本申请实施例提供的第一种显示面板的局部透视图。所述显示面板包括显示区10、位于所述显示区10一侧的栅极驱动走线区20、以及位于所述栅极驱动走线区20的远离所述显示区10一侧的时钟信号线区30。

在所述显示区10内，所述显示面板包括多条栅极线、多条数据线12和多个像素电极13，所述栅极线和所述数据线12分别通过一个或多个薄膜晶体管与所述像素电极13电性连接。所述栅极线向薄膜晶体管的栅极提供控制信号，进而控制所述数据线12与所述像素电极13是否连通；所述数据线12向所述像素电极13提供数据信号，使得所述像素电极13产生特定电场。

多条所述栅极线包括第一栅极线111、第二栅极线112、第三栅极线113和第四栅极线114，所述第二栅极线112位于所述第一栅极线111和所述第三栅极线113之间，所述第四栅极线114位于所述第三栅极线113的远离所述第二栅极线112的一侧。可选地，所述第一栅极线111、所述第二栅极线112、所述第三栅极线113和所述第四栅极线114可以依次相邻，也可以不相邻。

在所述栅极驱动电路区20内，所述显示面板包括栅极驱动电路200，所述栅极驱动电路200与所述栅极线电性连接，用于向所述栅极线提供栅极信号。所述栅极驱动电路200包括依次电性连接的多个驱动单元，每个所述驱动单元的输出端电性连接一条所述栅极线。

具体地，所述栅极驱动电路200包括：与所述第一栅极线111电性连接的第一驱动单元201、与所述第二栅极线112电性连接的第二驱动单元202、与所述第三栅极线113电性连接的第三驱动单元203、以及与所述第四栅极线114电性连接的第四驱动单元204。所述第二驱动单元202位于所述第一驱动单元201与所述第三驱动单元203之间，所述第四驱动单元204位于所述第三驱动单元203的远离所述第二驱动单元202的一侧。

可选地，所述第一驱动单元201、所述第二驱动单元202、所述第三驱动单元203和所述第四驱动单元204可以是依次相邻连接的驱动单元，也可以是不相邻的驱动单元，例如，所述第一驱动单元201和所述第二驱动单元202之间还可以设置有更多驱动单元。

在所述时钟信号线区30内，所述显示面板包括第一时钟信号线组和第二时钟信号线组；所述第一时钟信号线组包括第一主线311和第二主线312，所述第二时钟信号线组包括第一副线321和第二副线322；所述第一主线311通过第一主连接线F1与所述第一驱动单元201电性连接，所述第二主线312通过第二主连接线F2与所述第二驱动单元202电性连接，所述第一副线321通过所述第一副连接线S1与所述第三驱动单元203电性连接，所述第二副线322通过所述第二副连接线S2与所述第四驱动单元204电性连接。

所述第二副线322位于所述第一主线311和所述第二主线312之间，所述第一副线321位于所述第二主线312的远离所述第二副线322的一侧；且所述第一主线311和所述第一副线321传输的时钟信号相同，所述第二主线312和所述第二副线322传输的时钟信号相同。

本实施例通过设置交叉排列的第一时钟信号线组和第二时钟信号线组，并使第一主线311和第一副线321传输的时钟信号相同，第二主线312和第二副线322传输的时钟信号相同，便于所述第二驱动单元202电性连接第二主线312，所述第三驱动单元203电性连接第一副线321，实现时钟信号对应驱动单元的循环输入；并且由于第二主线312与第一副线321相邻近，使得第二主连接线F2所跨越的时钟信号线的数量与第一副连接线S1所跨越的时钟信号线的数量相接近，且第二主连接线F2的长度与第一副连接线S1的长度相近，因此缓解了显示面板在显示状态下出现周期性的水平密集线的问题。

进一步地，所述第一副线321位于所述第二主线312与所述栅极驱动电路200之间；所述第一副连接线S1的长度小于所述第二主连接线F2的长度，所述第二主连接线F2的长度小于所述第二副连接线S2的长度，所述第二副连接线S2的长度小于所述第一主连接线F1的长度。

可选地，所述第二主线312与所述第一副线321相邻排列，所述第一主线311与所述第二副线322相邻排列；与之对应地，所述第二主连接线F2与所述第一副连接线S1相邻排列。

可选地，所述第一主线311与所述第二副线322之间还可以设置有一条或多条时钟信号线，所述第二主线312与所述第一副线321之间也可以设置有的一条或多条时钟信号线。

在另一种实施例中，请参阅图2，图2是本申请实施例提供的第二种显示面板的局部透视图。可以理解，本实施例提供的显示面板与上述实施例记载的显示面板具有相同或相似的特征，对于上述实施例的相关记载同样适用于本实施例。

在本实施例中，所述显示面板包括显示区10、位于所述显示区10一侧的栅极驱动走线区20、以及位于所述栅极驱动走线区20的远离所述显示区10一侧的时钟信号线区30。

在所述显示区10内，所述显示面板包括多条栅极线、多条数据线12和多个像素电极13，所述栅极线和所述数据线12分别通过一个或多个薄膜晶体管与所述像素电极13电性连接。多条所述栅极线包括依次相邻排列的第一栅极线111、第二栅极线112、第三栅极线113、第四栅极线114、第五栅极线115、第六栅极线116、第七栅极线117和第八栅极线118。

在所述栅极驱动电路区20内，所述显示面板包括栅极驱动电路200，所述栅极驱动电路200；所述栅极驱动电路200包括：与所述第一栅极线111电性连接的第一驱动单元201、与所述第二栅极线112电性连接的第二驱动单元202、与所述第三栅极线113电性连接的第三驱动单元203、与所述第四栅极线114电性连接的第四驱动单元204、与所述第五栅极线115电性连接的第五驱动单元205、与所述第六栅极线116电性连接的第六驱动单元206、与所述第七栅极线117电性连接的第七驱动单元207、以及与所述第八栅极线118电性连接的第八驱动单元208。所述第一驱动单元201、所述第二驱动单元202、所述第三驱动单元203、所述第四驱动单元204、所述第五驱动单元205、所述第六驱动单元206、所述第七驱动单元207和所述第八驱动单元208依次顺序排列。

在所述时钟信号线区30内，所述显示面板包括第一时钟信号线组和第二时钟信号线组；所述第一时钟信号线组包括第一主线311、第二主线312、第三主线313和第四主线314；所述第二时钟信号线组包括第一副线321、第二副线322、第三副线323和第四副线324；第一主线311、第四副线324、第二主线312、第三副线323、第三主线313、第二副线322、第四主线314和第一副线321依次并行排列；所述第一副线321位于所述第四主线314与所述栅极驱动电路200之间。

所述第一主线311通过第一主连接线F1与所述第一驱动单元201电性连接，所述第二主线312通过第二主连接线F2与所述第二驱动单元202电性连接，所述第三主线313通过第三主连接线F3与所述第三驱动单元203电性连接，所述第四主线314通过第四主连接线F4与所述第四驱动单元204电性连接；所述第一副线321通过所述第一副连接线S1与所述第五驱动单元205电性连接，所述第二副线322通过所述第二副连接线S2与所述第六驱动单元206电性连接，所述第三副线323通过所述第三副连接线S3与所述第七驱动单元207电性连接，所述第四副线324通过所述第四副连接线S4与所述第八驱动单元208电性连接。

所述第一主连接线F1、所述第二主连接线F2、所述第三主连接线F3、所述第四主连接线F4、所述第一副连接线S1、所述第二副连接线S2、所述第三副连接线S3和所述第四副连接线S4依次并排排列。

所述第一主线311和所述第一副线321传输的时钟信号相同，所述第二主线312和所述第二副线322传输的时钟信号相同，所述第三主线313和所述第三副线323传输的时钟信号相同，所述第四主线314和所述第四副线324传输的时钟信号相同。

可以理解，由于所述第一副线321与所述第四主线314相邻近，所述第四主线314连接至所述第四驱动单元204需要跨越的时钟信号线的数量为1，所述第一副线321连接至所述第五驱动单元205需要跨越的时钟信号线的数量为0，且所述第四主连接线F4的长度与所述第一副连接线S1的长度相接近，因此，本实施例可以有效缓解所述第四栅极线114对应的显示区域与所述第五栅极线115对应的显示区域显示亮度差异大的问题，缓解或消除显示面板在显示状态下出现的周期性水平密集线。

在另一种实施例中，请参阅图3，图3是本申请实施例提供的第三种显示面板的局部透视图。可以理解，本实施例提供的显示面板与上述实施例记载的显示面板具有相同或相似的特征，对于上述实施例的相关记载同样适用于本实施例。

在本实施例中，所述显示面板包括显示区10、位于所述显示区10一侧的栅极驱动走线区20、以及位于所述栅极驱动走线区20的远离所述显示区10一侧的时钟信号线区30。

在所述显示区10内，所述显示面板包括多条栅极线、多条数据线12和多个像素电极13，所述栅极线和所述数据线12分别通过一个或多个薄膜晶体管与所述像素电极13电性连接。多条所述栅极线包括第一栅极线111和第十六栅极线1116，在所述第一栅极线111与所述第十六栅极线1116之间还分布有一次并行排列的其它十四条栅极线。

在所述栅极驱动电路区20内，所述显示面板包括栅极驱动电路200，所述栅极驱动电路200包括：与所述第一栅极线111电性连接的第一驱动单元201、与所述第十六栅极线1116电性连接的第十六驱动单元216；并且在所述第一驱动单元201与所述第十六驱动单元216之间还依次分布有第二驱动单元、第三驱动单元、第四驱动单元、第五驱动单元、第六驱动单元、第七驱动单元、第八驱动单元、第九驱动单元、第十驱动单元、第十一驱动单元、第十二驱动单元、第十三驱动单元、第十四驱动单元和第十五驱动单元(图中未示出)，每一个驱动单元分别与一个对应的栅极线电性连接。

在所述时钟信号线区30内，所述显示面板包括第一时钟信号线组和第二时钟信号线组；所述第一时钟信号线组包括第一主线311、第二主线312、第三主线313、第四主线314、第五主线315、第六主线316、第七主线317和第八主线318；所述第二时钟信号线组包括第一副线321、第二副线322、第三副线323、第四副线324、第五副线325、第六副线326、第七副线327和第八副线328。第一主线311、第八副线328、第二主线312、第七副线327、第三主线313、第六副线326、第四主线314、所述第五副线325、所述第五主线315、所述第四副线324、所述第六主线316、所述第三副线323、所述第七主线317、所述第二副线322、所述第八主线318和所述第一副线321依次并行排列；所述第一副线321位于所述第八主线318与所述栅极驱动电路200之间。

所述第一主线311通过第一主连接线F1与所述第一驱动单元201电性连接，所述第二主线312通过第二主连接线F2与所述第二驱动单元202电性连接，所述第三主线313通过第三主连接线F3与所述第三驱动单元203电性连接，所述第四主线314通过第四主连接线F4与所述第四驱动单元204电性连接；所述第一副线321通过所述第一副连接线S1与所述第五驱动单元205电性连接，所述第二副线322通过所述第二副连接线S2与所述第六驱动单元206电性连接，所述第三副线323通过所述第三副连接线S3与所述第七驱动单元207电性连接，所述第四副线324通过所述第四副连接线S4与所述第八驱动单元208电性连接。

所述第一主线311通过第一主连接线F1与所述第一驱动单元201电性连接，所述第二主线312通过第二主连接线F2与所述第二驱动单元电性连接，所述第三主线313通过第三主连接线F3与所述第三驱动单元电性连接，所述第四主线314通过第四主连接线F4与所述第四驱动单元电性连接，所述第五主线315通过第五主连接线F5与所述第五驱动单元电性连接，所述第六主线316通过第六主连接线F6与所述第六驱动单元电性连接，所述第七主线317通过第七主连接线F7与所述第七驱动单元电性连接，所述第八主线318通过第八主连接线F8与所述第八驱动单元电性连接。

所述第一副线321通过所述第一副连接线S1与所述第九驱动单元电性连接，所述第二副线322通过所述第二副连接线S2与所述第十驱动单元电性连接，所述第三副线323通过所述第三副连接线S3与所述第十一驱动单元电性连接，所述第四副线324通过所述第四副连接线S4与所述第十二驱动单元电性连接，所述第五副线325通过所述第五副连接线S5与所述第十三驱动单元电性连接，所述第六副线326通过所述第六副连接线S6与所述第十四驱动单元电性连接，所述第七副线327通过所述第七副连接线S7与所述第十五驱动单元电性连接，所述第八副线328通过所述第八副连接线S8与所述第十六驱动单元216电性连接。

所述第一主连接线F1、所述第二主连接线F2、所述第三主连接线F3、所述第四主连接线F4、所述第五主连接线F5、所述第六主连接线F6、所述第七主连接线F7、所述第八主连接线F8、所述第一副连接线S1、所述第二副连接线S2、所述第三副连接线S3、所述第四副连接线S4、所述第五副连接线S5、所述第六副连接线S6、所述第七副连接线S7和所述第八副连接线S8依次并排排列。

所述第一主线311和所述第一副线321传输的时钟信号相同，所述第二主线312和所述第二副线322传输的时钟信号相同，所述第三主线313和所述第三副线323传输的时钟信号相同，所述第四主线314和所述第四副线324传输的时钟信号相同，所述第五主线315和所述第五副线325传输的时钟信号相同，所述第六主线316和所述第六副线326传输的时钟信号相同，所述第七主线317和所述第七副线327传输的时钟信号相同，所述第八主线318和所述第八副线328传输的时钟信号相同。

可以理解，由于所述第一副线321与所述第八主线318相邻近，所述第八主线318连接至所述第八驱动单元需要跨越的时钟信号线的数量为1，所述第一副线321连接至所述第九驱动单元需要跨越的时钟信号线的数量为0，且所述第八主连接线F8的长度与所述第一副连接线S1的长度相接近，因此，本实施例可以缓解或消除显示面板在显示状态下出现的周期性水平密集线。

需要说明的是，虽然本申请以具体实施例揭露如上，但上述实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种显示面板，其特征在于，包括显示区、位于所述显示区一侧的栅极驱动走线区、以及位于所述栅极驱动走线区的远离所述显示区一侧的时钟信号线区；所述显示面板包括：

位于所述显示区的多条栅极线；

位于所述栅极驱动电路区的栅极驱动电路，所述栅极驱动电路与所述栅极线电性连接；以及

位于所述时钟信号线区的第一时钟信号线组和第二时钟信号线组，所述第一时钟信号线组包括第一主线和第二主线，所述第二时钟信号线组包括第一副线和第二副线，所述第一主线、所述第二主线、所述第一副线和所述第二副线均与所述栅极驱动电路电性连接；

所述第二副线位于所述第一主线和所述第二主线之间，所述第一副线位于所述第二主线的远离所述第二副线的一侧；所述第一主线和所述第一副线传输的时钟信号相同，所述第二主线和所述第二副线传输的时钟信号相同。

2.根据权利要求1所述的显示面板，其特征在于，所述第一副线位于所述第二主线与所述栅极驱动电路之间。

3.根据权利要求2所述的显示面板，其特征在于，所述第一主线通过第一主连接线与所述栅极驱动电路电性连接，所述第二主线通过第二主连接线与所述栅极驱动电路电性连接，所述第一副线通过第一副连接线与所述栅极驱动电路电性连接，所述第二副线通过第二副连接线与所述栅极驱动电路电性连接；

所述第二主连接线位于所述第一主连接线与所述第一副连接线之间，所述第二副连接线位于所述第一副连接线的远离所述第二主连接线的一侧。

4.根据权利要求3所述的显示面板，其特征在于，所述第一副连接线的长度小于所述第二主连接线的长度，所述第二主连接线的长度小于所述第二副连接线的长度，所述第二副连接线的长度小于所述第一主连接线的长度。

5.根据权利要求4所述的显示面板，其特征在于，多条所述栅极线包括：第一栅极线、第二栅极线、第三栅极线和第四栅极线，所述第二栅极线位于所述第一栅极线和所述第三栅极线之间，所述第四栅极线位于所述第三栅极线的远离所述第二栅极线的一侧；

所述栅极驱动电路包括：与所述第一栅极线电性连接的第一驱动单元、与所述第二栅极线电性连接的第二驱动单元、与所述第三栅极线电性连接的第三驱动单元、以及与所述第四栅极线电性连接的第四驱动单元；

所述第一主线通过第一主连接线与所述第一驱动单元电性连接，所述第二主线通过第二主连接线与所述第二驱动单元电性连接，所述第一副线通过所述第一副连接线与所述第三驱动单元电性连接，所述第二副线通过所述第二副连接线与所述第四驱动单元电性连接。

6.根据权利要求5所述的显示面板，其特征在于，所述第二主线与所述第一副线相邻排列，所述第一主线与所述第二副线相邻排列。

7.根据权利要求6所述的显示面板，其特征在于，所述第二主连接线与所述第一副连接线相邻排列，所述第二驱动单元与所述第三驱动单元相邻排列，所述第二栅极线与所述第三栅极线相邻排列。

8.根据权利要求5所述的显示面板，其特征在于，所述显示面板还包括：位于所述第一主线与所述第二副线之间的一条或多条时钟信号线，以及位于所述第二主线与所述第一副线之间的一条或多条时钟信号线。

9.根据权利要求8所述的显示面板，其特征在于，所述栅极驱动电路还包括位于所述第二驱动单元与所述第三驱动单元之间的一个或多个驱动单元；

所述显示面板还包括位于所述第二栅极线与所述第三栅极线之间的一条或多条所述栅极线。

10.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括位于所述显示区的多条数据线以及多个像素电极；

所述栅极线与所述像素电极电性连接，所述数据线与所述像素电极电性连接。

Images