CN114546901A - 存储装置及其操作方法 - Google Patents

存储装置及其操作方法 Download PDF

Info

Publication number
CN114546901A
CN114546901A CN202110746342.8A CN202110746342A CN114546901A CN 114546901 A CN114546901 A CN 114546901A CN 202110746342 A CN202110746342 A CN 202110746342A CN 114546901 A CN114546901 A CN 114546901A
Authority
CN
China
Prior art keywords
page
memory device
memory
result
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110746342.8A
Other languages
English (en)
Inventor
李承容
林義哲
金明瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114546901A publication Critical patent/CN114546901A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1621—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by maintaining request order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computational Linguistics (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Memory System (AREA)

Abstract

本公开涉及一种存储装置，该存储装置可以被设计为减少读取操作中的延迟。这种存储装置可以包括：存储器装置，包括多个页面，多个页面包括第一页面和不同于第一页面的第二页面，每个页面包括被配置为存储数据的多个存储器单元；以及存储器控制器，与存储器装置通信并用于将函数的、关于多个输入值的结果值顺序地存储在多个存储器单元中，并且控制存储器装置将结果值存储在第一页面的最后区域和第二页面的起始区域中。

Description

存储装置及其操作方法
相关申请的交叉引用
本专利文献要求于2020年11月26日提交的、申请号为10-2020-0161252的韩国专利申请的优先权和权益，该韩国专利申请通过引用全部并入本文。
技术领域
本专利文献中公开的技术和实施方式总体上涉及一种电子装置，更特别地，涉及一种存储装置及其操作方法。
背景技术
存储装置是指被配置为永久或临时存储数据的电子组件。每个存储装置可以包括一个或多个存储介质，以存储数据并且基于来自诸如计算机或智能电话的主机装置的请求而操作。存储装置可以包括用于存储数据的存储介质并且可以进一步包括用于控制该存储介质以存储或检索数据的存储器控制器。用作存储介质的存储器装置分类为易失性存储器装置和非易失性存储器装置。
易失性存储器装置可以仅在供应电力时存储数据。因此，这种易失性存储器装置在断电的情况下丢失其数据。易失性存储器装置可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
非易失性存储器装置可以在断电的情况下保持其数据。非易失性存储器装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦ROM(EEROM)、闪速存储器等。
发明内容
实施例提供一种能够减少读取操作中的延迟的存储装置以及该存储装置的操作方法。
根据所公开技术的一方面，提供一种存储装置，该存储装置包括：存储器装置，包括多个页面，多个页面包括第一页面和不同于第一页面的第二页面，每个页面包括被配置为存储数据的多个存储器单元；以及存储器控制器，与存储器装置通信并被配置为将函数的、关于多个输入值的结果值顺序地存储在多个存储器单元中，并且控制存储器装置将结果值存储在第一页面的最后区域和第二页面的起始区域中，并且其中第一页面的最后区域对应于在第一页面中最后存储数据的区域，第二页面的起始区域对应于在第二页面中最先存储数据的区域。
根据所公开技术的另一方面，提供一种存储器控制器，该存储器控制器用于控制存储器装置，该存储器装置包括多个页面，每个页面包括多个存储器单元，该存储器控制器包括：存储器装置控制器，被配置为将函数的、关于多个输入值的结果值顺序地存储在多个存储器单元中，并且控制存储器装置将结果值存储在页面的最后区域和该页面之后的下一页面的区域中，其中该页面的最后区域对应于在该页面中最后存储数据的区域；以及计算控制器，被配置为通过使用结果值来计算函数的、关于目标输入值的结果值。
根据所公开技术的又一方面，提供一种存储装置，该存储装置包括：存储器装置，包括多个页面，每个页面包括被配置为存储数据的多个存储器单元；以及存储器控制器，与存储器装置通信并且被配置为将函数的、关于多个输入值的结果值顺序地存储在多个存储器单元中，并且控制存储器装置将一些结果值连续存储在两个连续页面中。
附图说明
现在将参照附图描述示例实施例。
图1是示出根据所公开技术的实施例的存储装置的示图。
图2是示出根据所公开技术的实施例的神经网络计算的示图。
图3是示出根据所公开技术的实施例的通过使用插值法来计算激活函数的结果值的示例的示图。
图4是示出根据所公开技术的实施例的查找表的示例的示图。
图5是示出根据所公开技术的实施例的查找表的另一示例的示图。
图6是示出根据所公开技术的实施例的计算激活函数的结果值的操作的示例的示图。
图7是示出根据所公开技术的实施例的计算激活函数的结果值的操作的另一示例的示图。
图8是示出根据所公开技术的实施例的存储装置的操作方法的示图。
图9是示出图1所示的存储器控制器的示图。
具体实施方式
本文中公开的特定结构或功能描述仅是说明性的，为了描述根据所公开技术的构思的实施例。根据所公开技术的构思的实施例可以以各种形式来实施，并且不应被解释为限于本文中阐述的实施例。
图1是示出根据所公开技术的实施例的存储装置的示图。
参照图1，存储装置50可以包括存储器装置100和控制存储器装置100的操作的存储器控制器200。存储装置50可以基于诸如以下的主机300的控制来存储数据：移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐系统。
存储装置50可以根据主机接口被制造为各种类型的存储装置中的任意一种，主机接口是主机300与存储装置50之间的通信接口。例如，存储装置50可以使用诸如以下的各种类型的存储装置中的任意一种来实施：固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)、微型MMC(micro-MMC)、安全数字(SD)卡、迷你SD卡、微型SD卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡(SMC)、记忆棒等。
存储装置50可以被制造为各种封装类型中的任意一种。例如，存储装置50可以被制造为诸如以下的各种封装类型中的任意一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)或者晶圆级堆叠封装(WSP)。
存储器装置100可以存储数据。存储器装置100可以基于存储器控制器200的控制而操作。存储器装置100可以包括存储器单元阵列(未示出)，该存储器单元阵列包括用于存储数据的多个存储器单元。
存储器装置100可以包括用于存储数据的多个存储库(bank)。多个存储库中的每一个可以包括存储器单元阵列(未示出)，该存储器单元阵列包括多个存储器单元。
存储器单元中的每一个可以被配置为存储一个数据位的单层单元(SLC)、存储两个数据位的多层单元(MLC)、存储三个数据位的三层单元(TLC)或存储四个数据位的四层单元(QLC)。
存储器单元阵列(未示出)可以包括多个存储块。每个存储块可以包括多个存储器单元。一个存储块可以包括多个页面，每个页面对应于多个存储器单元。在实施例中，可以基于页面执行将数据存储在存储器装置100中或读取存储器装置100中存储的数据的操作。可以基于存储块来执行擦除操作。
在实施例中，存储器装置100可以是易失性存储器装置。例如，存储器装置100可以是诸如以下的易失性随机存取存储器：动态随机存取存储器(DRAM)、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、LPDDR SDRAM、LPDDR2 SDRAM或LPDDR3SDRAM。
在实施例中，存储器装置100可以是非易失性存储器装置。例如，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、第四代低功耗双倍数据速率(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功耗DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移扭矩随机存取存储器(STT-RAM)等。
在本专利文献中，可以假定存储器装置100是DRAM来解释一些实施方式，但是其他实施方式也是可以的。
存储器装置100可以从存储器控制器200接收命令CMD和地址ADDR，并且访问存储器单元阵列中的由地址ADDR选择的区域。存储器装置100可以对由地址ADDR选择的区域执行由命令CMD指示的操作。例如，存储器装置100可以执行写入操作(编程操作)、读取操作和/或擦除操作。在编程操作中，存储器装置100可以将数据编程在由地址ADDR选择的分区中。在读取操作中，存储器装置100可以从由地址ADDR选择的分区读取数据。在擦除操作中，存储器装置100可以擦除由地址ADDR选择的分区中存储的数据。
存储器控制器200可以控制存储装置50的整体操作。
当向存储装置50施加电力时，存储器控制器200可以运行固件(FW)。
在实施例中，存储器控制器200可以从主机300接收数据和逻辑块地址(LBA)，并且将LBA转换为物理块地址(PBA)，物理块地址(PBA)代表存储器装置100中包括的将要存储数据的存储器单元的地址。在本说明书中，可以以相同的含义来使用LBA和“逻辑地址”或“逻辑的地址”。在本专利文献中，可以以相同的含义来使用PBA和“物理地址”。
存储器控制器200可以响应于来自主机300的请求而控制存储器装置100执行编程操作、读取操作、擦除操作等。在编程操作中，存储器控制器200可以向存储器装置100提供编程命令、PBA和数据。在读取操作中，存储器控制器200可以向存储器装置100提供读取命令和PBA。在擦除操作中，存储器控制器200可以向存储器装置100提供擦除命令和PBA。
在实施例中，存储器控制器200可以控制至少两个存储器装置100。存储器控制器200可以根据交错技术来控制存储器装置以便提高操作性能。交错技术可以是用于控制对至少两个存储器装置100的操作以彼此重叠的方法。
在实施例中，存储器控制器200可以包括存储器装置控制器210和计算控制器220。
存储器装置控制器210可以基于主机300的请求来控制存储器装置100。
在实施例中，存储器装置控制器210可以控制存储器装置100将函数结果查找表存储在多个页面中。存储器装置控制器210可以控制存储器装置100从多个页面读取函数结果查找表中包括的结果值。函数结果查找表可以包括函数的、关于多个输入值的结果值。在实施例中，输入值可以是连续值。在一个示例中，函数可以是神经网络的激活函数，但其他实施方式也是可以的。因此，函数可以是各种函数中的任意一种。
在实施例中，存储器装置控制器210可以控制存储器装置100将函数的、关于多个输入值的结果值顺序地存储在多个存储器单元中。在一些实施方式中，存储器装置控制器210可以控制存储器装置100从多个存储器单元读取函数的结果值。
在实施例中，存储器装置控制器210可以控制存储器装置100将一些结果值存储在两个连续页面中。
例如，存储器装置控制器210可以控制存储器装置100存储在页面的最后区域中以及下一页面的区域中存储的结果值。例如，存储器装置控制器210可以控制存储器装置100存储多个页面中的每一个的最后区域中和多个页面中的每一个的下一页面的起始区域中存储的结果值。在实施例中，多个页面中的每一个的最后区域和起始区域中的每一个可以包括至少一个存储器单元。例如，当数据顺序地存储在页面中的存储器单元中时，最后的位置中存储的数据被存储在页面的最后区域中。当数据顺序地存储在页面中的存储器单元中时，最先的位置中存储的数据被存储在页面的起始区域中。因此，当将数据顺序地存储到页面时，页面的最后区域对应于在最后的位置中存储相应数据的区域，而页面的起始区域对应于在最先的位置中存储相应数据的区域。
在实施例中，存储器装置控制器210可以确定代表多个页面中存储的结果值之中的、与目标输入值相对应的至少两个结果值的位置的地址。目标输入值可以是用于获取函数的结果值的目标值。例如，可以通过使用从主机300提供的输入数据、与输入数据相对应的权重和偏差来计算目标输入值。在实施例中，权重和偏差通过使用学习数据集预先学习包括存储装置50的学习模型来获取，并且可以是存储装置50内的存储器装置100中存储的信息。
在一些实施方式中，存储器装置控制器210可以控制存储器装置100从多个页面之中的、与所确定的地址相对应的页面读取与目标输入值相对应的至少两个结果值。与所确定的地址相对应的页面可以是存储与目标输入值相对应的至少两个结果值的页面。另外，至少两个结果值可以是顺序地存储在相应页面中的结果值。存储器装置控制器210可以向计算控制器220提供所读取的至少两个结果值。
计算控制器220可以在构成神经网络的一个或多个层中执行神经网络计算。例如，计算控制器220可以通过使用输入数据、与输入数据相对应的权重以及偏差来执行加权和计算。而且，计算控制器220可以通过对激活函数执行计算来计算关于特定输入值的结果值。根据激活函数的结果值，可以激活或可以不激活每一层中包括的节点。
在实施例中，计算控制器220可以通过使用函数结果查找表来计算函数的、关于目标输入值的结果值。具体地，计算控制器220可以通过使用存储器装置100中存储的结果值来计算函数的、关于目标输入值的结果值。例如，计算控制器220可以通过使用从存储器装置100读取的至少两个结果值来计算函数的、关于目标输入值的结果值。
主机300可以使用诸如以下的各种通信方式中的至少一种来与存储装置50通信：通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)以及低负载DIMM(LRDIMM)。
图2是示出根据所公开技术的实施例的神经网络计算的示图。
图2可以是示出例如在循环神经网络(RNN)的层中执行的神经网络计算的示图。
参照图2，存储装置50可以执行神经网络计算。在实施例中，存储装置50可以被配置为例如存储器处理器(PIM)存储装置。
在实施例中，计算控制器220可以计算具有各自的权重Wxh和Whh的、从主机300提供的输入数据Xt和在前一层中计算的状态数据ht-1。例如，计算控制器220可以通过使用乘累加(mac)计算来执行输入数据Xt和权重Wxh的计算，并且执行状态数据ht-1和权重Whh的计算。而且，计算控制器220可以使用输入数据Xt、状态数据ht-1、权重Wxh和Whh以及偏差bh来执行计算结果的逐元素相加计算。
在实施例中，计算控制器220可以通过将逐元素相加计算的结果值用作输入值来计算激活函数的结果值。例如，计算控制器220可以通过使用函数结果查找表来计算激活函数的、关于输入值的结果值。具体地，计算控制器220可以通过使用存储器装置100中存储的结果值来计算激活函数的、关于输入值的结果值。函数结果查找表可以包括激活函数的、关于多个输入值的结果值。在实施例中，输入值可以是连续值。函数结果查找表可以由主机300、存储装置50或另一计算装置生成。函数结果查找表可以由存储器装置100存储。在实施例中，计算控制器220计算的激活函数的结果值可以是当前层的状态数据ht。可以将状态数据ht传送到下一层以用于下一层的神经网络计算。
在实施例中，计算控制器220可以执行状态数据ht和权重Why的mac计算。而且，计算控制器220可以通过执行mac计算的结果值和偏差by的逐元素相加计算来计算输出数据yt。输出数据yt可以是当前层的输出值。可以向主机300提供输出数据yt。
图3是示出根据所公开技术的实施例的通过使用插值法来计算激活函数的结果值的示例的示图。
图3所示的图形的横轴代表变量，图形的纵轴代表激活函数的、关于变量的结果值。
参照图3描述的插值法可以是例如线性插值法。然而，所公开技术的实施例中使用的插值法不限于线性插值法，并且还可以包括除线性插值法之外的各种插值法。
激活函数可以包括具有高计算负荷的计算，诸如索引变量计算和三角函数计算。诸如加速器和图形处理单元(GPU)的装置通过使用算术逻辑单元(ALU)执行对激活函数的计算。然而，由于空间和功率限制，PIM存储装置难以使用ALU，因此可以通过使用查找表来执行激活函数的计算。
在实施例中，计算控制器220可以通过使用插值法来计算函数的、关于目标输入值的结果值，目标输入值来自从存储器装置1000读取的至少两个结果值。
例如，可以使用插值法将激活函数的、关于目标输入值x的结果值f(x)估计为激活值的结果值f’(x)。因此，计算控制器220可以通过使用函数结果查找表中包括的结果值之中的、与目标输入值x相对应的两个结果值f(A)和f(A+1)来计算函数的、关于目标输入值x的结果值f’(x)。
例如，可以通过使用以下等式1来计算函数的、关于目标输入值x的结果值f’(x)。
等式1
Figure BDA0003142964420000101
在等式1中，A和A+1表示分别与两个结果值f(A)和f(A+1)相对应的输入值。在实施例中，输入值A和A+1可以是用于生成函数结果查找表的多个输入值之中的、与目标输入值x相邻的输入值。
如上所述，需要至少两个结果值以通过使用函数结果查找表来计算函数的结果值。当至少两个结果值中的每一个存储在单独的页面中时，存储装置50将执行至少两次读取操作。
因此，根据所公开技术的实施例，多个页面之中的第一页面的最后区域中存储的结果值重复存储在多个页面之中的不同于第一页面的第二页面的起始区域中，以便可以通过一次读取操作来计算激活函数的结果值。因此，存储装置50可以根据读取操作来减少延迟。
图4是示出根据所公开技术的实施例的查找表的示例的示图。
图4可以示出存储器装置中包括的多个存储库之中的任意一个存储库Bank。
参照图4，存储器装置100可以存储函数结果查找表LUT。例如，函数结果查找表LUT可以存储在存储库Bank中包括的多个页面中的一些页面中。在一些实施方式中，函数结果查找表LUT中包括的结果值可以存储在多个页面中包括的多个存储器单元中。在实施例中，函数结果查找表LUT可以是激活函数的查找表。
在实施例中，多个页面中的每一个可以存储结果值，结果值的数量根据函数结果查找表LUT中包括的结果值之中的、待存储在多个页面的每一个中的数据的精度和大小而确定。例如，当待存储在每个页面中的数据的大小为1KB，并且精度为32位浮点时，一个页面中可以存储256个结果值。
另外，存储函数结果查找表的页面的数量可以根据函数结果查找表的大小而改变。例如，当函数结果查找表LUT中包括的结果值的数量为1001时，函数结果查找表LUT可以存储在Page 1至Page 4四个页面中。
在实施例中，存储器装置控制器210可以控制存储器装置100将函数的、关于多个输入值的结果值顺序地存储在多个页面中包括的多个存储器单元中。例如，当函数结果查找表LUT存储函数的、关于作为连续输入值的0至1000的结果值f(0)至f(1000)时，存储器装置控制器210可以控制存储器装置100按从与输入值0相对应的结果值f(0)到与输入值1000相对应的结果值f(1000)的顺序，将结果值存储在多个页面Page 1至Page 4中包括的多个存储器单元中。也就是说，当与结果值相对应的输入值越小时，存储结果的顺序可以越早。
在实施例中，存储器装置控制器210可以控制存储器装置100将多个页面之中的第一页面的最后区域中存储的结果值存储在多个页面之中的不同于第一页面的第二页面的起始区域中。在实施例中，第二页面可以是第一页面的下一页面。第一页面的最后区域和第二页面的起始区域中的每一个可以包括至少一个存储器单元。在一些实施方式中，第一页面的最后区域可以包括第一页面中包括的存储器单元之中的一个或多个存储器单元。第二页面的起始区域可以包括第二页面中包括的存储器单元之中的一个或多个存储器单元。
在实施例中，存储器装置控制器210可以控制存储器装置100将第一页面Page 1的最后区域中存储的结果值f(255)重复存储在第二页面Page 2的起始区域中。而且，存储器装置控制器210可以控制存储器装置100将第二页面Page 2的最后区域中存储的结果值f(510)重复存储在第三页面Page 3的起始区域中。而且，存储器装置控制器210可以控制存储器装置100将第三页面Page 3的最后区域中存储的结果值f(765)重复存储在第四页面Page 4的起始区域中。因此，存储函数结果查找表LUT的多个页面Page 1至Page 3中的每一个的最后区域中存储的结果值可以等于多个页面Page 1至Page 3的下一页面中的每一个的起始区域中存储的结果值。
图5是示出根据所公开技术的实施例的查找表的另一示例的示图。
参照图5，函数结果查找表LUT可以是激活函数的查找表。与图4所示的函数结果查找表相比，图5所示的函数结果查找表LUT示出已重复存储在两个连续页面中的结果值的数量为2个的情况。
在实施例中，存储器装置控制器210可以控制存储器装置100将函数的、关于多个输入值的结果值顺序地存储在多个页面中包括的多个存储器单元中。例如，当函数结果查找表LUT存储函数的、关于作为连续输入值的0至1000的结果值f(0)至f(1000)时，存储器装置控制器210可以控制存储器装置100按从与输入值0相对应的结果值f(0)到与输入值1000相对应的结果值f(1000)的顺序，将结果值存储在多个页面Page 1至Page 4中包括的多个存储器单元中。因此，当与结果值相对应的输入值越小时，存储结果的顺序可以越早。
在实施例中，存储器装置控制器210可以控制存储器装置100将多个页面的每一个中存储的结果值之中的连续存储的一些结果值存储在多个页面中的每一个的下一页面中。
在实施例中，存储器装置控制器210可以控制存储器装置100将第一页面Page 1中连续存储的结果值f(254)和f(255)重复存储在第二页面Page 2中。而且，存储器装置控制器210可以控制存储器装置100将第二页面Page 2中连续存储的结果值f(508)和f(509)重复存储在第三页面Page 3中。而且，存储器装置控制器210可以控制存储器装置100将第三页面Page 3中连续存储的结果值f(762)和f(763)重复存储在第四页面Page 4中。因此，函数结果查找表LUT中存储的多个页面Page 1至Page 3的每一个中存储的结果值中的一些可以等于多个页面Page 1至Page 3的下一页面Page 2至Page 4的每一个中存储的结果值中的一些。
在实施例中，多个页面中的每一个的下一页面中重复存储的结果值可以是具有在每个页面中以较晚顺序存储结果值的该较晚顺序的结果值。也就是说，重复存储的结果值可以是具有在每个页面中较大的相应的输入值的结果值。
同时，虽然在上述实施例中已经举例说明结果值顺序地存储在多个存储器单元中并且重复存储的结果值存储在下一页面的起始区域中的情况，但是所公开技术不必限于此。例如，存储器装置控制器210可以控制存储器装置100将结果值顺序地存储在多个存储器单元中并且将结果值随机地存储在每个页面中。而且，存储器装置控制器210可以控制存储器装置100不将重复存储的结果值存储在下一页面的起始区域中，而是随机存储重复存储的结果值。
而且，虽然在上述实施例中已经描述多个页面中重复存储的结果值的数量为2个的情况，但是所公开技术不必限于此。在一些实施例中，多个页面中重复存储的结果值的数量可以是2个或更多。
图6是示出根据所公开技术的实施例的计算激活函数的结果值的操作的示例的示图。
图6所示的函数结果查找表LUT可以是例如图4所示的函数结果查找表LUT。然而，参照图6描述的操作可以应用于图5所示的函数结果查找表LUT。
在实施例中，存储器装置控制器210可以根据主机300的请求来控制存储器装置100存储函数结果查找表LUT。存储器装置100可以将函数的结果值存储在多个存储器单元中。
在实施例中，计算控制器220可以通过使用函数结果查找表LUT来计算函数的、关于目标输入值(目标输入)的结果值。具体地，计算控制器220可以通过使用存储器装置100中存储的结果值来计算函数的、关于目标输入值(目标输入)的结果值。
在实施例中，计算控制器220可以通过使用从主机300提供的输入数据、与输入数据相对应的权重以及偏差来计算目标输入值(目标输入)。例如，计算控制器220可以通过采用使用输入数据、与输入数据相对应的权重以及偏差的加权和来计算目标输入值(目标输入)。接着，计算控制器220可以向存储器装置控制器210提供目标输入值(目标输入)。同时，在图6中，假定目标输入值(目标输入)是254.5。
在实施例中，存储器装置控制器210可以控制存储器装置100读取来自多个页面之中的任意一个页面的结果值之中的、与目标输入值(目标输入)相对应的至少两个结果值。与目标输入值(目标输入)相对应的至少两个结果值可以是用于计算函数的、关于目标输入值(目标输入)的结果值的结果值。而且，与目标输入值(目标输入)相对应的至少两个结果值可以是连续存储的结果值。在实施例中，该一个页面可以是多个页面之中的、与目标输入值(目标输入)相对应的至少两个结果值都存储在其中的页面。
在实施例中，存储器装置控制器210可以确定代表函数结果查找表LUT中包括的结果值之中的、与目标输入值(目标输入)相对应的至少两个结果值所存储的位置的地址。在实施例中，代表结果值所存储的位置的地址可以配置有符号位、整数位和小数位(fractionbit)。具体地，存储器装置控制器210可以根据目标输入值(目标输入)的大小来确定地址。例如，存储器装置控制器210可以确定与目标输入值(目标输入)相邻的输入值是254和255，并且确定与输入值254和255相对应的结果值f(254)和f(255)所存储的位置是第一页面Page 1。
在实施例中，存储器装置控制器210可以控制存储器装置100从多个页面之中的、与所确定的地址相对应的页面读取至少两个结果值。接着，存储器装置控制器210可以向存储器装置100提供与第一页面Page 1相对应的地址和针对第一页面Page 1的读取命令readcmd_Page1。存储器装置控制器210可以从存储器装置100接收读取数据read data_Page 1。读取数据read data_Page 1可以包括用于计算函数的、关于目标输入值(目标输入)的结果值的结果值f(254)和f(255)。存储器装置控制器210可以向计算控制器220提供读取数据read data_Page 1。
在实施例中，计算控制器220可以通过使用来自存储器装置100的至少两个结果值f(254)和f(255)来计算函数的、关于目标输入值(目标输入)的结果值。例如，计算控制器220可以通过使用插值法来计算函数的、关于目标输入值(目标输入)的结果值。具体地，计算控制器220可以通过将至少两个结果值f(254)和f(255)用作插值法的变量来计算函数的、关于目标输入值(目标输入)的结果值。
图7是示出根据所公开技术的实施例的计算激活函数的结果值的操作的另一示例的示图。
图7所示的函数结果查找表LUT可以是例如图4所示的函数结果查找表LUT。然而，参照图7描述的操作可以应用于图5所示的函数结果查找表LUT。
在实施例中，存储器装置控制器210可以根据主机300的请求来控制存储器装置100存储函数结果查找表LUT。存储器装置100可以将函数的结果值存储在多个存储器单元中。
在实施例中，计算控制器220可以通过使用函数结果查找表LUT来计算函数的、关于目标输入值(目标输入)的结果值。具体地，计算控制器220可以通过使用存储器装置100中存储的结果值来计算函数的、关于目标输入值(目标输入)的结果值。
在实施例中，计算控制器220可以通过使用从主机300提供的输入数据、与输入数据相对应的权重以及偏差来计算目标输入值(目标输入)。例如，计算控制器220可以通过采用使用输入数据、与输入数据相对应的权重以及偏差的加权和来计算目标输入值(目标输入)。接着，计算控制器220可以向存储器装置控制器210提供目标输入值(目标输入)。同时，在图7中，假定目标输入值(目标输入)是255.5。
在实施例中，存储器装置控制器210可以控制存储器装置100读取来自多个页面之中的任意一个页面的结果值之中的、与目标输入值(目标输入)相对应的至少两个结果值。与目标输入值(目标输入)相对应的至少两个结果值可以是用于计算函数的、关于目标输入值(目标输入)的结果值的结果值。而且，与目标输入值(目标输入)相对应的至少两个结果值可以是连续存储的结果值。在实施例中，该一个页面可以是多个页面之中的、与目标输入值(目标输入)相对应的至少两个结果值都存储在其中的页面。
在实施例中，存储器装置控制器210可以确定代表函数结果查找表LUT中包括的结果值之中的、与目标输入值(目标输入)相对应的至少两个结果值所存储的位置的地址。在实施例中，代表结果值所存储的位置的地址可以配置有符号位、整数位和小数位。在实施例中，当至少两个结果值之中首先存储的结果值存储在第一页面的最后区域中时，存储器装置控制器210可以控制存储器装置100从第二页面读取至少两个结果值。具体地，存储器装置控制器210可以根据目标输入值(目标输入)的大小来确定地址。例如，存储器装置控制器210可以确定与目标输入值(目标输入)相邻的输入值是255和256。由于在与输入值255和256相对应的结果值f(255)和f(256)之间的、与输入值255相对应的结果值f(255)存储在第一页面Page 1的最后区域中，因此存储器装置控制器210可以将存储与输入值255和256相对应的结果值f(255)和f(256)的位置确定为第二页面Page 2。
在实施例中，存储器装置控制器210可以控制存储器装置100从多个页面之中的、与所确定的地址相对应的页面读取至少两个结果值。接着，存储器装置控制器210可以向存储器装置100提供与第二页面Page 2相对应的地址和针对第二页面Page 2的读取命令readcmd_Page2。存储器装置控制器210可以接收从存储器装置100读取的数据read data_Page2。读取数据read data_Page 2可以包括用于计算函数的、关于目标输入值(目标输入)的结果值的结果值f(255)和f(256)。存储器装置控制器210可以向计算控制器220提供读取数据read data_Page 2。
在实施例中，计算控制器220可以通过使用来自存储器装置100的至少两个结果值f(255)和f(256)来计算函数的、关于目标输入值(目标输入)的结果值。例如，计算控制器220可以通过使用插值法来计算函数的、关于目标输入值(目标输入)的结果值。具体地，计算控制器220可以通过将至少两个结果值f(255)和f(256)用作插值法的变量来计算函数的、关于目标输入值(目标输入)的结果值。
因此，在所公开技术的实施例中，多个页面之中的第一页面的最后区域中存储的结果值重复存储在多个页面之中的不同于第一页面的第二页面的起始区域中，以便可以通过一次读取操作来计算激活函数的结果值，从而减少读取操作的延迟。
图8是示出根据所公开技术的实施例的存储装置的操作方法的示图。
图8所示的操作方法可以由例如图1所示的存储装置50执行。
参照图8，在步骤S801中，存储装置50可以将函数的、关于多个输入值的结果值存储在多个存储器单元中。
存储装置50可以将函数结果查找表中包括的结果值顺序地存储在多个存储器单元中。而且，存储装置50可以将多个页面之中的第一页面的最后区域中存储的结果值重复存储在多个页面之中的不同于第一页面的第二页面的起始区域中。
在步骤S803中，存储装置50可以通过使用从主机300提供的输入数据、与输入数据相对应的权重以及偏差来计算目标输入值。
在步骤S805中，存储装置50可以确定代表结果值之中的、与目标输入值相对应的至少两个结果值所存储的位置的地址。
在步骤S807中，存储装置50可以从多个页面之中的、与所确定的地址相对应的页面读取至少两个结果值。
在步骤S809中，存储装置50可以通过使用至少两个结果值来计算函数的、关于目标输入值的结果值。
图9是示出图1所示的存储器控制器的示图。
参照图1和图9，存储器控制器200可以包括处理器230、RAM 240、错误校正电路250、ROM 260、主机接口270和存储器接口280。
处理器230可以控制存储器控制器200的整体操作。RAM 240可以用作存储器控制器200的缓冲存储器、高速缓存存储器和工作存储器等。
错误校正电路250可以执行错误校正。错误校正电路250可以基于待通过存储器接口280写入到存储器装置100的数据来执行ECC编码。经ECC编码的数据可以通过存储器接口280被传送到存储器装置100。错误校正电路250可以对通过存储器接口280从存储器装置100接收的数据执行ECC解码。示例性地，错误校正电路250可以作为存储器接口280的组件被包括在存储器接口280中。
ROM 260可以以固件的形式存储在存储器控制器200的操作中所需的各种信息。在示例中，图1所示的存储器装置控制器210和计算控制器220可以是ROM 260中存储的固件。
存储器控制器200可以通过主机接口270与外部装置(例如，主机300、应用处理器等)通信。
存储器控制器200可以通过存储器接口280与存储器装置100通信。存储器控制器200可以通过存储器接口280向存储器装置100传输命令、地址、控制信号等，并且接收数据。
根据所公开技术，可以提供一种能够减少读取操作中的延迟的存储装置以及该存储装置的操作方法。
尽管已经参照所公开技术的某些示例性实施例示出和描述了所公开技术，但是本领域技术人员将理解的是，在不脱离如所附权利要求及其等同方案所限定的所公开技术的思想和范围的情况下，可以在所公开技术中进行形式和细节上的各种改变。因此，所公开技术的范围不应限于上述示例性实施例，而应不仅由所附权利要求而且由其等同方案来确定。
在附图和说明书中仅已描述所公开技术的示例性实施例。可以基于本专利文献中描述或/和说明的内容对所公开的实施例和其他实施例进行各种修改和增强。

Claims (20)

1.一种存储装置，包括：
存储器装置，包括多个页面，所述多个页面包括第一页面和不同于所述第一页面的第二页面，每个页面包括存储数据的多个存储器单元；以及
存储器控制器，与所述存储器装置通信并将函数的、关于多个输入值的结果值顺序地存储在所述多个存储器单元中，并且控制所述存储器装置将结果值存储在所述第一页面的最后区域和所述第二页面的起始区域中，并且
其中所述第一页面的最后区域对应于在所述第一页面中最后存储数据的区域，所述第二页面的起始区域对应于在所述第二页面中最先存储数据的区域。
2.根据权利要求1所述的存储装置，其中所述函数是神经网络的激活函数。
3.根据权利要求1所述的存储装置，其中所述第一页面和所述第二页面是连续页面。
4.根据权利要求1所述的存储装置，其中所述第一页面的最后区域和所述第二页面的起始区域中的每一个包括至少一个存储器单元。
5.根据权利要求1所述的存储装置，其中所述存储器控制器包括：
存储器装置控制器，根据主机的请求将所述结果值存储在所述多个存储器单元中，并且控制所述存储器装置从所述多个存储器单元读取所述结果值；以及
计算控制器，通过使用所述结果值来计算所述函数的、关于目标输入值的结果值。
6.根据权利要求5所述的存储装置，其中所述计算控制器通过使用从所述主机提供的输入数据、与所述输入数据相对应的权重以及偏差来计算所述目标输入值。
7.根据权利要求5所述的存储装置，其中所述存储器装置控制器确定代表与所述目标输入值相对应的至少两个结果值所存储的位置的地址，并且控制所述存储器装置从与所确定的地址相对应的页面读取所述至少两个结果值。
8.根据权利要求7所述的存储装置，其中所述存储器装置控制器在所述至少两个结果值之中已经存储在第一位置的结果值存储在所述第一页面的最后区域的情况下，控制所述存储器装置从所述第二页面读取所述至少两个结果值。
9.根据权利要求7所述的存储装置，其中所述计算控制器通过使用所述至少两个结果值来计算所述函数的、关于所述目标输入值的结果值。
10.根据权利要求9所述的存储装置，其中所述计算控制器通过使用插值法来计算所述函数的、关于所述目标输入值的结果值。
11.根据权利要求1所述的存储装置，其中所述多个页面中的每一个存储基于待存储在所述多个页面的每一个中的数据的精度和大小而确定其数量的结果值。
12.一种存储器控制器，用于控制存储器装置，所述存储器装置包括多个页面，每个页面包括多个存储器单元，所述存储器控制器包括：
存储器装置控制器，将函数的、关于多个输入值的结果值顺序地存储在所述多个存储器单元中，并且控制所述存储器装置将结果值存储在页面的最后区域和所述页面之后的下一页面的区域中，其中所述页面的最后区域对应于在所述页面中最后存储数据的区域；以及
计算控制器，通过使用所述结果值来计算所述函数的、关于目标输入值的结果值。
13.根据权利要求12所述的存储器控制器，其中所述存储器装置控制器控制所述存储器装置将所述结果值存储在所述页面的最后区域和所述下一页面的起始区域中，其中所述下一页面的起始区域对应于在所述下一页面中最先存储数据的区域。
14.根据权利要求13所述的存储器控制器，其中所述页面的最后区域和所述下一页面的起始区域中的每一个包括至少一个存储器单元。
15.根据权利要求12所述的存储器控制器，其中所述存储器装置控制器确定代表与所述目标输入值相对应的至少两个结果值所存储的位置的地址，并且控制所述存储器装置从与所确定的地址相对应的页面读取所述至少两个结果值。
16.根据权利要求15所述的存储器控制器，其中所述计算控制器通过使用所述至少两个结果值来计算所述函数的、关于所述目标输入值的结果值。
17.一种存储装置，包括：
存储器装置，包括多个页面，每个页面包括存储数据的多个存储器单元；以及
存储器控制器，与所述存储器装置通信并将函数的、关于多个输入值的结果值顺序地存储在所述多个存储器单元中，并且控制所述存储器装置将一些结果值连续存储在两个连续页面中。
18.根据权利要求17所述的存储装置，其中所述存储器控制器包括：
存储器装置控制器，根据主机的请求将所述结果值存储在所述多个存储器单元中，并且控制所述存储器装置从所述多个存储器单元读取所述结果值；以及
计算控制器，通过使用所述结果值来计算所述函数的、关于目标输入值的结果值。
19.根据权利要求18所述的存储装置，其中所述存储器装置控制器控制所述存储器装置读取来自所述多个页面之中的任意一个页面的结果值之中的、与所述目标输入值相对应的至少两个结果值。
20.根据权利要求19所述的存储装置，其中所述计算控制器通过使用所述至少两个结果值来计算所述函数的、关于所述目标输入值的结果值。
CN202110746342.8A 2020-11-26 2021-07-01 存储装置及其操作方法 Withdrawn CN114546901A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0161252 2020-11-26
KR1020200161252A KR20220073306A (ko) 2020-11-26 2020-11-26 스토리지 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
CN114546901A true CN114546901A (zh) 2022-05-27

Family

ID=81657053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110746342.8A Withdrawn CN114546901A (zh) 2020-11-26 2021-07-01 存储装置及其操作方法

Country Status (3)

Country Link
US (1) US11734168B2 (zh)
KR (1) KR20220073306A (zh)
CN (1) CN114546901A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110252187A1 (en) * 2010-04-07 2011-10-13 Avigdor Segal System and method for operating a non-volatile memory including a portion operating as a single-level cell memory and a portion operating as a multi-level cell memory
KR101041837B1 (ko) 2010-04-09 2011-06-17 (주)다윈텍 파일저장 제어장치 및 방법
JP5983019B2 (ja) * 2012-05-17 2016-08-31 ソニー株式会社 制御装置、記憶装置、記憶制御方法
WO2017162129A1 (zh) 2016-03-21 2017-09-28 成都海存艾匹科技有限公司 含有三维存储阵列的集成神经处理器
CN109725936B (zh) * 2017-10-30 2022-08-26 上海寒武纪信息科技有限公司 扩展计算指令的实现方法以及相关产品
US12026604B2 (en) * 2019-11-11 2024-07-02 NextVPU (Shanghai) Co., Ltd. Memory pre-allocation for forward calculation in a neural network
EP3985573A1 (en) * 2020-10-13 2022-04-20 Imagination Technologies Limited Implementation of a neural network in multicore hardware
US11442666B2 (en) * 2020-11-17 2022-09-13 Western Digital Technologies, Inc. Storage system and dual-write programming method with reverse order for secondary block

Also Published As

Publication number Publication date
US20220164280A1 (en) 2022-05-26
US11734168B2 (en) 2023-08-22
KR20220073306A (ko) 2022-06-03

Similar Documents

Publication Publication Date Title
CN110083545B (zh) 数据存储装置及其操作方法
US11061763B2 (en) Memory controller, memory system and application processor comprising the memory controller
US9064603B1 (en) Semiconductor memory device and memory system including the same
US11599268B2 (en) Storage device and method of operating the same
US20240220272A1 (en) Reconfigurable processing-in-memory logic using look-up tables
CN114443507A (zh) 存储器系统及其操作方法
CN114077387A (zh) 存储装置及其操作方法
CN114078543A (zh) 存储器控制器及其操作方法
CN111752852A (zh) 数据存储装置及数据存储装置的操作方法
KR101799439B1 (ko) 메모리 시스템 및 이를 이용한 어드레스 맵핑 방법
CN114078541A (zh) 存储器控制器及其操作方法
CN111208937B (zh) 存储器控制器及其操作方法
US20200310981A1 (en) Controller, memory system and operating method thereof
US20220291872A1 (en) Storage device accessible on a cell-by-cell basis and method of operating the same
US20220197540A1 (en) Storage device and method of operating the same
US11586379B2 (en) Memory system and method of operating the same
US11734168B2 (en) Storage device and operating method thereof
CN114398295A (zh) 存储装置及其操作方法
US11494121B2 (en) Memory device for performing in-memory processing
US20230342070A1 (en) Configurable Arithmetic HW Accelerator
US20230251935A1 (en) Storage device for storing model checkpoints of recommendation deep-learning models
US20240177751A1 (en) Storage device and operating method thereof
TW202316273A (zh) 記憶體控制器及其操作方法
CN115469798A (zh) 存储装置及操作存储装置的方法
KR20240049864A (ko) 메모리 시스템 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220527

WW01 Invention patent application withdrawn after publication