CN114530178B - Nand芯片中写入块的读取方法、存储介质及设备 - Google Patents

Nand芯片中写入块的读取方法、存储介质及设备 Download PDF

Info

Publication number
CN114530178B
CN114530178B CN202111678305.4A CN202111678305A CN114530178B CN 114530178 B CN114530178 B CN 114530178B CN 202111678305 A CN202111678305 A CN 202111678305A CN 114530178 B CN114530178 B CN 114530178B
Authority
CN
China
Prior art keywords
block
read voltage
word line
write
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111678305.4A
Other languages
English (en)
Other versions
CN114530178A (zh
Inventor
刘刚
刘晓健
王嵩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Dera Technology Co Ltd
Original Assignee
Beijing Dera Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Dera Technology Co Ltd filed Critical Beijing Dera Technology Co Ltd
Priority to CN202111678305.4A priority Critical patent/CN114530178B/zh
Publication of CN114530178A publication Critical patent/CN114530178A/zh
Application granted granted Critical
Publication of CN114530178B publication Critical patent/CN114530178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种NAND芯片中写入块的读取方法、存储介质及设备，该方法包括：读取NAND芯片中写入块的数据时，获取所述写入块写入的字线数；根据所述字线数对所述写入块的默认读电压进行优化，得到所述写入块的优选读电压；根据所述优选读电压对所述写入块进行读取。本发明在读取NAND芯片中写入块Open Block的数据时，根据Open Block写入的字线数来自动优化该Open Block的读电压，用优化后的优选读电压去读取该Open Block，从而减小Open Block的失效位数，提高NAND芯片的读取效率。

Description

NAND芯片中写入块的读取方法、存储介质及设备
技术领域
本发明涉及数据存储技术领域，尤其涉及一种NAND芯片中写入块的读取方法、存储介质及设备。
背景技术
NAND Flash作为现如今主流的存储媒介，具有读写速度快，存储容量高以及功耗体积小重量轻等优点。NAND中存储单元以存储电荷量的多少来表征不同的存储态，NAND数据的读取是通过读电压来判别。以单位存储 (SLC：Single-Level Cell)为例，当存储单元的存储态低于读电压时，读电压施加在存储单元的栅极存储单元处于导通状态，则该存储单元记录的数据为“1”；相反当存储单元的存储态高于读电压时，读电压施加在存储单元的栅极存储单元处于关闭状态，则该存储单元记录的数据为“0”。NAND存储单元单位存储有两个储存态分别是擦除态E和编程态P；而单位存储用一个读电压R1施加于存储单元的栅极来判断存储单元的存储态是擦除态E还是编程态P。当存储单元读取的存储态和初始写入存储态不一致时，则该存储态被称为失效位。
NAND Flash以块(block)为擦除单位，页(page)为读写单位，NAND 在数据写入前会对写入的块做擦除动作，使该块的所有存储单元全部处于擦除态E，然后以页为基本操作单元，块为基本操作单元进行写入。当前块从低页到高页依次写入，当全部页写完后进入下一个块的写入。NAND中如果只有部分页被写入的块则被称为写入块Open Block，与openblock对应的是全部页都被写满的块，该块被称为完成块Close Block。Open Block在页平均失效位上显著高于Close Block。
目前针对NAND的默认读电压都是针对Close Block的阈值电压分布定义出来的，因此用同一默认读电压去读Open Block会有较多的失效位。当Open Block默认读电压的失效位超出主控的纠错能力，就进入NAND重读流程，进而增加Open Block的读取时间从而降低NAND的读取效率。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的NAND芯片中写入块的读取方法、存储介质及设备。
本发明的一个方面，提供了一种NAND芯片中写入块的读取方法，所述方法包括：
读取NAND芯片中写入块的数据时，获取所述写入块写入的字线数；
根据所述字线数对所述写入块的默认读电压进行优化，得到所述写入块的优选读电压；
根据所述优选读电压对所述写入块进行读取。
进一步地，所述根据所述字线数对所述写入块的默认读电压进行优化，得到所述写入块的优选读电压包括：
根据所述字线数采用预设的读电压补偿模型计算与所述字线数对应的读电压补偿值，所述读电压优化模型为根据训练数据拟合出的物理块写入不同字线数时的阈值电压和目标阈值电压的差值，与对应的写入的字线数之间的关系式，其中，所述目标阈值电压为物理块写满后成为完成块时对应的阈值电压；
根据所述读电压补偿值对默认读电压进行优化，得到所述写入块的优选读电压。
进一步地，在读取NAND芯片中写入块的数据时之前，所述方法还包括：
对测试物理块从写入WL0开始，逐层写入字线并记录测试物理块写入不同字线数时的阈值电压，直至写满当前测试物理块；
将测试物理块写满后成为完成块时对应的阈值电压作为目标阈值电压，分别计算出测试物理块写入不同字线数时的阈值电压与目标阈值电压的差值；
拟合所述差值和对应的写入的字线数之间的关系式，得到所述读电压补偿模型。
进一步地，所述根据所述字线数对所述写入块的默认读电压进行优化，得到所述写入块的优选读电压包括：
查找预设的读电压补偿值映射关系表，获取所述字线数所属的字线区域对应的读电压补偿值，所述读电压补偿值映射关系表中包括各个字线区域与读电压补偿值之间的对应关系；
根据所述读电压补偿值对默认读电压进行优化，得到所述写入块的优选读电压。
进一步地，所述在读取NAND芯片中写入块的数据时之前，所述方法还包括：
S31、将测试物理块的字线按顺序进行字线区域划分；
S32、对第一测试物理块的第一个字线区域进行写入，记录第一测试物理块的第一阈值电压，继续对第一测试物理块写入直至写满第一测试物理块，记录第一测试物理块的第二阈值电压，将第二阈值电压与第一阈值电压的差值作为第一个字线区域的读电压补偿值；
S33、对第二测试物理块的第一个字线区域和第二字线区域进行写入，记录第二测试物理块的第三阈值电压，继续对第二测试物理块写入直至写满第二测试物理块，记录第二测试物理块的第四阈值电压，将第四阈值电压与第三阈值电压的差值作为第二个字线区域的读电压补偿值；
S34、按照步骤S32～S33的方式获取各个字线区域的读电压补偿值；
S35、根据各个字线区域与读电压补偿值之间的对应关系构建读电压补偿值映射关系表。
进一步地，在字线中写入的为随机数据。
进一步地，所述获取所述写入块的最后写入的字线数，包括：从预设的写入块管理信息中获取所述写入块的最后写入的字线数；
所述写入块管理信息包括NAND芯片中各个写入块写入的字线状态。
进一步地，所述写入块管理信息中还包括所述读电压补偿模型和读电压补偿值映射关系表。
本发明的另一个方面，提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上NAND芯片中写入块的读取方法的步骤。
本发明的又一个方面，还提供了一种存储设备，该设备包括存储控制器，所述存储控制器包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上NAND芯片中写入块的读取方法的步骤。
本发明实施例提供的NAND芯片中写入块的读取方法、存储介质及设备，在读取NAND芯片中写入块Open Block的数据时，根据Open Block写入的字线数来自动优化该OpenBlock的读电压，用优化后的优选读电压去读取该 Open Block，从而减小Open Block的失效位数，提高NAND的读取效率。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为NAND单位存储三种状态的示意图；
图2为图1中三种状态下WL0的阈值电压分布对比示意图；
图3是WL0读取时各端施加电压的示意图；
图4示出了NAND SLC阈值电压分布的失效位区域；
图5为本发明实施例提供的NAND芯片中写入块的读取方法的流程图；
图6为图1中三种状态下的串联电阻模型；
图7为NAND芯片中写入块的读取装置的结构图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语 (包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非被特定定义，否则不会用理想化或过于正式的含义来解释。
本发明以单位存储(SLC：Single-Level Cell)NAND为例，图1为 NAND单位存储三种状态的示意图：对图1左边所有存储单元为擦除态收集 WL0的阈值电压分布，然后对WL0进行操作将WL0的存储单元改变为编程态后收集WL0的阈值电压分布，最后对剩余WL进行操作将所有存储单元改变为编程态后收集WL0的阈值电压分布，得到图2，图2为图1中三种状态下WL0的阈值电压分布对比示意图，由此阈值电压分布图可以看出同样的存储单元，Close Block读出的阈值电压(实线)分布要比Open Block(短虚线) 偏右。原因是存储单元的不同状态在读取时沟道电阻不一样导致读取电流有差异，进而影响了阈值电压的大小。图3是WL0读取时各端施加电压的示意图，被读取的WL0栅极施加读电压Vread，而其他不读取的字线施加通过电压Vpass。图1中间大部分存储单元处于擦除态，读取时栅极上加通过电压 (Vpass)沟道电阻较小，到图1右边存储单元变成编程态后，同样的通过电压(Vpass)沟道电阻变大，整个BL电流变小从而导致阈值电压变大。当阈值电压分布超出读电压界限时，超出的部分被称为失效位，图4示出了 NAND SLC阈值电压分布的失效位区域。OpenBlock在页平均失效位上显著高于Close Block。为此本发明提出了一种NAND芯片中写入块的读取方法，以减小OpenBlock的失效位数，提高NAND的读取效率。
图5示意性示出了本发明一个实施例的NAND芯片中写入块的读取方法的流程图。参照图5，本发明实施例的NAND芯片中写入块的读取方法具体包括以下步骤：
S11、读取NAND芯片中写入块的数据时，获取所述写入块写入的字线数。
本实施例中，预先设置有写入块管理单元，用于记录了所有写入块的写入块管理信息，包含写入块列表和每个写入块写入的字线数。当读取NAND 芯片中写入块的数据时，从写入块管理信息中获取写入块的最后写入的字线数。
S12、根据所述字线数对所述写入块的默认读电压进行优化，得到所述写入块的优选读电压。
进一步地，写入块管理单元中的写入块管理信息还包括读电压补偿模型和/或读电压补偿值映射关系表，该读电压补偿模型和读电压补偿值映射关系表是两种根据写入块写入的字线数对写入块的默认读电压进行优化的实现方式。
S13、根据所述优选读电压对所述写入块进行读取。
本发明根据NAND写入块最后写入的字线数来自动优化该写入块的读电压，用优化后的读电压去读取该写入块，从而减小写入块的失效位数，提高 NAND的读取效率。
假设NAND芯片的存储有n个WL，用串联电阻模型来代表NAND沟道导通电阻。图6为图1三种状态下的串联电阻模型，其中n个WL的电阻为可变电阻。当存储单元为擦除态时则该存储单元的导通电阻为RE，当存储单元为编程态时则该存储单元的导通电阻为RP，其他串联电阻为固定电阻为R。整个沟道导通电阻的变化随n个WL导通电阻的变化而变化，从而影响阈值电压的分布。为此，本发明提出如下两个实施例，以说明根据写入块写入的字线数对写入块的读电压进行优化的具体实现方式。
本发明的一个实施例中，步骤S12中根据所述字线数对所述写入块的默认读电压进行优化，得到所述写入块的优选读电压包括如下附图中未示出的步骤：
S121、根据所述字线数采用预设的读电压补偿模型计算与所述字线数对应的读电压补偿值，所述读电压优化模型为根据训练数据拟合出的物理块写入不同字线数时的阈值电压和目标阈值电压的差值，与对应的写入的字线数之间的关系式，其中，所述目标阈值电压为物理块写满后成为完成块时对应的阈值电压；
S122、根据所述读电压补偿值对默认读电压进行优化，得到所述写入块的优选读电压。
具体的，在读取NAND芯片中写入块的数据时之前，预先构建读电压优化模型。
进一步地，构建读电压优化模型的实现方式具体包括：
S21、对测试物理块从写入WL0开始，逐层写入字线并记录测试物理块写入不同字线数时的阈值电压，直至写满当前测试物理块；
S22、将测试物理块写满后成为完成块时对应的阈值电压作为目标阈值电压，分别计算出测试物理块写入不同字线数时的阈值电压与目标阈值电压的差值；
S23、拟合所述差值和对应的写入的字线数之间的关系式，得到所述读电压补偿模型。
本实施例通过逐字线层写入并收集阈值电压分布拟合读电压补偿模型，根据读电压补偿模型和写入的字线数自动计算写入块的优选读电压，具体实现如下：
1.将测试Block做擦除动作；
2.对测试Block WL0写入随机数据，读取第1组WL0阈值电压分布；
3.继续对测试Block WL1写入随机数据，读取第2组WL0阈值电压分布；
4.继续对测试Block WL2写入随机数据，读取第3组WL0阈值电压分布；
5.每次对下一条WL写入随机数据后，读取WL0阈值电压分布，直到测试Block所有WL数据全部写满，一共收集了n组WL0阈值电压分布；
6.分别计算出各组阈值电压和第n组阈值电压的差值，拟合差值和被写入WL之间的关系式，该关系式作为基于默认读电压计算不同写入块优选读电压的读电压补偿模型；
7.该读电压补偿模型嵌入读取程序中，当读取NAND芯片中写入块时根据写入块写入的WL数自动计算优化后的读电压并进行读取。
本发明的另一个实施例中，步骤S12中根据所述字线数对所述写入块的默认读电压进行优化，得到所述写入块的优选读电压包括如下附图中未示出的步骤：
S121’、查找预设的读电压补偿值映射关系表，获取所述字线数所属的字线区域对应的读电压补偿值，所述读电压补偿值映射关系表中包括各个字线区域与读电压补偿值之间的对应关系；
S122’、根据所述读电压补偿值对默认读电压进行优化，得到所述写入块的优选读电压。
具体的，在读取NAND芯片中写入块的数据时之前，预先构建读电压补偿值映射关系表。
进一步地，构建读电压补偿值映射关系表的实现方式具体包括：
S31、将测试物理块的字线按顺序进行字线区域划分；
S32、对第一测试物理块的第一个字线区域进行写入，记录第一测试物理块的第一阈值电压，继续对第一测试物理块写入直至写满第一测试物理块，记录第一测试物理块的第二阈值电压，将第二阈值电压与第一阈值电压的差值作为第一个字线区域的读电压补偿值；
S33、对第二测试物理块的第一个字线区域和第二字线区域进行写入，记录第二测试物理块的第三阈值电压，继续对第二测试物理块写入直至写满第二测试物理块，记录第二测试物理块的第四阈值电压，将第四阈值电压与第三阈值电压的差值作为第二个字线区域的读电压补偿值；
S34、按照步骤S32～S33的方式获取各个字线区域的读电压补偿值；
S35、根据各个字线区域与读电压补偿值之间的对应关系构建读电压补偿值映射关系表。
本实施例将字线分区域收集电压分布，设置写入块读电压组，根据Open Block写入的字线数所在的字线区域调用相应的读电压，具体实现如下：
1.将NAND的n个WL按顺序分成x个区域，如区域1为WL0-WL5，区域2为WL6-WL10……区域x为(WLn-5)-WLn；
2.将测试Block做擦除动作；
3.对测试Block WL0-WL5写入随机数据,读取WL0-WL5的阈值电压分布，继续将测试Block写满，再次读取WL0-WL5的阈值电压分布，两次阈值电压的差值为区域1的读电压补偿值；
4.对测试Block WL0-WL10写入随机数据,读取WL0-WL10的阈值电压分布，继续将测试Block写满，再次读取WL0-WL10的阈值电压分布，两次阈值电压的差值为区域2的读电压补偿值；
5.测试按步骤3和4一样收集所有x个区域的读电压补偿值；
6.根据写入块写入WL数所属字线区域和读电压补偿值之间的对应关系构建读电压补偿值映射关系表；
7.当Open Block读取时，确认该Block写入的WL属于哪个字线区域，调用相应的读电压补偿值计算出读电压并对其进行读取。
图7为NAND芯片中写入块的读取装置的结构图，包括写入块管理模块和NAND读取模块，写入块管理模块中记录了所有写入块相关信息，包含写入块列表和每个写入块写入的字线数，以及读电压补偿模型和/或读电压补偿值映射关系表。NAND读取模块读取写入块数据时，从写入块管理模块中找到该写入块的信息，写入块管理模块将计算出的读电压反馈后执行该写入块的数据读取。
对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
此外，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上所述NAND芯片中写入块的读取方法的步骤。
本实施例中，所述NAND芯片中写入块的读取方法如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM， Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括电载波信号和电信信号。
此外，本发明实施例还提供了一种存储设备，该设备包括存储控制器，所述存储控制器包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上NAND芯片中写入块的读取方法的步骤。例如图5所示的步骤S11～S13。
本发明实施例提供的NAND芯片中写入块的读取方法、存储介质及设备，在读取NAND芯片中写入块Open Block的数据时，根据Open Block写入的字线数来自动优化该OpenBlock的读电压，用优化后的优选读电压去读取该 Open Block，从而减小Open Block的失效位数，提高NAND的读取效率。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种NAND芯片中写入块的读取方法，其特征在于，所述方法包括：
读取NAND芯片中写入块的数据时，获取所述写入块写入的字线数；
根据所述字线数对所述写入块的默认读电压进行优化，得到所述写入块的优选读电压；
根据所述优选读电压对所述写入块进行读取；
所述根据所述字线数对所述写入块的默认读电压进行优化，得到所述写入块的优选读电压包括：
根据所述字线数采用预设的读电压补偿模型计算与所述字线数对应的读电压补偿值，所述读电压补偿模型为根据训练数据拟合出的物理块写入不同字线数时的阈值电压和目标阈值电压的差值，与对应的写入的字线数之间的关系式，其中，所述目标阈值电压为物理块写满后成为完成块时对应的阈值电压；
根据所述读电压补偿值对默认读电压进行优化，得到所述写入块的优选读电压。
2.根据权利要求1所述的方法，其特征在于，在读取NAND芯片中写入块的数据时之前，所述方法还包括：
对测试物理块从写入WL0开始，逐层写入字线并记录测试物理块写入不同字线数时的阈值电压，直至写满当前测试物理块；
将测试物理块写满后成为完成块时对应的阈值电压作为目标阈值电压，分别计算出测试物理块写入不同字线数时的阈值电压与目标阈值电压的差值；
拟合所述差值和对应的写入的字线数之间的关系式，得到所述读电压补偿模型。
3.根据权利要求1所述的方法，其特征在于，所述根据所述字线数对所述写入块的默认读电压进行优化，得到所述写入块的优选读电压包括：
查找预设的读电压补偿值映射关系表，获取所述字线数所属的字线区域对应的读电压补偿值，所述读电压补偿值映射关系表中包括各个字线区域与读电压补偿值之间的对应关系；
根据所述读电压补偿值对默认读电压进行优化，得到所述写入块的优选读电压。
4.根据权利要求3所述的方法，其特征在于，在读取NAND芯片中写入块的数据之前，所述方法还包括：
S31、将测试物理块的字线按顺序进行字线区域划分；
S32、对第一测试物理块的第一个字线区域进行写入，记录第一测试物理块的第一阈值电压，继续对第一测试物理块写入直至写满第一测试物理块，记录第一测试物理块的第二阈值电压，将第二阈值电压与第一阈值电压的差值作为第一个字线区域的读电压补偿值；
S33、对第二测试物理块的第一个字线区域和第二字线区域进行写入，记录第二测试物理块的第三阈值电压，继续对第二测试物理块写入直至写满第二测试物理块，记录第二测试物理块的第四阈值电压，将第四阈值电压与第三阈值电压的差值作为第二个字线区域的读电压补偿值；
S34、按照步骤S32～S33的方式获取各个字线区域的读电压补偿值；
根据各个字线区域与读电压补偿值之间的对应关系构建读电压补偿值映射关系表。
5.根据权利要求2或4所述的方法，其特征在于，在字线中写入的为随机数据。
6.根据权利要求1或3所述的方法，其特征在于，所述获取所述写入块写入的字线数，包括：从预设的写入块管理信息中获取所述写入块的最后写入的字线数；
所述写入块管理信息包括NAND芯片中各个写入块写入的字线状态。
7.根据权利要求6所述的方法，其特征在于，所述写入块管理信息中还包括所述读电压补偿模型和读电压补偿值映射关系表。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1-7任一项所述方法的步骤。
9.一种存储设备，其特征在于，包括存储控制器，所述存储控制器包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1-7任一项所述方法的步骤。
CN202111678305.4A 2021-12-31 2021-12-31 Nand芯片中写入块的读取方法、存储介质及设备 Active CN114530178B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111678305.4A CN114530178B (zh) 2021-12-31 2021-12-31 Nand芯片中写入块的读取方法、存储介质及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111678305.4A CN114530178B (zh) 2021-12-31 2021-12-31 Nand芯片中写入块的读取方法、存储介质及设备

Publications (2)

Publication Number Publication Date
CN114530178A CN114530178A (zh) 2022-05-24
CN114530178B true CN114530178B (zh) 2022-09-09

Family

ID=81620619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111678305.4A Active CN114530178B (zh) 2021-12-31 2021-12-31 Nand芯片中写入块的读取方法、存储介质及设备

Country Status (1)

Country Link
CN (1) CN114530178B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116364163B (zh) * 2023-04-17 2023-11-10 武汉喻芯半导体有限公司 一种基于nand闪存控制器的纠错方法及系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190034105A1 (en) * 2017-12-28 2019-01-31 Intel Corporation Storage device having programmed cell storage density modes that are a function of storage device capacity utilization
CN111951869B (zh) * 2019-05-14 2022-10-18 兆易创新科技集团股份有限公司 一种非易失存储器读处理方法及装置
CN113223593B (zh) * 2021-04-23 2023-04-11 联芸科技(杭州)股份有限公司 存储单元的读取电压优化方法、3d存储器的控制器及其操作方法

Also Published As

Publication number Publication date
CN114530178A (zh) 2022-05-24

Similar Documents

Publication Publication Date Title
US9047955B2 (en) Adjusting operating parameters for memory cells based on wordline address and cycle information
US8625355B2 (en) Semiconductor memory device and method of operating the same
US9195586B2 (en) Determining bias information for offsetting operating variations in memory cells based on wordline address
US8358538B2 (en) Erase cycle counter usage in a memory device
US20100146192A1 (en) Methods for adaptively programming flash memory devices and flash memory systems incorporating same
WO2009053963A2 (en) Methods for adaptively programming flash memory devices and flash memory systems incorporating same
CN103219041A (zh) 用于模拟存储单元的增强编程和擦除方案
US11562792B2 (en) Memory system having a non-volatile memory and a controller configured to switch a mode for controlling an access operation to the non-volatile memory
CN114530178B (zh) Nand芯片中写入块的读取方法、存储介质及设备
CN106856102B (zh) 一种Nand Flash的编程方法
CN114063906B (zh) Nand闪存中物理块的管理方法、装置及ssd设备
CN114281271B (zh) 判断nand闪存数据可靠性的方法、存储介质及存储设备
CN114067892B (zh) 固态硬盘跨温数据读取方法、存储介质及ssd设备
CN109785891B (zh) 一种获取NAND Flash存储器浅擦除特性规律的方法
US20200183616A1 (en) Trigger margin based dynamic program step characteristic adjustment
CN109871594A (zh) 一种NAND Flash特性模型建立方法
US20200183615A1 (en) Level width based dynamic program step characteristic adjustment
CN113625947B (zh) 一种数据纠错方法、装置、设备及计算机可读存储介质
CN112527550B (zh) 存储装置重读表的生成方法、测试装置以及存储介质
CN111767165B (zh) 数据处理方法、装置及控制设备
CN114138190A (zh) 闪存设备的数据读取方法、装置、存储介质及闪存设备
CN113918091B (zh) Nand闪存中物理块的控制方法、装置及ssd设备
CN114995750B (zh) 提高闪存数据可靠性的方法、装置、存储介质及存储设备
CN114822650B (zh) Nand闪存的数据写入方法、装置、存储介质及存储设备
CN114067893B (zh) Ssd设备的读电压优化处理方法、装置及ssd设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant