CN114519986B - 驱动电路、驱动装置、显示装置及驱动方法 - Google Patents
驱动电路、驱动装置、显示装置及驱动方法 Download PDFInfo
- Publication number
- CN114519986B CN114519986B CN202210143876.6A CN202210143876A CN114519986B CN 114519986 B CN114519986 B CN 114519986B CN 202210143876 A CN202210143876 A CN 202210143876A CN 114519986 B CN114519986 B CN 114519986B
- Authority
- CN
- China
- Prior art keywords
- gate
- signal
- voltage booster
- input end
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本申请提供一种驱动电路、驱动装置、显示装置及驱动方法,涉及显示技术领域,该驱动电路包括移位寄存器和第二与门,移位寄存器的输入端用于接收帧开始信号和时钟信号,输出端与所述第二与门的第一输入端连接,驱动电路还包括:第一与门和信号输出模块;移位寄存器的输出端与第一与门的第一输入端;第一与门的第二输入端用于输入第一使能信号;第二与门的第二输入端用于输入第二使能信号;信号输出模块的输入端分别与第一与门的输出端、第二与门的输出端连接,信号输出模块用于对第一与门和第二与门输出的信号进行或运算,得到行扫描信号。本申请实施例提供的驱动电路可以解决液晶显示器功耗较大的问题,有效降低液晶显示器的功耗。
Description
技术领域
本申请属于液晶显示技术领域,尤其涉及一种驱动电路、驱动装置、显示装置及驱动方法。
背景技术
相较于阴极射线管(Cathode Ray Tube,CRT)显示器和等离子显示器,液晶显示器(Liquid Crystal Display,LCD)具有低功耗、重量轻、体积小及辐射低等优点,被广泛应用于电子设备中,不断地提升LCD显示器的各方面性能一直是显示技术领域的研究热点,例如,提升LCD显示器的解析度、提高LCD显示器的显示画质及降低LCD显示器的功耗等等,其中降低LCD显示器的功耗是电子设备常被研究的重点。
以驱动方式为逐行扫描的薄膜晶体管(Thin Film Transistor,TFT)-LCD显示器的功耗为例,根据TFT-LCD显示器充放电消耗的功耗与电压的关系可得,若能在充电之前减小电压差,则在充电时即可提供越小的电压,达到降低功耗的目的。现有技术中,在充电之前,一般有两种电荷共享方式来降低功耗,一种是在第n-1行TFT被关闭之后,第n行TFT被打开之前,源驱动集成电路控制相邻数据线实现数据线上的电荷共享;另一种是在第n行TFT被关闭其他行TFT被打开时,利用存储电容上的电荷进行共享。上述这两种方式只能在同一时刻实现一种电荷共享,电荷共享效率不高,功耗降低幅度不明显。
发明内容
本申请实施例提供一种驱动电路、驱动装置、显示装置及驱动方法,可以有效降低液晶显示器的功耗。
为了实现上述目的,第一方面,本申请实施例提供了一种驱动电路,该驱动电路包括:移位寄存器和第二与门,移位寄存器的输入端用于接收帧开始信号和时钟信号,输出端与第二与门的第一输入端连接,该驱动电路还包括:第一与门和信号输出模块;移位寄存器的输出端与第一与门的第一输入端;第一与门、第二与门和信号输出模块;移位寄存器的输入端用于接收帧开始信号和时钟信号,输出端分别与第一与门的第一输入端、第二与门的第一输入端连接;
第一与门的第二输入端用于输入第一使能信号;第二与门的第二输入端用于输入第二使能信号;
信号输出模块的输入端分别与第一与门的输出端、第二与门的输出端连接,信号输出模块用于对第一与门和第二与门输出的信号进行逻辑或运算,得到行扫描信号。
本申请实施例提供的一种驱动电路中,上述驱动电路根据移位寄存器输入端输入的帧开始信号、时钟信号对第一与门输入端输入的第一使能信号和第二与门输入端输入的第二使能信号依次进行与运算及或运算处理后,得到行扫描信号。当行扫描信号输出可以控制与行扫描信号对应的行的晶体管导通时,相邻两个子像素单元内的储存电容和液晶电容中的电荷被中和,同时,在源驱动集成电路输出的信号能够控制相邻两列数据线导通的情况下,相邻两列数据线上的寄生电容的电荷被中和,这样就可以提高电荷共享效率,因此,在给每一子像素单元充电之前减少像素电极与公共电极之间的电压差,使得源驱动集成电路在充电时提供较小的电压即可,结合功耗与电压相关的原理,本申请实施例提供的驱动电路可以解决液晶显示器功耗较大的问题,有效降低液晶显示器的功耗。
在第一方面的一种可能的实施方式中,该信号输出模块包括或门、第一电压升压器和第一缓冲器;
或门的输入端分别与第一与门的输出端、第二与门的输出端连接,输出端与第一电压升压器连接;
第一电压升压器的第一输出端与第一缓冲器连接,第一缓冲器的输出端用于输出行扫描信号。
在第一方面的一种可能的实施方式中,该信号输出模块包括或门、第一电压升压器、第二电压升压器和第一缓冲器;
第一电压升压器的输入端与第一与门连接,输出端与或门连接;
第二电压升压器的输入端与第二与门连接,输出端与或门连接;
或门的第一输入端和第二输入端分别与第一电压升压器和第二电压升压器连接,输出端与第一缓冲器连接,第一缓冲器的输出端用于输出行扫描信号。
在第一方面的一种可能的实施方式中,信号输出模块包括或门、第一电压升压器、第二电压升压器、第一缓冲器和第二缓冲器;
第一电压升压器的输入端与第一与门连接,输出端与第一缓冲器连接;
第二电压升压器的输入端与第二与门连接,输出端与第二缓冲器连接;
第一缓冲器的输入端与第一电压升压器连接,输出端与或门连接;
第二缓冲器的输入端与第二电压升压器连接,输出端与或门连接;
或门的第一输入端和第二输入端分别与第一缓冲器和第二缓冲器连接,火门的输出端用于输出行扫描信号。
在第一方面的一种可能的实施方式中,该驱动电路为栅极驱动电路,或者,该驱动电路为行驱动电路。
第二方面,本申请实施例提供了一种驱动装置,应用于如第一方面所述的驱动电路。
第三方面,本申请实施例提供了一种显示装置,应用于如第一方面所述的驱动电路、源驱动集成电路和薄膜晶体管阵列电路,薄膜晶体管阵列电路包括:与驱动电路连接的若干条扫描线、与源驱动集成电路连接的若干条数据线、公共电极线、由扫描线和数据线交叉形成的若干子像素单元以及分别与扫描线、数据线、公共电极线连接的晶体管。
第四方面,本申请实施例提供一种驱动方法,应用于显示装置,该显示装置包括:驱动电路、源驱动集成电路和薄膜晶体管阵列电路,薄膜晶体管阵列电路包括:与驱动电路连接的若干条扫描线、与源驱动集成电路连接的若干条数据线、公共电极线、由扫描线和数据线交叉形成的若干子像素单元以及分别与扫描线、数据线、公共电极线连接的晶体管,该驱动方法包括:
源驱动集成电路输出锁存信号,锁存信号用于控制相邻两列数据线导通,使两列数据线上的寄生电容的电荷被中和;
同时,驱动电路根据帧开始信号和时钟信号对第二使能信号进行处理,输出行扫描信号,行扫描信号用于控制与行扫描信号对应的晶体管导通,使相邻两个子像素单元内的储存电容和液晶电容中的电荷被中和。
本申请实施例提供的一种驱动方法中,当源驱动集成电路输出的锁存信号能够控制相邻两列数据线导通,且行扫描信号可以控制与行扫描信号对应的行的晶体管导通时,相邻两列数据线上的寄生电容、相邻两个子像素单元内的储存电容和液晶电容中的电荷被中和,有效提升了电荷共享效率,解决了液晶显示器功耗较大的问题,起到降低功耗的作用。
此外,电荷共享效率的提高还可以有效降低源驱动集成电路的温度,进而延长液晶显示器的使用寿命。
在第四方面的一种可能的实施方式中,驱动电路为第一方面所述的驱动电路,驱动电路根据帧开始信号和时钟信号对第二使能信号进行处理,输出行扫描信号,包括:驱动电路根据帧开始信号和时钟信号对第一使能信号、第二使能信号进行处理,输出行扫描信号。
在第四方面的一种可能的实施方式中,锁存信号的上升沿时间、高电平维持时间、下降沿时间与第一使能信号在时序上一致,或者,第一使能信号的高电平维持时间大于锁存信号的高电平维持时间。
在第四方面的一种可能的实施方式中,锁存信号中高电平维持时间与第一高电平维持时间同步,第一高电平为第二使能信号中相邻两个低电平之间的高电平。
第五方面,本申请实施例提供了一种电子设备,该电子设备包括处理器、存储器及存储在存储器上并可在处理器上运行的计算机程序,该计算机程序被处理器执行时实现上述第二方面、第四方面和第五方面中任一项的控制方法的步骤。
第六方面,本申请实施例提供了一种计算机可读存储介质,该计算机可读存储介质上存储计算机程序,该计算机程序被处理器执行时实现上述第二方面、第四方面和第五方面中任一项的控制方法的步骤。
第七方面,本申请实施例提供了一种计算机程序产品,当计算机程序产品在终端设备上运行时,使得终端设备执行上述第二方面、第四方面和第五方面中任一项的控制方法。
可以理解的是,上述第二方面至第七方面的有益效果可以参见上述第一方面中的相关描述,在此不再赘述。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种阵列基板的结构示意图;
图2是本申请实施例提供的栅极驱动电路对应的驱动电路的示意图;
图3是本申请实施例提供的每个子像素单元简化后的示意图;
图4是本申请实施例提供的一种数据线S输出电压的波形示意图;
图5是本申请实施例提供的一种点反转方式进行驱动的示意图;
图6是本申请实施例一提供的一种改进后的驱动电路的示意图;
图7是本申请实施例一提供的一种驱动电路对应的波形信号的示意图;
图8是本申请实施例一提供的相邻数据线短接后的电路简化示意图;
图9是本申请实施例一提供的栅极驱动电路输出行扫描信号波形对比的示意图;
图10是本申请实施例二提供的一种改进后的驱动电路的示意图之一;
图11是本申请实施例三提供的一种改进后的驱动电路的示意图之二;
图12是本申请实施例四提供的一种驱动电路对应的波形信号的示意图;
图13是本申请实施例提供的一种驱动装置的示意图;
图14是本申请实施例提供的一种显示装置的示意图。
附图标记说明:100、驱动电路;101、信号输出模块;200、驱动装置;300、显示装置;301、源驱动集成电路;302、薄膜晶体管TFT阵列电路。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中,省略对众所周知的系统、装置及电路的详细说明,以免不必要的细节妨碍本申请的描述。
在介绍本申请实施例之前,先对本申请实施例涉及到的液晶显示器的相关概念进行介绍。
液晶,又称“液态晶体”,其是处在液体与晶体之间的一种有机化合物,既具有液体的流动性,又具有晶体的光学性质。液晶分子的排列具有一定的规则,但当外界磁场或者温度发生变化时,液晶分子排列会发生变化,从而会影响它的光学性能,故研究者们利用液晶的这种特性,通过控制液晶内部的扰动范围的大小、形状和部位,来达到显示数字和图像的目的。
液晶显示器中的液晶夹设在两块光栅板之间,两块光栅板在液晶显示器中的放置位置互相垂直,光栅板可以使特定方向的光通过。液晶显示器的显示原理是:当在上述两块光栅板之间施加电压时,两块光栅板之间的液晶发生偏转,光线无法通过液晶实现偏转,即光通过一个光栅板之后不能穿透另一个光栅板,从而使施加电压的液晶上的该像素点呈现暗点状态;反之,当在上述两块光栅板之间未施加电压时,两块光栅板之间的液晶不发生偏转,光线通过液晶实现偏转,即光通过一个光栅板之后能穿透另一个光栅板,从而使未施加电压的液晶上的该像素点呈现亮点状态。
如图1所示为本申请实施例提供的一种阵列基板的结构示意图,参见图1,液晶显示器的阵列基板包括横纵交叉的扫描线和数据线,扫描线与数据线围设成的矩形中排列设置有多个子像素单元,横向上的扫描线与栅极驱动电路(或者行驱动电路)相连接,栅极驱动电路通过多条扫描线为多个子像素单元提供栅极驱动信号,如图2所示是与图1中的栅极驱动电路(或者行驱动电路)对应的驱动电路示意图,纵向上的数据线与源驱动集成电路(或者列驱动电路)相连接,源驱动集成电路通过数据线为多个子像素单元提供显示信号,其中,各个子像素单元包括薄膜晶体管(Thin Film Transistor,TFT)、液晶电容以及存储电容Cs。
如图3所示是本申请实施例提供的每个子像素单元简化后的示意图,参见图3,T为控制开关,控制开关T也就是TFT,Clc为液晶电容,Cst为储存电容,扫描线G1用于传输控制开关T处于打开或者关闭状态的开关信号,数据线S用于传输可写入到子像素中的数据,液晶电容Clc和储存电容Cst的一端为像素电极,另一端为公共电极(VCOM)。
如图4所示为本申请实施例提供的一种数据线S输出电压的波形示意图,参见图4,当数据线S输出的电压比公共电极VCOM输出的电压高则表示为“+”,反之,当数据线S输出的电压比公共电极VCOM输出的电压低则表示为“-”,不同电压值对应的子像素单元的显示亮度不同。
由于基于上述阵列基板的液晶显示装置是基于电容充放电的架构,故为了避免电容两端产生的遗留电荷对液晶显示装置的显示出现残影,需要对每个子像素单元的液晶电容作极性反转,也就是使提供给像素单元的显示电压在相邻两帧画面中的极性相反,即同一条数据线上输出的电压是正负性交错的,这样对于每一子像素单元的液晶电容来说,其充放电消耗的功率公式参见公式(1):
W=fCV2/2 (1)
其中,公式(1)中,f表示电压变化频率,即电压充放电的频率,C表示数据线上连接的液晶电容的容值,V表示图3中液晶电容Clc像素电极与公共电极之间的电压差值。
根据公式(1)可知,功耗与电压差的平方成正比,若能在充电之前减小电压差,则在充电时源驱动集成电路(或者列驱动电路)即可提供较小的电压,达到降低功耗的目的。
不难理解的,如图5是与阵列基板对应的一种极性反转方式驱动的阵列基板的示意图,图5中横向上连续三个子像素单元可以构成液晶显示器在实际显示过程中的一个像素单元,一般依次为红色的子像素单元、绿色子像素单元和蓝色子像素单元。在液晶显示装置采用图5所示的点反转方式驱动阵列基板进行显示的过程中,除了需要在每帧刷新时进行一次液晶电容显示电压的极性变换,在每一帧时间内,栅极驱动电极通过扫描线提供扫描信号时,还需要源驱动集成电路提供数据线输出显示信号对应的电压极性变换,因此需要消耗更大功率。
在充电之前,一般有两种电荷共享方式来降低功耗,一种是在第n-1行TFT被关闭之后,第n行TFT被打开之前,源驱动集成电路控制相邻的两条数据线处于导通状态实现数据线上的电荷共享;另一种是在第n行TFT被关闭其他行TFT被打开时,利用存储电容上的电荷进行共享。这两种方式只能在同一时刻实现一种电荷共享方式,这样使得电荷共享效率不高,功耗降低幅度不明显。
针对液晶显示器功耗较高的问题,本申请提供一种驱动电路、驱动装置、显示装置及驱动方法,能够有效降低液晶显示器的功耗。
下面结合附图,以具体实施例对本申请提供的一种驱动电路、驱动装置、显示装置及驱动方法进行详细说明。需要说明的是,由于下述驱动电路、驱动装置、显示装置及驱动方法基于同一构思,因此对于相同或相似的概念或过程可能在某些实施例不再赘述。
本申请实施例提供了一种驱动电路,该驱动电路100包括:移位寄存器、第一与门、第二与门和信号输出模块;移位寄存器的输入端用于接收帧开始信号和时钟信号,输出端分别与第一与门的第一输入端、第二与门的第一输入端连接;第一与门的第二输入端用于输入第一使能信号;第二与门的第二输入端用于输入第二使能信号;信号输出模块的输入端分别与第一与门的输出端、第二与门的输出端连接,信号输出模块用于对第一与门和第二与门输出的信号进行或运算,得到行扫描信号。
应该理解的,移位寄存器的作用是将输入的帧开始信号和时钟信号经移位寄存器输出至液晶显示器的多条扫描线中。
实施例一
在其中一种实施例中,如图6所示为本申请实施例提供的一种驱动电路。该驱动电路100包括:移位寄存器S/R和第二与门And2,移位寄存器S/R的输入端用于接收帧开始信号和时钟信号,输出端与第二与门And2的第一输入端连接,驱动电路还包括:第一与门And1和信号输出模块101;移位寄存器S/R的输出端与第一与门And1的第一输入端;参见图6虚线框中的电路为本申请实施例中的信号输出模块101,信号输出模块101包括或门、第一电压升压器L/S1和第一缓冲器Buffer1,移位寄存器S/R的输入端用于接收帧开始信号和时钟信号,输出端分别与第一与门And1、第二与门And2连接;第一与门And1的第一输入端与移位寄存器S/R相连,第二输入端用于输入第一使能信号;第二与门And2的第一输入端与移位寄存器S/R相连,第二输入端用于输入第二使能信号;或门的输入端分别与第一与门And1的输出端、第二与门And2的输出端连接,输出端与第一电压升压器L/S1连接;第一电压升压器L/S1的第一输出端与第一缓冲器Buffer1连接,第一缓冲器Buffer1的输出端用于输出行扫描信号,第二输出端和第三输出端分别用于输出打开电压、关闭电压。
其中,第一电压升压器L/S1的作用是使输入至第一电压升压器L/S1的电压转换为控制薄膜晶体管TFT打开的打开电压或者控制薄膜晶体管TFT关闭的关闭电压。第一缓冲器Buffer1的作用是增加同时打开多个薄膜晶体管TFT的电流,为同时打开液晶显示器中多个薄膜晶体管TFT提供较大的电能。
不难理解的,第一电压升压器L/S1的第一输出端与第一缓冲器Buffer1连接,第二输出端和第三输出端分别与控制薄膜晶体管TFT的栅极连接,第一缓冲器Buffer1的第一输出端用于输出行扫描信号,第二输出端与第一电压升压器L/S1的第二输出端连接,第三输出端与第一电压升压器L/S1的第三输出端连接,其中,VGH表示用于控制薄膜晶体管TFT打开的打开电压,VGL表示用于控制薄膜晶体管TFT关闭的关闭电压。
基于上述驱动电路100的电路示意图,本申请实施例提供一种驱动方法,该驱动方法应用于上述驱动电路100、源驱动集成电路301和薄膜晶体管TFT阵列电路302,薄膜晶体管TFT阵列电路302包括:与驱动电路100连接的若干条扫描线、与源驱动集成电路301连接的若干条数据线、公共电极线、由扫描线和数据线交叉形成的若干子像素单元以及分别与扫描线、数据线、公共电极线连接的晶体管。该驱动方法包括:源驱动集成电路301输出锁存TP信号,锁存TP信号用于控制相邻两列数据线导通,使相邻数据线上的寄生电容的电荷被中和;同时,驱动电路100根据帧开始信号和时钟信号对第一使能信号、第二使能信号进行处理,输出行扫描信号,行扫描信号用于控制与行扫描信号对应的晶体管导通,使相邻两个子像素单元内的储存电容和液晶电容中的电荷被中和。
如图7所示是本申请实施例提供的驱动电路对应的波形信号示意图,以驱动电路100是栅极驱动电路为例,栅极驱动电路连接液晶显示器上的阵列基板的扫描线,基于图7所示的帧开始信号STV和时钟信号CLK经驱动电路100,生成行扫描信号即栅极驱动信号,也就是说,栅极驱动电路通过多条扫描线为多个子像素单元提供栅极驱动信号,依次导通阵列基板上的各个子像素单元。以图5中的前3行扫描线为例,根据薄膜晶体管TFT液晶显示器的逐行扫描方式扫描线G1、G2和G3可以依次形成图7中Scan1、Scan2和Scan3对应的信号波形。
基于图6所示的驱动电路示意图,第二与门And2的第二输入端输入第二使能信号如图7中的OE1的波形,第一与门And1的第二输入端输入第一使能信号如图7中的OE2的波形,第一使能信号是与参见图7中锁存TP信号在时序上一致的信号,即上升沿时间、高电平维持时间以及下降沿时间一致。当然,在一些实施例中,第一与门And1的第二输入端输入的第一使能信号的高电平的维持时间也可以大于图7中锁存TP信号的高电平维持时间。
不难理解的,若是基于如图4所示的阵列基板,当锁存TP信号为高电平时,则相邻两列数据线导通,即数据线S1与数据线S2短接而导通,数据线S3与数据线S4短接而导通,……依此类推,以源驱动集成电路301中相邻两列的数据线S1和数据线S2以及对应的子像素单元为例,当锁存TP信号为高电平时,则相邻数据对应的子像素单元短接,形成的短接后的电路示意图参见图8,这样相邻的数据线S1和数据线S2上的寄生电容的电荷被中和。
相邻两列数据线导通的同时,在第一使能信号高电平,第二使能信号为低电平时,根据图6所示的驱动电路输出行扫描信号为高电平,栅极驱动电路连接的扫描线输出高电平,扫描线上的薄膜晶体管TFT处于导通状态,这样相邻两个子像素单元之间的液晶电容以及存储电容中的电荷基于导通的数据线而被中和,因此,不仅实现了数据线上寄生电容中电荷共享,同时子像素单元中的液晶电容以及存储电容中的电荷被共享。
这样,使液晶显示器上的阵列基板上的各行对应的像素单元按照如图7中G1、G2、G3……的波形信号依次驱动,在充电之前尽可能的减少了电压差,使得液晶显示器在充电时源驱动集成电路301需要提供的能量降低,起到降低功耗的目的,此外,还可以有效降低源驱动集成电路301的温度,进而延长液晶显示器的使用寿命。
值得说明的是,参见图9,栅极驱动电路输出行扫描信号受使能信号的影响,在驱动液晶显示器进行显示的过程中,将提前关闭本行栅极驱动电路输出行扫描信号,延后开启下一行栅极驱动电路输出行扫描信号。
实施例二
为了扩展电路的连接方式,提供更加丰富的技术方案,在一种可能的实施方式中,本申请实施例提供的驱动电路100还可以是如图10所示的驱动电路,该驱动电路100包括:移位寄存器S/R、第一与门And1、第二与门And2和信号输出模块101;其中,信号输出模块101包括第一电压升压器L/S1、第二电压升压器L/S2、第一缓冲器Buffer1和或门,移位寄存器S/R的输入端用于接收帧开始信号和时钟信号,输出端分别与第一与门And1、第二与门And2连接;第一与门And1的第一输入端与移位寄存器S/R连接,第二输入端用于输入第一使能信号;第二与门And2的第一输入端与移位寄存器S/R连接,第二输入端用于输入第二使能信号;第一电压升压器L/S1的输入端与第一与门And1连接,输出端与或门连接;第二电压升压器L/S2的输入端与第二与门And2连接,输出端与或门连接;或门的第一输入端和第二输入端分别与第一电压升压器L/S1的输出端和第二电压升压器L/S2的输出端连接,或门的输出端与第一缓冲器Buffer1连接,第一缓冲器Buffer1的输出端用于输出行扫描信号。
其中,第一电压升压器L/S1、第二电压升压器L/S2的作用是使输入至第一电压升压器L/S1或者第二电压升压器L/S2的电压转换为控制薄膜晶体管TFT打开的打开电压或者控制薄膜晶体管TFT关闭的关闭电压。第一缓冲器Buffer1的作用是增加同时打开多个薄膜晶体管TFT的电流,为同时打开液晶显示器中多个薄膜晶体管TFT提供较大的电能。
应该理解的,图10所示的驱动电路的电路图是图6所示的电路图的其中一种变形,其实现的功能及原理相同,与薄膜晶体管TFT的连接方式相同,在此将不再赘述。
实施例三
此外,在另一种可能的实施方式中,本申请实施例提供的驱动电路100还可以是如图11所示的驱动电路图,该驱动电路100包括:移位寄存器S/R、第一与门And1、第二与门And2和信号输出模块101;其中,信号输出模块101包括第一电压升压器L/S1、第二电压升压器L/S2、第一缓冲器Buffer1、第二缓冲器Buffer2和或门,移位寄存器S/R的输入端用于接收帧开始信号和时钟信号,输出端分别与第一与门And1、第二与门And2连接;第一与门And1的第一输入端与移位寄存器S/R相连,第二输入端用于输入第一使能信号;第二与门And2的第一输入端与移位寄存器S/R相连,第二输入端用于输入第二使能信号;第一电压升压器L/S1的输入端与第一与门And1连接,输出端与第一缓冲器Buffer1连接;第二电压升压器L/S2的输入端与第二与门And2连接,输出端与第二缓冲器Buffer2连接;第一缓冲器Buffer1的输入端与第一电压升压器L/S1的输出端连接,第一缓冲器Buffer1的输出端与或门连接;第二缓冲器Buffer2的输入端与第二电压升压器L/S2的输出端连接,第二缓冲器Buffer2的输出端与或门连接;或门的第一输入端和第二输入端分别与第一缓冲器Buffer1的输出端和第二缓冲器Buffer2的输出端连接,或门的输出端用于输出行扫描信号。
其中,第一电压升压器L/S1、第二电压升压器L/S2的作用是使输入至第一电压升压器L/S1或者第二电压升压器L/S2的电压转换为控制TFT打开的打开电压或者控制薄膜晶体管TFT关闭的关闭电压。第一缓冲器Buffer1、第二缓冲器Buffer2的作用是增加同时打开多个薄膜晶体管TFT的电流,为同时打开液晶显示器中多个薄膜晶体管TFT提供较大的电能。
同理的,图11所示的驱动电路的电路图是图6所示的电路图的另一种变形,其实现的功能及原理相同,与薄膜晶体管TFT的连接方式相同,在此也不再赘述。
值得说明的是,上述图6、图10以及图11所示的驱动电路的电路示意图仅是实现本申请实施例提供的驱动方法对应的部分驱动电路图,驱动电路图还可以有其他方式,本申请对此不作任何限定。
在本申请实施例一种可能的实施方式中,上述图6、图10以及图11所示的驱动电路100为栅极驱动电路,或者,上述图6、图10以及图11所示的驱动电路100为行驱动电路。
本申请实施例提供的驱动电路和/或驱动方法,根据移位寄存器输入端输入的帧开始信号、时钟信号对第一与门输入端输入的第一使能信号和第二与门输入端输入的第二使能信号依次进行与运算及或运算处理后,得到行扫描信号。当行扫描信号输出可以控制与行扫描信号对应的行的晶体管导通时,相邻两个子像素单元内的储存电容和液晶电容中的电荷被中和,同时,在源驱动集成电路301输出的信号能够控制相邻两列数据线导通的情况下,相邻两列数据线上的寄生电容的电荷被中和,这样就可以提高电荷共享效率,因此,在给每一子像素单元充电之前减少像素电极与公共电极之间的电压差,使得源驱动集成电路301在充电时提供较小的电压即可,结合功耗与电压相关的原理,本申请实施例提供的驱动电路可以解决液晶显示器功耗较大的问题,有效降低液晶显示器的功耗。
实施例四
当然,在另一种可能的实施方式中,本申请实施例提供的驱动电路100还可以是如图2所示的驱动电路,基于如图2所示的驱动电路100,本申请实施例提供一种驱动方法,该驱动方法可以应用于如图2所示的驱动电路100、源驱动集成电路301和薄膜晶体管TFT阵列电路302,薄膜晶体管TFT阵列电路302包括:与驱动电路连接的若干条扫描线、与源驱动集成电路301连接的若干条数据线、公共电极线、由扫描线和数据线交叉形成的若干子像素单元以及分别与扫描线、数据线、公共电极线连接的晶体管。该驱动方法包括:源驱动集成电路301输出锁存TP信号,锁存TP信号用于控制相邻两列数据线导通,使两列数据线上的寄生电容的电荷被中和;同时,驱动电路100输出行扫描信号,行扫描信号用于控制与行扫描信号对应的晶体管导通,使相邻两个子像素单元内的储存电容和液晶电容中的电荷被中和。
如图12所示为本申请实施例提供的另一种波形信号示意图,仍以图5中的前3行扫描线为例,源驱动集成电路301输出的锁存TP信号可以是如图12中与锁存TP对应的信号波形,其用于控制相邻两列数据线的导通;与前3行扫描线Scan1、Scan2和Scan3的信号波形对应的经驱动电路100输出的行扫描信号依次为G1、G2和G3。
不难理解的,若源驱动集成电路301输出的锁存TP信号为高电平,则相邻两列数据线导通,使两列数据线上的寄生电容的电荷被中和;同时,根据如图2所示的驱动电路图,当输入至与门中的使能信号也为高电平时,参见图12中的信号波形,驱动电路输出的行扫描信号为高电平,与驱动电路连接的扫描线输出对应的高电平,使得扫描线上的薄膜晶体管TFT处于导通状态,这样相邻两个子像素单元内的储存电容和液晶电容中的电荷被中和。
因此,也可以在不改变原有驱动电路的情况,基于上述实施例实现相邻两列数据线上寄生电容的电荷被中和,以及相邻两个子像素单元内的存储电容和液晶电容中的电荷被中和,实现数据线、存储电容和液晶电容中电荷的共享,降低了液晶显示器在充电时需要源驱动集成电路301提供的电能,达到了降低功耗的作用。
上述各个实施例中,锁存TP信号的高低电平的设置以及不同高低电平执行的驱动操作可以根据不同实际应用而重新定义,符合实际应用即可,本申请对此不作任何限定。
基于同一发明,如图13所示是本申请实施例提供的一种驱动装置的示意图,参见图13,该驱动装置200包括移位寄存器S/R、第二与门And2以及上述实施例提供的驱动电路100。
基于同一发明构思,如图14所示是本申请实施例提供的一种显示装置的示意图,参见图14,本申请实施例提供的显示装置300,包括上述实施例所述的驱动电路100、源驱动集成电路301和薄膜晶体管TFT阵列电路302,薄膜晶体管TFT阵列电路302包括:与驱动电路100连接的若干条扫描线、与源驱动集成电路301连接的若干条数据线、公共电极线、由扫描线和数据线交叉形成的若干子像素单元以及分别与扫描线、数据线、公共电极线连接的晶体管。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中,应该理解到,所揭露的装置/电子设备和方法,可以通过其它的方式实现。例如,以上所描述的装置/电子设备实施例仅仅是示意性的,例如,模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口,装置或单元的间接耦合或通讯连接,可以是电性,机械或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
应当理解,当在本申请说明书和所附权利要求书中使用时,术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解,在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
如在本申请说明书和所附权利要求书中所使用的那样,术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地,短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外,在本申请说明书和所附权利要求书的描述中,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此,在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例,而是意味着“一个或多个但不是所有的实施例”,除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”,除非是以其他方式另外特别强调。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (7)
1.一种驱动电路,包括移位寄存器和第二与门,所述移位寄存器的输入端用于接收帧开始信号和时钟信号,输出端与所述第二与门的第一输入端连接,其特征在于,应用于显示装置,所述显示装置包括:所述驱动电路、源驱动集成电路和薄膜晶体管阵列电路,所述薄膜晶体管阵列电路包括:与所述驱动电路连接的若干条扫描线、与所述源驱动集成电路连接的若干条数据线、公共电极线、由所述扫描线和所述数据线交叉形成的若干子像素单元以及分别与所述扫描线、所述数据线、所述公共电极线连接的晶体管;
所述驱动电路还包括:第一与门和信号输出模块;
所述移位寄存器的输出端与所述第一与门的第一输入端连接;
所述第一与门的第二输入端用于输入第一使能信号;所述第二与门的第二输入端用于输入第二使能信号;
所述信号输出模块的输入端分别与所述第一与门的输出端、所述第二与门的输出端连接,所述信号输出模块用于对所述第一与门和所述第二与门输出的信号进行逻辑或运算,得到行扫描信号;
所述源驱动集成电路输出锁存信号,所述锁存信号用于控制相邻两列数据线导通,使所述两列数据线上的寄生电容的电荷被中和;
同时,所述驱动电路根据所述帧开始信号和所述时钟信号对第一使能信号、第二使能信号进行处理,输出所述行扫描信号,所述行扫描信号用于控制与所述行扫描信号对应的晶体管导通,使相邻两个子像素单元内的储存电容和液晶电容中的电荷被中和;
所述锁存信号的上升沿时间、高电平维持时间、下降沿时间与所述第一使能信号在时序上一致,或者,所述第一使能信号的高电平维持时间大于所述锁存信号的高电平维持时间。
2.根据权利要求1所述的驱动电路,其特征在于,所述信号输出模块包括或门、第一电压升压器和第一缓冲器;
所述或门的输入端分别与所述第一与门的输出端、所述第二与门的输出端连接,输出端与所述第一电压升压器连接;
所述第一电压升压器的输出端与所述第一缓冲器连接,所述第一缓冲器的输出端用于输出所述行扫描信号。
3.根据权利要求1所述的驱动电路,其特征在于,所述信号输出模块包括或门、第一电压升压器、第二电压升压器和第一缓冲器;
所述第一电压升压器的输入端与所述第一与门连接,输出端与所述或门连接;
所述第二电压升压器的输入端与所述第二与门连接,输出端与所述或门连接;
所述或门的第一输入端和第二输入端分别与所述第一电压升压器和所述第二电压升压器连接,输出端与所述第一缓冲器连接,所述第一缓冲器的输出端用于输出所述行扫描信号。
4.根据权利要求1所述的驱动电路,其特征在于,所述信号输出模块包括或门、第一电压升压器、第二电压升压器、第一缓冲器和第二缓冲器;
所述第一电压升压器的输入端与所述第一与门连接,输出端与所述第一缓冲器连接;
所述第二电压升压器的输入端与所述第二与门连接,输出端与所述第二缓冲器连接;
所述第一缓冲器的输入端与所述第一电压升压器连接,输出端与所述或门连接;
所述第二缓冲器的输入端与所述第二电压升压器连接,输出端与所述或门连接;
所述或门的第一输入端和第二输入端分别与所述第一缓冲器和所述第二缓冲器连接,所述或门的输出端用于输出所述行扫描信号。
5.根据权利要求1所述的驱动电路,其特征在于,所述驱动电路根据所述帧开始信号和所述时钟信号对第一使能信号、第二使能信号进行处理,包括:
对所述第二使能信号进行处理,其中,所述锁存信号中高电平维持时间与第一高电平维持时间同步,所述第一高电平为所述第二使能信号中相邻两个低电平之间的高电平。
6.一种驱动装置,其特征在于,包括移位寄存器、第二与门以及如权利要求1-5任一项所述的驱动电路。
7.一种显示装置,其特征在于,包括如权利要求1-5任一项所述的驱动电路、源驱动集成电路和薄膜晶体管阵列电路,所述薄膜晶体管阵列电路包括:与所述驱动电路连接的若干条扫描线、与所述源驱动集成电路连接的若干条数据线、公共电极线、由所述扫描线和所述数据线交叉形成的若干子像素单元以及分别与所述扫描线、所述数据线、所述公共电极线连接的晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210143876.6A CN114519986B (zh) | 2022-02-16 | 2022-02-16 | 驱动电路、驱动装置、显示装置及驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210143876.6A CN114519986B (zh) | 2022-02-16 | 2022-02-16 | 驱动电路、驱动装置、显示装置及驱动方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114519986A CN114519986A (zh) | 2022-05-20 |
CN114519986B true CN114519986B (zh) | 2023-02-28 |
Family
ID=81598768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210143876.6A Active CN114519986B (zh) | 2022-02-16 | 2022-02-16 | 驱动电路、驱动装置、显示装置及驱动方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114519986B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102779492A (zh) * | 2011-10-08 | 2012-11-14 | 北京京东方光电科技有限公司 | 一种液晶显示的驱动方法及驱动装置 |
CN106019743A (zh) * | 2016-06-15 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种阵列基板、其驱动方法及相关装置 |
CN106125435A (zh) * | 2016-08-31 | 2016-11-16 | 深圳市华星光电技术有限公司 | 液晶面板及液晶显示器 |
CN107424576A (zh) * | 2017-08-02 | 2017-12-01 | 惠科股份有限公司 | 显示面板及其电荷分享控制方法 |
CN108986760A (zh) * | 2018-08-01 | 2018-12-11 | 惠科股份有限公司 | 驱动装置、显示装置及驱动方法 |
CN112581911A (zh) * | 2019-09-29 | 2021-03-30 | 上海和辉光电有限公司 | 一种阵列基板、显示面板以及显示方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI328709B (en) * | 2006-03-28 | 2010-08-11 | Au Optronics Corp | Liquid crystal display |
KR101475298B1 (ko) * | 2007-09-21 | 2014-12-23 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 구비하는 표시 장치의 구동 방법 |
TWI483236B (zh) * | 2009-06-15 | 2015-05-01 | Au Optronics Corp | 液晶顯示器及其驅動方法 |
JP2011118196A (ja) * | 2009-12-04 | 2011-06-16 | Epson Imaging Devices Corp | 電気光学表示装置 |
CN102629053A (zh) * | 2011-08-29 | 2012-08-08 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
KR102046483B1 (ko) * | 2013-08-07 | 2019-11-21 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 구비한 표시 장치 |
-
2022
- 2022-02-16 CN CN202210143876.6A patent/CN114519986B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102779492A (zh) * | 2011-10-08 | 2012-11-14 | 北京京东方光电科技有限公司 | 一种液晶显示的驱动方法及驱动装置 |
CN106019743A (zh) * | 2016-06-15 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种阵列基板、其驱动方法及相关装置 |
CN106125435A (zh) * | 2016-08-31 | 2016-11-16 | 深圳市华星光电技术有限公司 | 液晶面板及液晶显示器 |
CN107424576A (zh) * | 2017-08-02 | 2017-12-01 | 惠科股份有限公司 | 显示面板及其电荷分享控制方法 |
CN108986760A (zh) * | 2018-08-01 | 2018-12-11 | 惠科股份有限公司 | 驱动装置、显示装置及驱动方法 |
CN112581911A (zh) * | 2019-09-29 | 2021-03-30 | 上海和辉光电有限公司 | 一种阵列基板、显示面板以及显示方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114519986A (zh) | 2022-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109491158B (zh) | 一种显示面板及显示装置 | |
JP5303095B2 (ja) | 液晶表示装置の駆動方法 | |
US7403185B2 (en) | Liquid crystal display device and method of driving the same | |
US7420533B2 (en) | Liquid crystal display and driving method thereof | |
KR100234720B1 (ko) | Tft-lcd의 구동회로 | |
US20090273592A1 (en) | Pixel circuit, display panel, and driving method thereof | |
US8624819B2 (en) | Driving circuit of liquid crystal display | |
US11482184B2 (en) | Row drive circuit of array substrate and display device | |
KR100549983B1 (ko) | 액정표시장치 및 그 구동방법 | |
CN108319049B (zh) | 液晶显示器及液晶显示器驱动方法 | |
US20090085849A1 (en) | Fast Overdriving Method of LCD Panel | |
US7068249B2 (en) | Method of driving gates of liquid crystal display | |
US7675498B2 (en) | Dot-inversion display devices and driving method thereof with low power consumption | |
US8482554B2 (en) | Device and method for driving liquid crystal display device | |
US11462187B2 (en) | Row drive circuit of array substrate and display device | |
US9697785B2 (en) | Display device | |
KR20070068773A (ko) | 액정표시장치 | |
CN114519986B (zh) | 驱动电路、驱动装置、显示装置及驱动方法 | |
KR20010036308A (ko) | 이종 반전 구동법을 갖는 액정 표시 장치 및 이의 구동 방법 | |
KR20020056706A (ko) | 액정 표시 장치의 비순차 스캐닝 구동 방법 | |
CN113990265B (zh) | 驱动方法及其驱动电路 | |
US6812910B2 (en) | Driving method for liquid crystal display | |
CN115188341B (zh) | 阵列基板及其控制方法、显示面板 | |
CN116758873B (zh) | 一种驱动控制方法和显示装置 | |
KR101298402B1 (ko) | 액정패널 및 그를 포함하는 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |