CN114500154A - 一种Ethercat总线主站和从站实时同步方法 - Google Patents
一种Ethercat总线主站和从站实时同步方法 Download PDFInfo
- Publication number
- CN114500154A CN114500154A CN202210092816.6A CN202210092816A CN114500154A CN 114500154 A CN114500154 A CN 114500154A CN 202210092816 A CN202210092816 A CN 202210092816A CN 114500154 A CN114500154 A CN 114500154A
- Authority
- CN
- China
- Prior art keywords
- event
- carrier
- time base
- syncio
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000000630 rising effect Effects 0.000 claims abstract description 13
- 230000001360 synchronised effect Effects 0.000 claims abstract description 10
- 238000005070 sampling Methods 0.000 claims abstract description 8
- 230000001960 triggered effect Effects 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种Ethercat总线主站和从站实时同步方法，包括：设置载波周期和主站同步周期，载波周期与主站同步周期的比值为整数N；当MCU从站同步中断程序结束时，将SyncIO置位为高电平，SyncIO为MCU从站上与FPGA执行模块连接的IO口；当触发第二事件和第四事件的次数和为N时，将SyncIO置位为低电平，然后将第二事件和第四事件的次数和清零，第二事件为采样中断触发事件，第四事件为采样中断触发事件；实时检测所述SyncIO的状态，当检测到SyncIO的上升沿时，FPGA执行模块执行同步算法。本发明实现了Ethercat主站、MCU从站以及FPGA执行模块三者的实时同步控制。
Description
技术领域
本发明属于伺服系统同步技术领域，特别是涉及一种Ethercat总线主站和从站实时同步方法。
背景技术
为了提升伺服系统性能，通常将伺服系统设计为MCU+FPGA架构，其中MCU实现速度环算法和位置环算法功能，FPGA实现电流环算法和PWM调制算法以及系统事件触发功能。对于采用Ethercat总线的伺服系统，从站可以在FPGA或MCU上实现，由于主站和从站的系统时钟是异步的，随着时间的推移，必然造成主站和从站系统运行不同步。
发明内容
本发明的目的在于克服现有技术的不足，提供一种Ethercat总线主站和从站实时同步方法。
本发明的目的是通过以下技术方案来实现的：一种Ethercat总线主站和从站实时同步方法，应用于伺服系统，所述伺服系统包括Ethercat主站、MCU从站和FPGA执行模块，所述MCU从站分别与Ethercat主站和FPGA执行模块通信连接，所述Ethercat总线主站和从站实时同步方法包括：
设置载波周期和主站同步周期，所述载波周期与主站同步周期的比值为N，且N为整数；
当MCU从站同步中断程序结束时，将SyncIO置位为高电平，所述SyncIO为MCU从站上与FPGA执行模块连接的IO口；
当触发第二事件和第四事件的次数和为N时，将所述SyncIO置位为低电平，然后将第二事件和第四事件的次数和清零，所述第二事件为采样中断触发事件，所述第四事件为采样中断触发事件；
实时检测所述SyncIO的状态，当检测到SyncIO的上升沿时，FPGA执行模块执行同步算法。
优选的，所述同步算法包括：
当第一次检测到SyncIO的上升沿时，停止第一事件、第二事件、第三事件和第四事件的触发，然后将载波时基计数值清零，其中，第一事件为速度位置环中断触发事件，第三事件为速度位置环中断触发事件；
将载波时基计数值清零后，开启第一事件、第二事件、第三事件和第四事件的触发；
每当检测到SyncIO的上升沿时，记录当前的载波时基计数值，并根据当前的载波时基计数值对载波峰值进行修正；
对载波峰值进行修正后，修正第一事件、第二事件、第三事件和第四事件的事件触发设置值。
优选的，根据当前的载波时基计数值对载波峰值进行修正，包括：
当前的载波时基计数值为载波时基上升计数时，将载波峰值修正为：Cpeak =Cfs–Tbcnt/（2*N）；
当前的载波时基计数值为载波时基下降计数时，将载波峰值修正为：Cpeak = Cfs+Tbcnt/（2*N）；
其中，Cpeak表示载波峰值，Cfs表示载波周期，Tbcnt表示载波时基计数值，N表示载波周期和主站同步周期的比值。
优选的，修正第一事件、第二事件、第三事件和第四事件的事件触发设置值，包括：
保持第三事件和第四事件的时基计数不变；
将第一事件的事件触发设置值修正为E1 = Cpeak – E3；
将第二事件的事件触发设置值修正为E2 = Cpeak – E4；
其中，Cpeak表示载波峰值；E1为第一事件的事件触发设置值，当载波时基计数等于E1时，FPGA执行模块触发第一事件；E2为第二事件的事件触发设置值，当载波时基计数等于E2时，FPGA执行模块触发第二事件；E3为第三事件的事件触发设置值，当载波时基计数等于E3时，FPGA执行模块触发第三事件；E4为第四事件的事件触发设置值，当载波时基计数等于E4时，FPGA执行模块触发第四事件。
优选的，所述同步算法还包括：
每当检测到SyncIO的上升沿时，如果当前的载波时基计数值大于等于预设的保护阈值，则提示同步失败，否则，提示同步有效。
本发明的有益效果是：
（1）本发明实现了Ethercat主站、MCU从站以及FPGA执行模块三者的实时同步控制；
（2）相较于现有技术，本发明不必考虑主站时钟和从站时钟的具体关系，只需在MCU从站同步中断程序结束时拉高MCU从站的IO口电平，并告知FPGA模块，FPGA模块通过本发明的实时修正策略调整自己的PWM载波以及对MCU算法中断的触发位置，以达到主从站同步的目的；
（3）本发明在多MCU从站运行情况下可保证各MCU从站独立与Ethercat主站时钟同步，MCU从站和MCU从站之间互不影响。
附图说明
图1为本发明中伺服系统的一个实施例的组成框图；
图2为本发明中Ethercat总线主站和从站实时同步方法一个实施例的流程图；
图3为本发明中Ethercat总线主站和从站实时同步方法又一个实施例的流程图；
图4为Ethercat主站时钟滞后MCU从站时钟时的同步修正示意图；
图5为Ethercat主站时钟超前MCU从站时钟时的同步修正示意图。
具体实施方式
下面将结合实施例，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图1-图5，本发明提供一种Ethercat总线主站和从站实时同步方法：
一种Ethercat总线主站和从站实时同步方法，应用于伺服系统，如图1所示，所述伺服系统包括Ethercat主站、MCU从站和FPGA执行模块，所述MCU从站分别与Ethercat主站和FPGA执行模块通信连接，具体的，MCU从站通过ethercat网络通信协议与Ehtercat主站通信连接，MCU从站通过SyncIO与FPGA执行模块硬线连接。
如图2所示，所述Ethercat总线主站和从站实时同步方法包括：
S1.设置载波周期和主站同步周期，所述载波周期与主站同步周期的比值为N，且N为整数。所述载波周期的单位为Hz，所述主站同步周期的单位为Hz。
S2.当MCU从站同步中断程序结束时，将SyncIO置位为高电平，所述SyncIO为MCU从站上与FPGA执行模块连接的IO口。
具体的，当Ethercat主站触发MCU从站同步中断时，在从站同步中断服务程序结束时，将SyncIO置位为高电平。
S3.当触发第二事件和第四事件的次数和为N时，将所述SyncIO置位为低电平，然后将第二事件和第四事件的次数和清零，所述第二事件为采样中断触发事件，所述第四事件为采样中断触发事件。
具体的，当触发第二事件和第四事件的次数和为N时，MCU从站将所述SyncIO置位为低电平。
S4.实时检测所述SyncIO的状态，当检测到SyncIO的上升沿时，FPGA执行模块执行同步算法。
具体的，FPGA执行模块实时检测所述SyncIO的状态。
在一个实施例中，如图3所示，所述同步算法包括：
S41.当第一次检测到SyncIO的上升沿时，停止第一事件、第二事件、第三事件和第四事件的触发，然后将载波时基计数值清零，其中，第一事件为速度位置环中断触发事件，第三事件为速度位置环中断触发事件。
S42.将载波时基计数值清零后，开启第一事件、第二事件、第三事件和第四事件的触发。
S43.每当检测到SyncIO的上升沿时，记录当前的载波时基计数值，并根据当前的载波时基计数值对载波峰值进行修正。
具体的，根据当前的载波时基计数值对载波峰值进行修正，包括：当前的载波时基计数值为载波时基上升计数时，将载波峰值修正为：Cpeak = Cfs–Tbcnt/（2*N）；当前的载波时基计数值为载波时基下降计数时，将载波峰值修正为：Cpeak = Cfs +Tbcnt/（2*N）；其中，Cpeak表示载波峰值，Cfs表示载波周期，Tbcnt表示载波时基计数值，N表示载波周期和主站同步周期的比值。
S44.对载波峰值进行修正后，修正第一事件、第二事件、第三事件和第四事件的事件触发设置值。
具体的，修正第一事件、第二事件、第三事件和第四事件的事件触发设置值，包括：保持第三事件和第四事件的时基计数不变；将第一事件的事件触发设置值修正为E1 =Cpeak – E3；将第二事件的事件触发设置值修正为E2 = Cpeak – E4；其中，Cpeak表示载波峰值；E1为第一事件的事件触发设置值，当载波时基计数等于E1时，FPGA执行模块触发第一事件；E2为第二事件的事件触发设置值，当载波时基计数等于E2时，FPGA执行模块触发第二事件；E3为第三事件的事件触发设置值，当载波时基计数等于E3时，FPGA执行模块触发第三事件；E4为第四事件的事件触发设置值，当载波时基计数等于E4时，FPGA执行模块触发第四事件。
在一个实施例中，每当检测到SyncIO的上升沿时，如果当前的载波时基计数值大于等于预设的保护阈值，则提示同步失败，否则，提示同步有效。提示同步失败的方式可以为：当前的载波时基计数值大于等于预设的保护阈值时置位ErrEcat，ErrEcat表示Ethercat总线同步错误标志。
图4和图5为主从站同步修正的示意图，其中图4为Ethercat主站时钟滞后MCU从站时钟时的同步修正示意图，图5为Ethercat主站时钟超前MCU从站时钟时的同步修正示意图。
以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
Claims (5)
1.一种Ethercat总线主站和从站实时同步方法，应用于伺服系统，所述伺服系统包括Ethercat主站、MCU从站和FPGA执行模块，所述MCU从站分别与Ethercat主站和FPGA执行模块通信连接，其特征在于，所述Ethercat总线主站和从站实时同步方法包括：
设置载波周期和主站同步周期，所述载波周期与主站同步周期的比值为N，且N为整数；
当MCU从站同步中断程序结束时，将SyncIO置位为高电平，所述SyncIO为MCU从站上与FPGA执行模块连接的IO口；
当触发第二事件和第四事件的次数和为N时，将所述SyncIO置位为低电平，然后将第二事件和第四事件的次数和清零，所述第二事件为采样中断触发事件，所述第四事件为采样中断触发事件；
实时检测所述SyncIO的状态，当检测到SyncIO的上升沿时，FPGA执行模块执行同步算法。
2.根据权利要求1所述的一种Ethercat总线主站和从站实时同步方法，其特征在于，所述同步算法包括：
当第一次检测到SyncIO的上升沿时，停止第一事件、第二事件、第三事件和第四事件的触发，然后将载波时基计数值清零，其中，第一事件为速度位置环中断触发事件，第三事件为速度位置环中断触发事件；
将载波时基计数值清零后，开启第一事件、第二事件、第三事件和第四事件的触发；
每当检测到SyncIO的上升沿时，记录当前的载波时基计数值，并根据当前的载波时基计数值对载波峰值进行修正；
对载波峰值进行修正后，修正第一事件、第二事件、第三事件和第四事件的事件触发设置值。
3.根据权利要求2所述的一种Ethercat总线主站和从站实时同步方法，其特征在于，根据当前的载波时基计数值对载波峰值进行修正，包括：
当前的载波时基计数值为载波时基上升计数时，将载波峰值修正为：Cpeak = Cfs–Tbcnt/（2*N）；
当前的载波时基计数值为载波时基下降计数时，将载波峰值修正为：Cpeak = Cfs +Tbcnt/（2*N）；
其中，Cpeak表示载波峰值，Cfs表示载波周期，Tbcnt表示载波时基计数值，N表示载波周期和主站同步周期的比值。
4.根据权利要求2所述的一种Ethercat总线主站和从站实时同步方法，其特征在于，修正第一事件、第二事件、第三事件和第四事件的事件触发设置值，包括：
保持第三事件和第四事件的事件触发设置值不变；
将第一事件的事件触发设置值修正为E1 = Cpeak – E3；
将第二事件的事件触发设置值修正为E2 = Cpeak – E4；
其中，Cpeak表示载波峰值；E1为第一事件的事件触发设置值，当载波时基计数等于E1时，FPGA执行模块触发第一事件；E2为第二事件的事件触发设置值，当载波时基计数等于E2时，FPGA执行模块触发第二事件；E3为第三事件的事件触发设置值，当载波时基计数等于E3时，FPGA执行模块触发第三事件；E4为第四事件的事件触发设置值，当载波时基计数等于E4时，FPGA执行模块触发第四事件。
5.根据权利要求2所述的一种Ethercat总线主站和从站实时同步方法，其特征在于，所述同步算法还包括：
每当检测到SyncIO的上升沿时，如果当前的载波时基计数值大于等于预设的保护阈值，则提示同步失败，否则，提示同步有效。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210092816.6A CN114500154B (zh) | 2022-01-26 | 2022-01-26 | 一种Ethercat总线主站和从站实时同步方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210092816.6A CN114500154B (zh) | 2022-01-26 | 2022-01-26 | 一种Ethercat总线主站和从站实时同步方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114500154A true CN114500154A (zh) | 2022-05-13 |
| CN114500154B CN114500154B (zh) | 2024-02-27 |
Family
ID=81473705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210092816.6A Active CN114500154B (zh) | 2022-01-26 | 2022-01-26 | 一种Ethercat总线主站和从站实时同步方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114500154B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162855A (ja) * | 1988-12-15 | 1990-06-22 | Chikiyuu Kagaku Sogo Kenkyusho:Kk | ディジタルデータ通信装置 |
| CN105656592A (zh) * | 2015-12-31 | 2016-06-08 | 深圳市汇川技术股份有限公司 | EtherCAT通信系统主站及通信方法 |
| CN106788852A (zh) * | 2017-01-16 | 2017-05-31 | 深圳市雷赛智能控制股份有限公司 | 一种EtherCAT电机驱动器与主站时钟的同步方法 |
| CN112448563A (zh) * | 2020-10-28 | 2021-03-05 | 长江三峡能事达电气股份有限公司 | 一种周期变化范围限制及过采样结合的同步信号抗干扰方法 |
| CN112637031A (zh) * | 2021-01-06 | 2021-04-09 | 广东博智林机器人有限公司 | 从站控制周期的校准方法、校准装置和驱动控制系统 |
| CN113093658A (zh) * | 2021-03-25 | 2021-07-09 | 中国科学院光电技术研究所 | 一种基于EtherCAT的多轴伺服系统架构设计方法 |
-
2022
- 2022-01-26 CN CN202210092816.6A patent/CN114500154B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162855A (ja) * | 1988-12-15 | 1990-06-22 | Chikiyuu Kagaku Sogo Kenkyusho:Kk | ディジタルデータ通信装置 |
| CN105656592A (zh) * | 2015-12-31 | 2016-06-08 | 深圳市汇川技术股份有限公司 | EtherCAT通信系统主站及通信方法 |
| CN106788852A (zh) * | 2017-01-16 | 2017-05-31 | 深圳市雷赛智能控制股份有限公司 | 一种EtherCAT电机驱动器与主站时钟的同步方法 |
| CN112448563A (zh) * | 2020-10-28 | 2021-03-05 | 长江三峡能事达电气股份有限公司 | 一种周期变化范围限制及过采样结合的同步信号抗干扰方法 |
| CN112637031A (zh) * | 2021-01-06 | 2021-04-09 | 广东博智林机器人有限公司 | 从站控制周期的校准方法、校准装置和驱动控制系统 |
| CN113093658A (zh) * | 2021-03-25 | 2021-07-09 | 中国科学院光电技术研究所 | 一种基于EtherCAT的多轴伺服系统架构设计方法 |
Non-Patent Citations (3)
| Title |
|---|
| 党选举;谢桧宝;姜辉;伍锡如;: "高集成度EtherCAT从站设计与多轴控制的研究", 微电子学与计算机, no. 06 * |
| 李享;何方;韩文泽;: "EtherCAT时钟同步技术的研究", 组合机床与自动化加工技术, no. 05 * |
| 陆磐;邱杰;: "基于EtherCAT的机械臂关节运动控制系统设计", 煤矿机械, no. 08 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114500154B (zh) | 2024-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5613235A (en) | Operation of a radiotelephone in a synchronous extended standby mode for conserving battery power | |
| JP4856247B2 (ja) | システムフレーム番号（ｓｆｎ）評価器 | |
| CN107834817B (zh) | 一种变流器并联运行控制方法和控制系统 | |
| EP2908452A1 (en) | Time synchronization method and device | |
| CN1365543A (zh) | 双模用户站的时隙空闲模式 | |
| CN104640179A (zh) | 通信装置及频偏校正方法 | |
| CN114500154A (zh) | 一种Ethercat总线主站和从站实时同步方法 | |
| CN113037740B (zh) | 一种goose报文发送方重启帧判别方法 | |
| CN1218522C (zh) | 宽带码分多址移动通信系统中初始连接帧号的获取方法 | |
| CN108666990A (zh) | 一种电网差动保护方法及系统 | |
| CN111697541B (zh) | 一种配电网线路电流差动保护同步方法及系统 | |
| CN116546615B (zh) | 一种长期演进终端在连接态下的重新同步方法、装置 | |
| CN109474362A (zh) | 就地化保护采样数据自适应同步方法和就地化保护子机 | |
| CN102811477B (zh) | 移动通信功率控制设备和其方法 | |
| CN116633813A (zh) | 一种can总线的波特率自适应检测方法和系统 | |
| WO2023087738A1 (zh) | 一种室分基站空口同步方法及系统 | |
| CN212723685U (zh) | 一种多关节时间同步装置 | |
| CN112953671B (zh) | 一种精确时钟同步协议对时方法及装置 | |
| CN102355317A (zh) | 相位跳变的处理方法及装置 | |
| CN108990086B (zh) | 一种同步网络告警方法和装置 | |
| CN102638885B (zh) | 定时处理装置及方法 | |
| CN114244663A (zh) | 一种改进的vde-ter系统载波频偏同步方法 | |
| CN110336728B (zh) | 一种报文处理方法、节点设备、电子设备和可读存储介质 | |
| CN110430614B (zh) | 基于gps信号的基站信号同步方法、装置、设备及存储介质 | |
| CN113890171A (zh) | 一种应用于ups并机系统逆变载波同步的实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |