CN114499417A - 一种提升运放ac性能的频率补偿电路 - Google Patents

一种提升运放ac性能的频率补偿电路 Download PDF

Info

Publication number
CN114499417A
CN114499417A CN202210049699.5A CN202210049699A CN114499417A CN 114499417 A CN114499417 A CN 114499417A CN 202210049699 A CN202210049699 A CN 202210049699A CN 114499417 A CN114499417 A CN 114499417A
Authority
CN
China
Prior art keywords
compensation circuit
frequency compensation
current source
tube
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210049699.5A
Other languages
English (en)
Inventor
卫梦昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Shenlian Microelectronics Technology Co ltd
Original Assignee
Hangzhou Shenlian Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Shenlian Microelectronics Technology Co ltd filed Critical Hangzhou Shenlian Microelectronics Technology Co ltd
Priority to CN202210049699.5A priority Critical patent/CN114499417A/zh
Publication of CN114499417A publication Critical patent/CN114499417A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种提升运放AC性能的频率补偿电路，包括：第一级补偿电路和第二级补偿电路，所述第一级补偿电路包括差分输入管对MOS管M0和M1，尾电流源I0，以及第一级补偿电路的负载MOS管M3，其中，MOS管M0为输入管；所述第二级补偿电路包括驱动管M4和偏置电流源I1，所述驱动管M4和偏置电流源I1连接频率补偿电路的输出端Vout，MOS管M0的负载为电流源I2，M3为二极管接法；频率补偿电路的输出端Vout和M0与M1的源极之间跨接反馈通路。本发明可增大电路的GBW，且在静态下无系统性失调，提升高频电源噪声抑制能力。

Description

一种提升运放AC性能的频率补偿电路
技术领域
本发明属于模拟电路技术领域，涉及一种提升运放AC性能的频率补偿电路。
背景技术
运算放大器(Op Amp)作为电子系统中的标准单元，其基本性能指标包括增益和带宽，往往由一特殊指标GBW(Gain-Bandwidth-Product，增益带宽积)来定义。此外，电源抑制比(PSRR)表征了运放对于非理想电源扰动的抵抗能力，如今也获得越来越多的关注。
随着CMOS节点和尺寸的缩小，器件供电电压下降，传统的共源共栅(cascode)运放在低压下难以实现，因此，2级或多级运放变的必不可少，而多级运放需要频率补偿来保证工作与闭环状态的稳定性，这使得运放增益和带宽之间需要有所取舍。
图1所示为经典2级运放以及其Miller补偿实现方式，C0为其补偿电容，CL为等效负载电容。GBW由gm0/C0来决定，其中gm0为输入管M0的跨导，C0为补偿电容C0的电容值。为获得合理的稳定性，GBW通常被设计为0.5*gm4/CL，其中gm4/CL代表了第一个次极点，gm4为MOS管M4的跨导，CL为等效负载电容CL的电容值。这使得运放的GBW非常受限于负载电容CL。同时，在极低功耗的设计中，Vb点的寄生电容可能会导致GBW以内的另一个极点，使得稳定性进一步恶化。在这种情况下，GBW必须进一步降低来保证稳定性。另外，M4的栅极以电源VDD为参考电压，C0提供了从电源VDD到输出端Vout的前馈通道，因此，该电路在高频时对电源噪声的抑制能力较弱。
发明内容
为解决现有技术中的不足，本申请提供一种提升运放AC性能的频率补偿电路，可以降低因平衡增益和带宽所带来的妥协。
为了实现上述目标，本发明采用如下技术方案：
一种提升运放AC性能的频率补偿电路，包括第一级补偿电路和第二级补偿电路，所述第一级补偿电路包括差分输入管对MOS管M0和M1，尾电流源I0，以及第一级补偿电路的负载MOS管M3，其中，MOS管M0为输入管；所述第二级补偿电路包括驱动管M4和偏置电流源I1，所述驱动管M4和偏置电流源I1连接频率补偿电路的输出端Vout，MOS管M0的负载为电流源I2，M3为二极管接法；
频率补偿电路的输出端Vout和M0与M1的源极之间跨接反馈通路。
本发明进一步包括以下优选方案：
优选地，MOS管M0的栅极连接输入电压Vin，MOS管M0和和M1的源极与电流源I0负极连接，电流源I0正极接地，MOS管M1的漏极与MOS管M3的栅极和漏极连接，M3的源极连接电源VDD；
MOS管M0的漏极连接电流源I2的正极和驱动管M4的栅极，电流源I2的负极连接电源VDD；
驱动管M4的源极连接电源VDD，漏极连接偏置电流源I1的负极、M1的栅极和频率补偿电路的输出端Vout，偏置电流源I1的正极接地，输出端Vout通过等效负载电容CL接地。
优选地，所述频率补偿电路还包括电阻R1和电容C2，电阻R1的一端连接驱动管M4的栅极，另一端连接电容C2的正极，电容C2的负极连接电源VDD。
优选地，所述反馈通路包括补偿电容Cc，补偿电容Cc正极连接M0与M1的源极，负极连接频率补偿电路的输出端Vout。
优选地，补偿电容Cc满足：gm0/Cc<0.5*gm0*R1*gm4/CL，式中，gm0、gm4为MOS管M0、M4的跨导，Cc、CL为电容Cc、CL的电容值，R1为电阻R1的阻值。
优选地，负载M3和驱动管M4为NMOS管。
优选地，电流源I2的取值满足I2＝0.5*I0；
I2、I0分别为电流源I2、I0的取值。
优选地，MOS管M3与驱动管M4的沟道长度相同，并且M3与M4的沟道宽度成比例。
优选地，MOS管M3满足：(W3/L3)/(W4/L4)＝0.5*I0/I1；
其中，L3＝L4，L3、L4分别为M3、M4的沟道长度，W3、W4分别为M3、M4的沟道宽度，I1、I0分别为电流源I1、I0的取值。
本申请所达到的有益效果：
相较于图1的经典2级运放以及其Miller补偿实现方式，本发明M0的负载变为电流源I2，其中I2＝0.5*I0，保证运放的对称性；M3为二极管接法，与M4有相同沟道长度，并且宽度成比例；补偿电容Cc跨接在Vout和M0与M1的源极(虚地)之间，仅提供反馈通路。本发明Cc被设计为远小于图1电路中的C0，即在相同电容CL负载情况下，Cc<<C0，因此，本发明中的GBW为gm0/Cc，大大超过图1电路中的gm0/C0。
并且，由于本发明中不存在从VDD到Vout的前馈通道，其高频电源噪声抑制能力也大大加强。
本发明还包括用于降低补偿环路的品质因数的R1和C2，使得电路有更好的瞬态响应。
附图说明
图1是为经典2级运放以及其Miller补偿实现方式原理图；
图2是本发明一种提升运放AC性能的频率补偿电路原理图；
图3是实施例中图1电路的环路AC响应结果；
图4是实施例中本发明的环路AC响应结果；
图5是实施例中图1电路和本发明电路电源抑制能力结果；
图6是实施例中图1电路和本发明电路的瞬态响应结果；
图7是本发明电路在增益增强型共源共栅运放中的应用。
具体实施方式
下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本申请的保护范围。
如图2所示，本发明的一种提升运放AC性能的频率补偿电路，包括第一级补偿电路和第二级补偿电路，所述第一级补偿电路包括差分输入管对MOS管M0和M1，尾电流源I0，以及第一级补偿电路的负载MOS管M3，其中，MOS管M0为输入管；所述第二级补偿电路包括驱动管M4和偏置电流源I1，所述驱动管M4和偏置电流源I1连接频率补偿电路的输出端Vout；
与图1相比，本发明M0的负载变为电流源I2，优选地，I2的取值满足I2＝0.5*I0，，用于保证运放的对称性，I2、I0分别为电流源I2、I0的取值。
M3为二极管接法，与驱动管M4的沟道长度相同，并且M3与M4的沟道宽度成比例。
具体实施时，MOS管M3满足：(W3/L3)/(W4/L4)＝0.5*I0/I1，用于保证运放的对称性；
其中，L3＝L4，使得该电路中Vds0＝Vds1，以使得该电路在静态下无系统性失调，L3、L4分别为M3、M4的沟道长度，W3、W4分别为M3、M4的沟道宽度，I1、I0分别为电流源I1、I0的取值，Vds0和Vds1分别为M0的漏极-源极电压，和M1的漏极-源极电压。
频率补偿电路的输出端Vout和M0与M1的源极之间跨接反馈通路。
具体实施时，所述反馈通路包括补偿电容Cc，Cc跨接在Vout和M0/M1的源极(虚地)之间，将将频率补偿电路的输出端电压反馈至虚地。Cc仅提供了反馈通路，而非如图1中C0一样同时提供了反馈和前馈电路，Cc可以被设计为远小于图1电路中的C0。即在相同电容CL负载情况下，Cc<<C0。图2中C0功能与本发明中Cc类似，C0需满足：gm0/C0<0.5*gm4/CL；本发明中补偿电容Cc需满足：gm0/Cc<0.5*gm0*R1*gm4/CL，式中，gm0、gm4为MOS管M0、M4的跨导，Cc、CL为电容Cc、CL的电容值，R1为电阻R1的阻值。因此，本发明中的GBW为gm0/Cc，大大超过图1电路中的gm0/C0。并且，由于本发明中不存在从VDD到Vout的前馈通道，其高频电源噪声抑制能力也大大加强。
具体实施时，如图1所示，MOS管M0的栅极连接输入电压Vin，MOS管M0和和M1的源极与电流源I0负极连接，电流源I0正极接地，MOS管M1的漏极与MOS管M3的栅极和漏极连接，M3的源极连接电源VDD；
MOS管M0的漏极连接电流源I2的正极和驱动管M4的栅极，形成补偿环路，电流源I2的负极连接电源VDD；
驱动管M4的源极连接电源VDD，漏极连接偏置电流源I1的负极、M1的栅极和频率补偿电路的输出端Vout，偏置电流源I1的正极接地，输出端Vout通过等效负载电容CL接地。
M0既作为运放的共源输入管，又作为反馈环路的共栅输入管。因此，若M4栅极电容较小，第一个非主极点可被粗略估计为gm0*R1*gm4/CL，相比于图1所述经典电路增大了gm0*R1倍。
本发明的频率补偿电路还包括电阻R1和电容C2，用于降低补偿环路的品质因数(Q,quality factor)，使得该电路有更好的瞬态响应，具体的，电阻R1的一端连接驱动管M4的栅极，另一端连接电容C2的正极，电容C2的负极连接电源VDD。
具体实施时，M0和M1既可用NMOS也可用PMOS，负载M3和驱动管M4为NMOS管。
图3-6为具体实施结果，图3和图4比较了图1电路和本发明电路的GBW，可观察到，在同样功耗和负载条件下，本发明电路的GBW提升了5倍。
图5比较了图1电路和本发明的电路电源抑制能力，可观察到，在同样功耗和负载条件下，本发明电路的电源抑制能力提升了30dB。
图6比较了图1电路和本发明电路的瞬态响应，可观察到，在同样功耗和负载条件下，本发明电路的瞬态响应得到了5倍提升。
图2为该发明的一种通用形式，阐述本发明的原理。图7所示为本发明电路在增益增强型共源共栅运放中的应用，为本发明的一种推广型实际应用，该应用使得高增益和高带宽可同时获得。具体的，图7中运放为增益增强型Class AB运放，M10与M4均用作增益增强，使得运放第一级的输出阻抗提升，以获得更高增益。同时将Cc接至M0和M1的源极以补偿该运放的频率响应。除Cc和图2所阐述功能相同外，R1与C2，R2与C3，也与图2中的R1与C2功能相同。由本发明中的阐述可知，此处Cc选值可远低于图1经典电路中的C0，因而使得图7可获得远高于图1电路的带宽。
本发明申请人结合说明书附图对本发明的实施示例做了详细的说明与描述，但是本领域技术人员应该理解，以上实施示例仅为本发明的优选实施方案，详尽的说明只是为了帮助读者更好地理解本发明精神，而并非对本发明保护范围的限制，相反，任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。

Claims (9)

1.一种提升运放AC性能的频率补偿电路，包括第一级补偿电路和第二级补偿电路，所述第一级补偿电路包括差分输入管对MOS管M0和M1，尾电流源I0，以及第一级补偿电路的负载MOS管M3，其中，MOS管M0为输入管；所述第二级补偿电路包括驱动管M4和偏置电流源I1，所述驱动管M4和偏置电流源I1连接频率补偿电路的输出端Vout，其特征在于：
MOS管M0的负载为电流源I2，M3为二极管接法；
频率补偿电路的输出端Vout和M0与M1的源极之间跨接反馈通路。
2.根据权利要求1所述的一种提升运放AC性能的频率补偿电路，其特征在于：
MOS管M0的栅极连接输入电压Vin，MOS管M0和和M1的源极与电流源I0负极连接，电流源I0正极接地，MOS管M1的漏极与MOS管M3的栅极和漏极连接，M3的源极连接电源VDD；
MOS管M0的漏极连接电流源I2的正极和驱动管M4的栅极，电流源I2的负极连接电源VDD；
驱动管M4的源极连接电源VDD，漏极连接偏置电流源I1的负极、M1的栅极和频率补偿电路的输出端Vout，偏置电流源I1的正极接地，输出端Vout通过等效负载电容CL接地。
3.根据权利要求2所述的一种提升运放AC性能的频率补偿电路，其特征在于：
所述频率补偿电路还包括电阻R1和电容C2，电阻R1的一端连接驱动管M4的栅极，另一端连接电容C2的正极，电容C2的负极连接电源VDD。
4.根据权利要求1-3任意一项所述的一种提升运放AC性能的频率补偿电路，其特征在于：
所述反馈通路包括补偿电容Cc，补偿电容Cc正极连接M0与M1的源极，负极连接频率补偿电路的输出端Vout。
5.根据权利要求4所述的一种提升运放AC性能的频率补偿电路，其特征在于：
补偿电容Cc满足：gm0/Cc<0.5*gm0*R1*gm4/CL，式中，gm0、gm4为MOS管M0、M4的跨导，Cc、CL为电容Cc、CL的电容值，R1为电阻R1的阻值。
6.根据权利要求1所述的一种提升运放AC性能的频率补偿电路，其特征在于：
负载M3和驱动管M4为NMOS管。
7.根据权利要求1所述的一种提升运放AC性能的频率补偿电路，其特征在于：
电流源I2的取值满足I2＝0.5*I0；
I2、I0分别为电流源I2、I0的取值。
8.根据权利要求1所述的一种提升运放AC性能的频率补偿电路，其特征在于：
MOS管M3与驱动管M4的沟道长度相同，并且M3与M4的沟道宽度成比例。
9.根据权利要求8所述的一种提升运放AC性能的频率补偿电路，其特征在于：
MOS管M3满足：(W3/L3)/(W4/L4)＝0.5*I0/I1；
其中，L3＝L4，L3、L4分别为M3、M4的沟道长度，W3、W4分别为M3、M4的沟道宽度，I1、I0分别为电流源I1、I0的取值。
CN202210049699.5A 2022-01-17 2022-01-17 一种提升运放ac性能的频率补偿电路 Pending CN114499417A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210049699.5A CN114499417A (zh) 2022-01-17 2022-01-17 一种提升运放ac性能的频率补偿电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210049699.5A CN114499417A (zh) 2022-01-17 2022-01-17 一种提升运放ac性能的频率补偿电路

Publications (1)

Publication Number Publication Date
CN114499417A true CN114499417A (zh) 2022-05-13

Family

ID=81512192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210049699.5A Pending CN114499417A (zh) 2022-01-17 2022-01-17 一种提升运放ac性能的频率补偿电路

Country Status (1)

Country Link
CN (1) CN114499417A (zh)

Similar Documents

Publication Publication Date Title
CN108599728B (zh) 一种具有限流和钳位功能的误差放大器
CN111522389A (zh) 宽输入低压差线性稳压电路
FI121447B (fi) Kaskadiin kytkettyjen vahvistimien takaisinkytkentäverkko
EP0957574A2 (en) Multistage amplifier circuit with improved nested transconductance capacitance compensation
CN109546975B (zh) 运算跨导放大器
US7948294B2 (en) Mixer with high linearity
CN113612449A (zh) 一种运算放大器电路
US7295071B1 (en) High speed, high DC gain and wide dynamic range amplifier
US11196387B2 (en) Amplifier circuit with high-order damping circuit and the high-order damping circuit
CN106788295A (zh) 一种多级放大器
CN109462381A (zh) 一种适用于深亚微米cmos工艺的运算电流放大器
US9401679B1 (en) Apparatus and method for improving power supply rejection ratio
CN109120232B (zh) 适用于低噪声、宽动态范围的高带宽跨阻放大器
KR100804546B1 (ko) 선형성을 개선한 차동 증폭회로
CN111585516B (zh) 一种带输出箝位功能的运算放大器
CN111384940B (zh) 一种高线性度宽摆幅cmos电压跟随器
Carrillo et al. 1-V rail-to-rail bulk-driven CMOS OTA with enhanced gain and gain-bandwidth product
CN109687832B (zh) 带有启动电路的全差分运算放大器
US9231540B2 (en) High performance class AB operational amplifier
CN113641206B (zh) 配置滤波功能的集成电路
CN114499417A (zh) 一种提升运放ac性能的频率补偿电路
Lopez-Martin et al. On the optimal current followers for wide-swing current-efficient amplifiers
JP4545705B2 (ja) 差動増幅回路
Nayak et al. Design of high gain operational transconductance amplifiers in 180 nm CMOS technology
CN114629456A (zh) 输出级电路和ab类放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination