CN114498665A - 基于fpga实现的apf系统电压有效值保护模块及方法 - Google Patents

基于fpga实现的apf系统电压有效值保护模块及方法 Download PDF

Info

Publication number
CN114498665A
CN114498665A CN202210067626.9A CN202210067626A CN114498665A CN 114498665 A CN114498665 A CN 114498665A CN 202210067626 A CN202210067626 A CN 202210067626A CN 114498665 A CN114498665 A CN 114498665A
Authority
CN
China
Prior art keywords
protection
voltage
effective value
voltage effective
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210067626.9A
Other languages
English (en)
Other versions
CN114498665B (zh
Inventor
张继征
周东柳
陈子栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Disen Huatu Industrial Internet Of Things Technology Co ltd
Original Assignee
Kunshan Disen Huatu Industrial Internet Of Things Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Disen Huatu Industrial Internet Of Things Technology Co ltd filed Critical Kunshan Disen Huatu Industrial Internet Of Things Technology Co ltd
Priority to CN202210067626.9A priority Critical patent/CN114498665B/zh
Publication of CN114498665A publication Critical patent/CN114498665A/zh
Application granted granted Critical
Publication of CN114498665B publication Critical patent/CN114498665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/20—Active power filtering [APF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本发明涉及一种基于FPGA实现的APF系统电压有效值保护模块及方法，包括输入数据单元、平方累加模块、乘法器、寄存器和保护比较模块；输入数据单元用于输入三相电压中每相电压瞬时值、以及用于输入预电压有效值保护上下限；平方累加模块用于每相电压瞬时值计算得到平方累加电压有效值；乘法器用于得到乘法器电压有效值和电压有效值保护上下限；寄存器存储乘法器计算出的电压有效值保护上下限；保护比较模块将电压有效值保护上下限与每相的乘法器电压有效值比较。本发明通过复用乘法器对电压有效值和保护上下限值进行分时计算能够准确的均衡计算准确性、提高比较精度，并且控制稳定的计算量，提高系统的计算和保护效果。

Description

基于FPGA实现的APF系统电压有效值保护模块及方法
技术领域
本发明属于无功补偿控制技术领域，具体涉及一种基于FPGA实现的APF系统电压有效值保护模块及方法。
背景技术
FPGA主控制器负责整个APF系统的协调控制和监控，其需实现谐波提取和无功计算、三相电网锁相、网侧电流闭环控制、APF补偿电流基准跟踪控制、系统保护逻辑控制、高速光纤通信和用户交互显示等功能；
高压动态无功补偿(APF)系统安全保护技术是静止无功发生器的核心技术，随着电力电子技术的进步和成本的降低，电力电子设备的应用愈加广泛，对APF系统电压的有效值保护难度也愈加困难；现有的APF系统对电压的有效值不便于进行计算和保护，对电压有效值的计算精度有待提高，并且计算负担过大，不能同时复用计算有效值和保护上下限，进而导致无法准确的均衡计算精度和计算量的问题；因此，发明人欲针对现有技术存在的问题对其进行改进。
发明内容
本发明提供一种基于FPGA实现的APF系统电压有效值保护模块及方法，其能够准确的均衡计算准确性、提高比较精度，通过复用乘法器对电压有效值和保护上下限值进行分时计算，并且控制稳定的计算量，提高系统的计算和保护效果。
其具体技术方案如下：
基于FPGA实现的APF系统电压有效值保护模块，包括清零单元、使能信号单元、标志信号单元、输入数据单元、输出数据单元、平方累加模块、乘法器、寄存器和保护比较模块；所述清零单元用于接收全局清零信号触发清零；所述使能信号单元用于识别保护封锁信号；所述标志信号单元用于更新上下限的保护幅值；所述输入数据单元用于输入三相电压中每相电压瞬时值、以及用于输入预电压有效值保护上限和预电压有效值保护下限；所述平方累加模块用于根据所述每相电压瞬时值计算得到每相的平方累加电压有效值；所述乘法器用于根据每相的所述平方累加电压有效值得到每相的乘法器电压有效值，以及分时复用于根据所述预电压有效值保护上限和所述预电压有效值保护下限计算电压有效值保护上限和电压有效值保护下限；所述寄存器用于保存所述乘法器计算出的电压有效值保护上限和电压有效值保护下限；所述保护比较模块用于将所述电压有效值保护上限和电压有效值保护下限分别与每相的所述乘法器电压有效值比较；所述输出数据单元用于根据比较结果输出目前所述电压有效值保护模块的电压有效值保护状态。
还包括一种基于FPGA实现的APF系统电压有效值保护方法，包括清零步骤、使能信号步骤、标志信号步骤、输入数据步骤、输出数据步骤、平方累加步骤、乘法步骤、寄存步骤和保护比较步骤；
所述清零步骤用于接收全局清零信号触发清零；
所述使能信号步骤用于识别保护封锁信号；
所述标志信号步骤用于更新上下限的保护幅值；
所述输入数据步骤用于输入三相电压中每相电压瞬时值、以及用于输入预电压有效值保护上限和预电压有效值保护下限；
所述平方累加步骤用于根据所述每相电压瞬时值计算得到每相的平方累加电压有效值；
所述乘法步骤用于根据每相的所述平方累加电压有效值得到每相的乘法电压有效值，以及分时复用于根据所述预电压有效值保护上限和所述预电压有效值保护下限计算电压有效值保护上限和电压有效值保护下限；
所述寄存步骤用于保存所述乘法步骤计算出的电压有效值保护上限和电压有效值保护下限；
所述保护比较步骤用于将所述电压有效值保护上限和电压有效值保护下限分别与每相的所述乘法电压有效值比较；
所述输出数据步骤用于根据比较结果输出目前所述电压有效值保护模块的电压有效值保护状态。
本发明的技术方案相对于现有技术的有益效果如下：
本发明所公开的APF系统电压有效值保护模块及方法基于FPGA实现，并且通过复用乘法器对电压有效值和保护上下限值进行分时计算，能够准确的均衡计算准确性、提高比较精度，并且控制稳定的计算量，提高系统的计算和保护效果。
附图说明
图1为本发明的电压有效值保护模块及方法的工作流程图；
图2为本发明的电压有效值保护模块的有效值顶层实体的程序图；
图3为本发明的电压有效值保护模块的复用乘法器的顶层实体的程序图；
图4为本发明的电压有效值保护模块的复用乘法器的保护上下限计算标志产生模块的程序图；
图5为本发明的电压有效值保护模块的复用乘法器输入端的选择操作程序图；
图6为本发明的电压有效值保护模块的线路RMS多输出控制器程序图；
图7为本发明的电压有效值保护模块的存储保护上下限寄存器的程序图；
图8为本发明的电压有效值保护模块的有效值平方累加模块的程序图；
图9为本发明的电压有效值保护模块的线路保护模块的程序图；
图10为本发明的电压有效值保护模块的相序选择模块的程序图。
具体实施方式
下面结合附图和以下实施例对本发明的基于FPGA实现的APF系统电压有效值保护模块及方法进一步的详细说明。
参照图1所示，基于FPGA实现的APF系统电压有效值保护模块，包括清零单元、使能信号单元、标志信号单元、输入数据单元、输出数据单元、平方累加模块、乘法器、寄存器和保护比较模块；
所述清零单元用于接收全局清零信号触发清零；
所述使能信号单元用于识别保护封锁信号；
所述标志信号单元用于更新上下限的保护幅值；
所述输入数据单元用于输入三相电压中每相电压瞬时值、以及用于输入预电压有效值保护上限和预电压有效值保护下限；
所述平方累加模块用于根据所述每相电压瞬时值计算得到每相的平方累加电压有效值；
所述乘法器用于根据每相的所述平方累加电压有效值得到每相的乘法器电压有效值，以及分时复用于根据所述预电压有效值保护上限和所述预电压有效值保护下限计算电压有效值保护上限和电压有效值保护下限；
所述寄存器用于保存所述乘法器计算出的电压有效值保护上限和电压有效值保护下限；
所述保护比较模块用于将所述电压有效值保护上限和电压有效值保护下限分别与每相的所述乘法器电压有效值比较；
所述输出数据单元用于根据比较结果输出目前所述电压有效值保护模块的电压有效值保护状态。
进一步地，所述电压有效值包括有效值顶层实体和有效值顶层实体内部的复用乘法器；有效值顶层实体包括多个信号单元，信号单元类型包括清零单元、使能信号单元、标志信号单元、多个输入数据单元和输出数据单元；复用乘法器的信号单元包括通知信号单元、多个乘法器数据输入单元、标志信号单元和乘法器数据输出单元；通知信号单元用于识别更新上下限的保护幅值，定义为高电平有效，更新幅值；乘法器数据输入单元用于识别电压有效值保护上、下限；乘法器数据输入单元还包括用于计算出电压有效值的乘法器电压有效值计算单元，标志信号单元用于生成保护上、下限结束标志，乘法器输出单元用于对计算出的保护上、下限值或电压有效值进行输出。
有效值顶层实体的信号单元还包括时钟单元，用于产生系统的全局时钟。
表1有效值顶层实体的信号单元的定义
Figure BDA0003480794500000051
Figure BDA0003480794500000061
表2复用乘法器的信号说明
信号 类型 意义
Clk_50M 50M时钟输入 时钟
Set_en 通知信号单元 同Paramter_Upd
Ov_data[13..0] 数据输入 预电压有效值保护上限
Un_data[13..0] 数据输入 预电压有效值保护下限
Line_RMS_Data[32.0] 数据输入 平方累加电压有效值
Ov_en 标志信号单元 保护上限计算结束的标志
Un_en 标志信号单元 保护下限计算结束的标志
Ov_limit[32..0] 数据输出 乘法器计算出电压保护上限值
Line_RMS[32..0] 数据输出 乘法器计算出的电压有效值
Un_limit[32..0] 数据输出 乘法器计算出的电压保护下限值
进一步地，复用乘法器的底层设计如下：
结合图2所示，其中，顶层实体从电压有效值保护上、下限输入单元输入电压有效值的上下限值至实体内部，顶层实体计算出对应的保护上下限，并且进行储存，再实时通过三相电压瞬时值的线路数据单元监测三相电路的电压，三相电路分为ABC三相，顶层实体内部计算出有效值，有效值与计算出的上下限进行比较，通过输出数据单元输出单元将比较结果输出；其中，ABC三相电路的保护上下限均相同。
在某些实施例中，复用乘法器的底层设计被配置为：
结合图4所示，乘法器中的保护上下限计算标志产生模块的输入set_en为一个上升沿，持续时间为1个时钟周期，对应产生9个时钟周期的flag信号，在flag信号判定为高电平时计算保护的上下限；并且结合图5所示，表示复用乘法器输入端的控制操作。
当flag为高电平时，所述乘法器按式Ⅰ计算所述电压有效值保护上限或所述电压有效值保护下限：
Limit1＝(k2·k2)·data1 式Ⅰ，
其中，Limit1为所述电压有效值保护上限或所述电压有效值保护下限，data1为输入的所述预电压有效值保护上限或所述预电压有效值保护下限的数据，k2·k2为组合系数。
所述乘法器按式Ⅱ计算出每相的所述乘法器电压有效值：
Limit2＝(k2·k2)·data2 式Ⅱ，
其中，Limit2为每相的所述乘法器电压有效值，data2为每相的所述平方累加电压有效值，k2·k2为组合系数。
具体的所述组合系数按式Ⅲ计算：
Figure BDA0003480794500000071
其中，u为采样的电压最大值，优选的是，所述电压最大值减去直流偏置；k1为输入的设定系数；k0为采样系数，为常数。
在某些实施例中，如刚并网时，APF根据其采样的电压最大值，也称为峰值，比如，可以为一个工频正弦周期的电压最大值作为上式中的电压最大值u；本发明对采样的方式不做具体限定。
将采样系数k0和输入电压u输入至上式，进而得到和k2 2的比例关系，即得到恒量k2·k2的计算方法。
根据上式可以得到，在取定k1时，k2 2值也相应确定，本实施例的系统中选取k1＝122，k2＝63173，进而得到设定恒量k2·k2值，进而由复用乘法器计算出保护上下限值，进而提高比较精度同时保证了计算量不会过多。复用乘法器对有效值进行计算，同样对保护上下限值进行复用计算。
所述有效值保护模块通过顶层实体计算出对应的保护上下限，并且进行储存，再实时通过三相电压瞬时值的线路数据单元监测三相电路的电压，顶层实体内部计算出有效值，有效值与计算出的保护上下限进行比较，通过输出数据单元输出单元将比较结果输出；其中，三相电路的保护上下限相同。
结合图6-图7所示，还包括用于控制数据输出流向的输出控制模块，复用乘法器计算出结果后，通过输出控制模块将计算得出的保护上下限数据存入寄存器中，再经过图6所示的线路RMS多控制器控制输出数据的流向，设置保护上下限的操作，则计算得到的数据存储至图7所示的存储保护上下限寄存器中。
在某些实施例中，结合图8所示，所述平方累加模块被配置为：采集到每相的一个或多个工频正弦周期的多个电压瞬时值，减去直流偏置后再对每个电压瞬时值进行平方并累加，得出累加结果后再除以一个或多个工频正弦周期内采集的电压瞬时值的数据数量，输出平方累加电压有效值，同时输出标志信号；其中，本实施例中选为一个工频正弦周期采集128个电压瞬时值；采集到一个工频正弦周期的128个数据，减去直流偏置后再求平方进行累加，得出累加结果后再除以一个工频正弦周期内采集的数据数量128，并且由RMS_Ready输出标志信号，Line_RMS_Data[32..0]为输出的最终计算结果；
其中需要说明的是：工频，是指电力系统的发电、输电、变电与配电设备以及工业与民用电气设备采用的额定频率，单位赫兹HZ。我国采用50Hz为一工频。
在某些可选的实施例中，所述保护比较模块包括比较计算单元、相序选择单元和比较输出单元；
所述比较计算单元用于识别输入的所述乘法器电压有效值是否触及所述电压有效值保护上限或电压有效值保护下限并输出比较结果；
所述相序选择单元用于没有触及时所述电压有效值保护上限或所述电压有效值保护下限时进行相位选择；优选的是，没有触及时所述电压有效值保护上限或所述电压有效值保护下限时，重复等待若干次；作为一些优选的实施方式，选为重复等待6次；
所述比较输出单元用于触及时所述电压有效值保护上限或所述电压有效值保护下限时根据所述比较结果输出所述电压有效值保护状态，并且停止当前相直至保护故障清除
将上述累加的结果进入复用乘法器，乘以特定系数后进入保护比较模块中的保护比较模块，并结合图9所示，乘以特定系数后进入保护比较模块—Line_RMS_Prot，对当前计算的任一相电压有效值进行计算，然后与保护上下限值进行比较；其比较结果的判定为：
结合图10所示，所述保护比较模块通过所述比较计算单元将所述电压有效值保护上限和电压有效值保护下限分别与每相的所述乘法器电压有效值比较，其比较结果的判定方法为：
1)将任一相位默认为第一相位(A相位)，设定其他相位的跳转顺序，所述相序选择单元设定比较次数，重复多次比较，如在设定次数的比较完成后，均没有触及电压有效值保护上、下限，则判定其为正常电压，所述相序选择单元令其跳转至下一相(B相-C相)，并控制每个相位的循环跳转；
2)比较的任一相位乘法器电压有效值触及电压有效值保护上限或电压有效值保护下限时，所述比较输出单元输出电压有效值保护状态为过压或欠压，停止保护比较模块对每一相位电压的比较并输出故障信号，直至保护故障清除。
其中：保护比较模块的输出选用二进制值进行输出，特定的二进制值对应特定的输出结果，结合表3对保护比较模块进行说明。
表3保护比较模块的相序选择单元和比较输出单元的说明
Figure BDA0003480794500000101
Figure BDA0003480794500000111
在某些可选的实施例中，还公开一种基于FPGA实现的APF系统电压有效值保护方法，包括清零步骤、使能信号步骤、标志信号步骤、输入数据步骤、输出数据步骤、平方累加步骤、乘法步骤、寄存步骤和保护比较步骤；
所述清零步骤用于接收全局清零信号触发清零；
所述使能信号步骤用于识别保护封锁信号；
所述标志信号步骤用于更新上下限的保护幅值；
所述输入数据步骤用于输入三相电压中每相电压瞬时值、以及用于输入预电压有效值保护上限和预电压有效值保护下限；
所述平方累加步骤用于根据所述每相电压瞬时值计算得到每相的平方累加电压有效值；
所述乘法步骤用于根据每相的所述平方累加电压有效值得到每相的乘法电压有效值，以及分时复用于根据所述预电压有效值保护上限和所述预电压有效值保护下限计算电压有效值保护上限和电压有效值保护下限；
所述寄存步骤用于保存所述乘法步骤计算出的电压有效值保护上限和电压有效值保护下限；
所述保护比较步骤用于将所述电压有效值保护上限和电压有效值保护下限分别与每相的所述乘法电压有效值比较；
所述输出数据步骤用于根据比较结果输出目前所述电压有效值保护模块的电压有效值保护状态。
在某些可选的实施例中，进一步地，所述乘法步骤按式Ⅰ计算所述电压有效值保护上限或所述电压有效值保护下限：
Limit1＝(k2·k2)·data1 式Ⅰ，
其中，Limit1为所述电压有效值保护上限或所述电压有效值保护下限，data1为输入的所述预电压有效值保护上限或所述预电压有效值保护下限的数据，k2·k2为组合系数；
所述乘法步骤按式Ⅱ计算出每相的所述乘法电压有效值：
Limit2＝(k2·k2)·data2 式Ⅱ，
其中，Limit2为每相的所述乘法电压有效值，data2为每相的所述平方累加电压有效值，k2·k2为组合系数；
所述组合系数按式Ⅲ计算：
Figure BDA0003480794500000121
其中，u为采样的电压最大值，优选的是，所述电压最大值减去直流偏置；k1为输入的设定系数；k0为采样系数，为常数。
本发明所公开的APF系统电压有效值保护模块及方法基于FPGA实现，并且通过复用乘法器对电压有效值和保护上下限值进行分时计算，能够准确的均衡计算准确性、提高比较精度，并且控制稳定的计算量，提高系统的计算和保护效果。
以上所述实施例仅仅是本发明的优选实施方式进行描述，并非对本发明的范围进行限定，基于本发明中的实施方式，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围，在不脱离本发明构思的前提下，本领域普通技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明的权利要求书确定的保护范围内。

Claims (10)

1.基于FPGA实现的APF系统电压有效值保护模块，其特征在于：包括清零单元、使能信号单元、标志信号单元、输入数据单元、输出数据单元、平方累加模块、乘法器、寄存器和保护比较模块；
所述清零单元用于接收全局清零信号触发清零；
所述使能信号单元用于识别保护封锁信号；
所述标志信号单元用于更新上下限的保护幅值；
所述输入数据单元用于输入三相电压中每相电压瞬时值、以及用于输入预电压有效值保护上限和预电压有效值保护下限；
所述平方累加模块用于根据所述每相电压瞬时值计算得到每相的平方累加电压有效值；
所述乘法器用于根据每相的所述平方累加电压有效值得到每相的乘法器电压有效值，以及分时复用于根据所述预电压有效值保护上限和所述预电压有效值保护下限计算电压有效值保护上限和电压有效值保护下限；
所述寄存器用于保存所述乘法器计算出的电压有效值保护上限和电压有效值保护下限；
所述保护比较模块用于将所述电压有效值保护上限和电压有效值保护下限分别与每相的所述乘法器电压有效值比较；
所述输出数据单元用于根据比较结果输出目前所述电压有效值保护模块的电压有效值保护状态。
2.根据权利要求1所述的APF系统电压有效值保护模块，其特征在于：所述乘法器按式Ⅰ计算所述电压有效值保护上限或所述电压有效值保护下限：
Limit1＝(k2·k2)·data1 式Ⅰ，
其中，Limit1为所述电压有效值保护上限或所述电压有效值保护下限，data1为输入的所述预电压有效值保护上限或所述预电压有效值保护下限的数据，k2·k2为组合系数。
3.根据权利要求1所述的APF系统电压有效值保护模块，其特征在于：所述乘法器按式Ⅱ计算出每相的所述乘法器电压有效值：
Limit2＝(k2·k2)·data2 式Ⅱ，
其中，Limit2为每相的所述乘法器电压有效值，data2为每相的所述平方累加电压有效值，k2·k2为组合系数。
4.根据权利要求2或3任一所述的APF系统电压有效值保护模块，其特征在于：所述组合系数按式Ⅲ计算：
Figure FDA0003480794490000021
其中，u为采样的电压最大值，优选的是，所述电压最大值减去直流偏置；k1为输入的设定系数；k0为采样系数，为常数。
5.跟据权利要求1所述的APF系统电压有效值保护模块，其特征在于：所述平方累加模块被配置为：采集到每相的一个或多个工频正弦周期的多个所述电压瞬时值，减去直流偏置后再对每个所述电压瞬时值进行平方并累加，得出累加结果后再除以一个或多个工频正弦周期内采集的电压瞬时值的数据数量，输出平方累加电压有效值，同时输出标志信号；优选的是：一个工频正弦周期采集128个所述电压瞬时值。
6.根据权利要求1所述的APF系统电压有效值保护模块，其特征在于：所述保护比较模块包括比较计算单元、相序选择单元和比较输出单元，
所述比较计算单元用于识别输入的所述乘法器电压有效值是否触及所述电压有效值保护上限或所述电压有效值保护下限并输出比较结果；
所述相序选择单元用于没有触及时所述电压有效值保护上限或所述电压有效值保护下限时进行相位选择，优选的是，没有触及时所述电压有效值保护上限或所述电压有效值保护下限时，重复等待若干次；进一步优选的是，重复等待6次；
所述比较输出单元用于触及时所述电压有效值保护上限或所述电压有效值保护下限时，根据所述比较结果输出所述电压有效值保护状态，并且停止当前相直至保护故障清除。
7.根据权利要求6所述的APF系统电压有效值保护模块，其特征在于：所述保护比较模块通过所述比较计算单元将所述电压有效值保护上限和电压有效值保护下限分别与每相的所述乘法器电压有效值比较，其比较结果的判定方法为：
1)将任一相位默认为第一相位，设定其他相位的跳转顺序，所述相序选择单元设定比较次数，重复多次比较，如在设定次数的比较完成后，均没有触及电压有效值保护上、下限，则判定其为正常电压，所述相序选择单元令其跳转至下一相，并控制每个相位的循环跳转；
2)比较的任一相位乘法器电压有效值触及电压有效值保护上限或电压有效值保护下限时，所述比较输出单元输出电压有效值保护状态为过压或欠压，停止保护比较模块对每一相位电压的比较并输出故障信号，直至保护故障清除。
8.根据权利要求1所述的APF系统电压有效值保护模块，其特征在于：定义所述清零单元、使能信号单元、标志信号单元为高电平有效；
所述清零单元高电平时触发清零，所述使能信号单元高电平时触发识别保护封锁信号，所述标志信号单元高电平时更新幅值。
9.一种基于FPGA实现的APF系统电压有效值保护方法，其特征在于，包括清零步骤、使能信号步骤、标志信号步骤、输入数据步骤、输出数据步骤、平方累加步骤、乘法步骤、寄存步骤和保护比较步骤；
所述清零步骤用于接收全局清零信号触发清零；
所述使能信号步骤用于识别保护封锁信号；
所述标志信号步骤用于更新上下限的保护幅值；
所述输入数据步骤用于输入三相电压中每相电压瞬时值、以及用于输入预电压有效值保护上限和预电压有效值保护下限；
所述平方累加步骤用于根据所述每相电压瞬时值计算得到每相的平方累加电压有效值；
所述乘法步骤用于根据每相的所述平方累加电压有效值得到每相的乘法电压有效值，以及分时复用于根据所述预电压有效值保护上限和所述预电压有效值保护下限计算电压有效值保护上限和电压有效值保护下限；
所述寄存步骤用于保存所述乘法步骤计算出的电压有效值保护上限和电压有效值保护下限；
所述保护比较步骤用于将所述电压有效值保护上限和电压有效值保护下限分别与每相的所述乘法电压有效值比较；
所述输出数据步骤用于根据比较结果输出目前所述电压有效值保护模块的电压有效值保护状态。
10.根据权利要求9所述的APF系统电压有效值保护方法，其特征在于：
所述乘法步骤按式Ⅰ计算所述电压有效值保护上限或所述电压有效值保护下限：
Limit1＝(k2·k2)·data1 式Ⅰ，
其中，Limit1为所述电压有效值保护上限或所述电压有效值保护下限，data1为输入的所述预电压有效值保护上限或所述预电压有效值保护下限的数据，k2·k2为组合系数；
所述乘法步骤按式Ⅱ计算出每相的所述乘法电压有效值：
Limit2＝(k2·k2)·data2 式Ⅱ，
其中，Limit2为每相的所述乘法电压有效值，data2为每相的所述平方累加电压有效值，k2·k2为组合系数；
所述组合系数按式Ⅲ计算：
Figure FDA0003480794490000061
其中，u为采样的电压最大值，优选的是，所述电压最大值减去直流偏置；k1为输入的设定系数；k0为采样系数，为常数。
CN202210067626.9A 2022-01-20 2022-01-20 基于fpga实现的apf系统电压有效值保护模块及方法 Active CN114498665B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210067626.9A CN114498665B (zh) 2022-01-20 2022-01-20 基于fpga实现的apf系统电压有效值保护模块及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210067626.9A CN114498665B (zh) 2022-01-20 2022-01-20 基于fpga实现的apf系统电压有效值保护模块及方法

Publications (2)

Publication Number Publication Date
CN114498665A true CN114498665A (zh) 2022-05-13
CN114498665B CN114498665B (zh) 2023-10-13

Family

ID=81472572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210067626.9A Active CN114498665B (zh) 2022-01-20 2022-01-20 基于fpga实现的apf系统电压有效值保护模块及方法

Country Status (1)

Country Link
CN (1) CN114498665B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250699A (ja) * 1999-12-28 2001-09-14 Toshiba Lighting & Technology Corp 放電ランプ点灯装置および照明装置
CN101599628A (zh) * 2009-07-10 2009-12-09 西安电子科技大学 基于fpga的固态功率控制器反时限过电流保护装置
CN103368182A (zh) * 2013-08-08 2013-10-23 东南大学 模块化多机并联式大功率apf控制系统和实现方法
CN103474966A (zh) * 2013-09-12 2013-12-25 国家电网公司 一种电容器谐波谐振过电压检测方法及保护装置
CN107515329A (zh) * 2017-08-30 2017-12-26 国电南瑞科技股份有限公司 一种基于数字滤波的igbt综合过电流保护方法及系统
CN108429262A (zh) * 2018-04-03 2018-08-21 辽宁石油化工大学 一种新型的电能质量保护系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250699A (ja) * 1999-12-28 2001-09-14 Toshiba Lighting & Technology Corp 放電ランプ点灯装置および照明装置
CN101599628A (zh) * 2009-07-10 2009-12-09 西安电子科技大学 基于fpga的固态功率控制器反时限过电流保护装置
CN103368182A (zh) * 2013-08-08 2013-10-23 东南大学 模块化多机并联式大功率apf控制系统和实现方法
CN103474966A (zh) * 2013-09-12 2013-12-25 国家电网公司 一种电容器谐波谐振过电压检测方法及保护装置
CN107515329A (zh) * 2017-08-30 2017-12-26 国电南瑞科技股份有限公司 一种基于数字滤波的igbt综合过电流保护方法及系统
CN108429262A (zh) * 2018-04-03 2018-08-21 辽宁石油化工大学 一种新型的电能质量保护系统

Also Published As

Publication number Publication date
CN114498665B (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
CN104953606B (zh) 一种孤岛微网公共耦合点电压不平衡网络化分层补偿方法
Li et al. A novel time-domain current-detection algorithm for shunt active power filters
Kesler et al. A novel control method for unified power quality conditioner (UPQC) under non-ideal mains voltage and unbalanced load conditions
Badrzadeh et al. Power system harmonic analysis in wind power plants—Part I: Study methodology and techniques
Ucar et al. 3-Phase 4-leg unified series–parallel active filter system with ultracapacitor energy storage for unbalanced voltage sag mitigation
CN106532736A (zh) 基于改进瞬时对称分量法的svg负序零序电流补偿方法
CN109738703A (zh) 高压宽频带阻抗测量装置及其控制方法
CN103744396A (zh) 一种应用于svg、apf协调控制的装置
US5539651A (en) Apparatus and method for determining the effects of harmonics on electric power systems
Gupta et al. Neural network based shunt active filter for harmonic and reactive power compensation under non-ideal mains voltage
Simić et al. Design and evaluation of computer-based electrical power quality signal generator
Karimi-Ghartemani et al. Extraction of signals for harmonics, reactive current and network-unbalance compensation
CN106026135A (zh) 一种电能质量综合治理装置及其方法
Pretorius et al. An evaluation of some alternative methods of power resolution in a large industrial plant
Orts-Grau et al. Discussion on useless active and reactive powers contained in the IEEE standard 1459
US10816578B2 (en) System and method for filtering harmonic frequencies in an electrical energy meter
CN114498665A (zh) 基于fpga实现的apf系统电压有效值保护模块及方法
CN109462245B (zh) 基于最小二乘法的局域电网负序不平衡综合治理方法
Cataliotti et al. A time-domain strategy for the measurement of IEEE Standard 1459-2000 power quantities in nonsinusoidal three-phase and single-phase systems
CN116008649A (zh) 交流变频器输入量计算方法、装置、空调及存储介质
Chisepo et al. Towards Asymmetrical Modeling of Voltage Stability in the Presence of GICs
Caldeira et al. Impact analysis of the BESS insertion in electric grid using real-time simulation
RU2524347C2 (ru) Устройство компенсации тока замыкания на землю в трехфазных электрических сетях (варианты)
Marafao et al. Power factor analysis under nonsinusoidal and unbalanced systems
Hope et al. Microprocessor-based active and reactive power measurement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant