CN114495832B - 像素驱动电路和显示面板 - Google Patents

Abstract

本申请提供一种像素驱动电路和显示面板；该像素驱动电路通过设置采样电路和补偿电路，通过对驱动晶体管的第二电极进行采样，在驱动晶体管的各电极连接的线路出现短路时，可以采样到异常电压，并在采样到异常电压时，通过补偿电路对驱动晶体管的栅极和第一电极的输入电压进行修正，避免异常电压传递至发光单元，从而消除显示面板中的异常显示点，避免显示面板出现常亮现象。

Description

像素驱动电路和显示面板

技术领域

本申请涉及移动显示技术领域，尤其是涉及一种像素驱动电路和显示面板。

背景技术

AMOLED(Active Matrix Organic Light Emitting Diode，有源矩阵有机发光二极管)显示器件由于高对比度、低功耗、可柔性等优点被广泛应用。现有AMOLED显示器件的驱动电路会采用3T1C(3个薄膜晶体管1个存储电容)的设计方式。但在AMOLED显示器件的使用过程中，存在由于制备工艺或者使用引起的短路问题，具体会导致部分像素出现常亮现象，无法实现全黑显示，影响显示效果。

所以，现有显示器件存在线路中出现短路导致出现常亮现象所导致的显示不良的技术问题。

发明内容

本申请实施例提供一种像素驱动电路和显示面板，用以解决现有显示器件存在线路中出现短路导致出现常亮现象所导致的显示不良的技术问题。

本申请实施例提供一种像素驱动电路，该像素驱动电路包括多条扫描线和多条数据线，所述多条扫描线与多条数据线限定出多个子像素单元，所述子像素单元连接至少一条扫描线和一条数据线，所述子像素单元包括：

发光单元；

电源电压端，包括第一电源电压端和第二电源电压端，所述第二电源电压端与所述发光单元的负极连接；

驱动电路，包括驱动晶体管和存储电容，所述驱动晶体管的栅极电连接所述数据线，所述驱动晶体管的第一电极电连接所述第一电源电压端，所述驱动晶体管的第二电极连接所述发光单元的正极，所述存储电容的一极板连接所述驱动晶体管的栅极，所述存储电容的另一极板连接所述驱动晶体管的第二电极；

采样电路，所述采样电路电连接所述驱动晶体管的第二电极，用于对所述驱动晶体管的第二电极的电压进行采样；

补偿电路，电连接所述驱动晶体管的栅极和第一电极，所述补偿电路用于在所述采样电路采样的第二电极的电压存在异常时，修正所述驱动晶体管的栅极和第一电极的输入电压。

在一些实施例中，所述补偿电路与所述数据线连接，所述补偿电路用于在所述采样电路采样的第二电极的电压存在异常时，输入所述数据线的数据信号修正所述驱动晶体管的栅极和第一电极的输入电压。

在一些实施例中，所述补偿电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，所述扫描线包括第一时钟信号线、第二时钟信号线和第三时钟信号线，所述第一晶体管的栅极连接所述第一时钟信号线，所述第一晶体管的第一电极连接所述数据线，所述第一晶体管的第二电极连接所述第三晶体管的栅极，所述第二晶体管的栅极连接所述第二时钟信号线，所述第二晶体管的第一电极连接所述第三时钟信号线，所述第二晶体管的第二电极连接所述第三晶体管的栅极，所述第三晶体管的第一电极连接所述第一电源电压端，所述第三晶体管的第二电极连接所述驱动晶体管的第一电极，所述第四晶体管的栅极连接所述第三时钟信号线，所述第四晶体管的第一电极连接所述数据线，所述第四晶体管的第二电极连接所述驱动晶体管的栅极。

在一些实施例中，所述驱动电路还包括第五晶体管、第一开关和复位信号端，所述扫描线还包括第四时钟信号线，所述第五晶体管的栅极连接所述第四时钟信号线，所述第五晶体管的第一电极连接所述第一开关的一端，所述第五晶体管的第二电极连接所述驱动晶体管的第二电极，所述第一开关另一端连接所述复位信号端。

在一些实施例中，所述采样电路包括模数转换器和第二开关，所述第二开关一端连接所述模数转换器，所述第二开关另一端连接所述第五晶体管的第一电极。

在一些实施例中，所述补偿电路输入的数据信号小于相邻子像素单元的数据线输入的数据信号。

在一些实施例中，所述补偿电路包括第一补偿电路和第二补偿电路，所述第一补偿电路与所述驱动晶体管的栅极电连接，所述第二补偿电路与所述驱动晶体管的第一电极电连接。

在一些实施例中，所述像素驱动电路还包括补偿信号线，所述第一补偿电路与所述第二补偿电路中的至少一个电连接所述补偿信号线，所述补偿信号线用于在所述采样电路采样的第二电极的电压存在异常时，向所述第一补偿电路与所述第二补偿电路中的至少一个输入补偿信号。

在一些实施例中，所述第一补偿电路与所述补偿信号线连接，所述第二补偿电路与所述数据线连接；或者所述第一补偿电路与所述数据线连接，所述第二补偿电路与所述补偿信号线连接。

同时，本申请实施例提供一种显示面板，该显示面板包括像素驱动电路，所述像素驱动电路包括多条扫描线和多条数据线，所述多条扫描线与多条数据线限定出多个子像素单元，所述子像素单元连接至少一条扫描线和一条数据线，所述子像素单元包括：

发光单元；

电源电压端，包括第一电源电压端和第二电源电压端，所述第二电源电压端与所述发光单元的负极连接；

驱动电路，包括驱动晶体管和存储电容，所述驱动晶体管的栅极电连接所述数据线，所述驱动晶体管的第一电极电连接所述第一电源电压端，所述驱动晶体管的第二电极连接所述发光单元的正极，所述存储电容的一极板连接所述驱动晶体管的栅极，所述存储电容的另一极板连接所述驱动晶体管的第二电极；

采样电路，所述采样电路电连接所述驱动晶体管的第二电极，用于对所述驱动晶体管的第二电极的电压进行采样；

补偿电路，电连接所述驱动晶体管的栅极和第一电极，所述补偿电路用于在所述采样电路采样的第二电极的电压存在异常时，修正所述驱动晶体管的栅极和第一电极的输入电压。

有益效果：本申请提供一种像素驱动电路和显示面板；该像素驱动电路包括多条扫描线和多条数据线，多条扫描线与多条数据线限定出多个子像素单元，子像素单元连接至少一条扫描线和一条数据线，子像素单元包括发光单元、电源电压端、驱动电路、采样电路和补偿电路，电源电压端包括第一电源电压端和第二电源电压端，第二电源电压端与发光单元的负极连接，驱动电路包括驱动晶体管和存储电路，驱动晶体管的栅极电连接数据线，驱动晶体管的第一电极电连接第一电源电压端，驱动晶体管的第二电极连接发光单元的正极，存储电容的一极板连接驱动晶体管的栅极，存储电容的另一极板连接驱动晶体管的第二电极，采样电路电连接驱动晶体管的第二电极，用于对驱动晶体管的第二电极的电压进行采样，补偿电路电连接驱动晶体管的栅极和第一电极，补偿电路用于在采样电路采样的第二电极的电压存在异常时，修正驱动晶体管的栅极和第一电极的输入电压。本申请通过设置采样电路和补偿电路，通过对驱动晶体管的第二电极进行采样，在驱动晶体管的各电极连接的线路出现短路时，可以采样到异常电压，并在采样到异常电压时，通过补偿电路对驱动晶体管的栅极和第一电极的输入电压进行修正，避免异常电压传递至发光单元，从而消除显示面板中的异常显示点，避免显示面板出现常亮现象。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为本申请实施例提供的像素驱动电路的示意图。

图2为图1提供的像素驱动电路的时序图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

本申请实施例针对现有显示器件存在线路中出现短路导致出现常亮现象所导致的显示不良的技术问题，提供一种像素驱动电路和显示面板，用以缓解上述技术问题。

如图1所示，本申请实施例提供一种像素驱动电路，该像素驱动电路1包括多条扫描线15和多条数据线Data，所述多条扫描线15与多条数据线Data限定出多个子像素单元，所述子像素单元连接至少一条扫描线15和一条数据线Data，所述子像素单元包括：

发光单元14；

电源电压端，包括第一电源电压端ELVDD和第二电源电压端ELVSS，所述第二电源电压端ELVSS与所述发光单元14的负极连接；

驱动电路11，包括驱动晶体管T5和存储电容Cst，所述驱动晶体管T5的栅极电连接所述数据线Data，所述驱动晶体管T5的第一电极电连接所述第一电源电压端ELVDD，所述驱动晶体管T5的第二电极连接所述发光单元14的正极，所述存储电容Cst的一极板连接所述驱动晶体管T5的栅极，所述存储电容Cst的另一极板连接所述驱动晶体管T5的第二电极；

采样电路12，所述采样电路12电连接所述驱动晶体管T5的第二电极，用于对所述驱动晶体管T5的第二电极的电压进行采样；

补偿电路13，电连接所述驱动晶体管T5的栅极和第一电极，所述补偿电路13用于在所述采样电路12采样的第二电极的电压存在异常时，修正所述驱动晶体管T5的栅极和第一电极的输入电压。

本申请实施例提供一种像素驱动电路，该像素驱动电路通过设置采样电路和补偿电路，通过对驱动晶体管的第二电极进行采样，在驱动晶体管的各电极连接的线路出现短路时，可以采样到异常电压，并在采样到异常电压时，通过补偿电路对驱动晶体管的栅极和第一电极的输入电压进行修正，避免异常电压传递至发光单元，从而消除显示面板中的异常显示点，避免显示面板出现常亮现象。

需要说明的是，在本申请实施例中，电连接是指两个元件可以直接物理连接，也可以是通过其他元件进行连接。

针对驱动晶体管的各电极连接的走线出现短路时，会导致显示面板出现常亮现象的问题。在一种实施例中，如图1所示，所述补偿电路13与所述数据线Data连接，所述补偿电路13用于在所述采样电路12采样的第二电极的电压存在异常时，输入所述数据线Data的数据信号修正所述驱动晶体管T5的栅极和第一电极的输入电压。通过将补偿电路与数据线连接，使得在子像素单元出现短路时，可以通过控制数据线输入的数据信号，从而使得子像素单元的发光单元接收到的数据信号为修正后的信号，从而避免子像素单元出现常亮问题。

在一种实施例中，如图1所示，所述补偿电路13包括第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4，所述扫描线15包括第一时钟信号线SW1、第二时钟信号线SW2和第三时钟信号线SW3，所述第一晶体管T1的栅极连接所述第一时钟信号线SW1，所述第一晶体管T1的第一电极连接所述数据线Data，所述第一晶体管T1的第二电极连接所述第三晶体管T3的栅极，所述第二晶体管T2的栅极连接所述第二时钟信号线SW2，所述第二晶体管T2的第一电极连接所述第三时钟信号线SW3，所述第二晶体管T2的第二电极连接所述第三晶体管T3的栅极，所述第三晶体管T3的第一电极连接所述第一电源电压端ELVDD，所述第三晶体管T3的第二电极连接所述驱动晶体管T5的第一电极，所述第四晶体管T4的栅极连接所述第三时钟信号线SW3，所述第四晶体管T4的第一电极连接所述数据线Data，所述第四晶体管T4的第二电极连接所述驱动晶体管T5的栅极。通过对像素驱动电路进行设计，通过设置晶体管，并通过多个时钟信号线控制晶体管的开启和关闭，使得可以输入的信号修正发光单元的输入信号，从而避免出现常亮问题。且由于仅增加部分薄膜晶体管，并不会过多的增加子像素的占用空间，从而避免影响显示面板的分辨率。

具体的，通过第四晶体管与驱动晶体管的栅极连接，在驱动晶体管的栅极连接的走线与其他走线出现短路时，可以输入低电位电压关闭驱动晶体管，从而避免发光单元出现常亮问题。

具体的，通过第一晶体管、第二晶体管、第三晶体管与驱动晶体管的第一电极连接，使得在驱动晶体管的第一电极连接的走线与其他走线出现短路时，通过输入低电位电压，使得即使驱动晶体管开启，由于输入的为低电位电压，也无法点亮发光单元，从而避免发光单元出现常亮问题。

在一种实施例中，如图1所示，所述驱动电路11还包括第五晶体管T6、第一开关S1和复位信号端Vref，所述扫描线15还包括第四时钟信号线SW4，所述第五晶体管T6的栅极连接所述第四时钟信号线SW4，所述第五晶体管T6的第一电极连接所述第一开关S1的一端，所述第五晶体管T6的第二电极连接所述驱动晶体管T5的第二电极，所述第一开关S1另一端连接所述复位信号端Vref。通过设置复位信号端，可以对存储电容和发光单元进行复位，且可以对存储电容进行预充，避免充电时间过短导致充电不足，且可以避免发光单元长时间处于高电位状态，从而可以提高像素驱动电路的稳定性。

在一种实施例中，如图1所示，所述采样模块12包括模数转换器121和第二开关S2，所述第二开关S2一端连接所述模数转换器121，所述第二开关S2另一端连接所述第五晶体管T6的第一电极。通过采用模数转换器对驱动晶体管的第二电极进行采样，则在驱动晶体管的各电极连接的走线出现短路时，可以通过模数转换器采集到的电压进行确定，从而相应的对发光单元的输入电压进行修正，避免显示面板出现常亮现象。

针对像素驱动电路中出现短路会导致子像素单元出现常亮现象。在一种实施例中，所述补偿电路输入的数据信号小于相邻子像素单元的数据线输入的数据信号。在通过采样电路确定子像素单元出现短路时，可以通过使补偿电路输入的数据信号相较于正常显示的子像素单元输入的数据信号较小，从而使得出现短路的子像素单元能够关闭，避免子像素单元出现常亮问题。

在一种实施例中，所述补偿电路包括第一补偿电路和第二补偿电路，所述第一补偿电路与所述驱动晶体管的栅极电连接，所述第二补偿电路与所述驱动晶体管的第一电极电连接。通过设置第一补偿电路和第二补偿电路，使得第一补偿电路与驱动晶体管的栅极连接，第二补偿电路与驱动晶体管的第一电极连接，则在驱动晶体管的栅极连接的走线出现短路时，可以通过第一补偿电路关闭驱动晶体管，避免发光单元被点亮，在驱动晶体管的第一电极连接的走线出现短路时，通过第二补偿电路避免输入的电压过大导致发光单元被点亮。

针对直接关闭发光单元可能会导致出现暗点的问题，在一种实施例中，所述像素驱动电路还包括补偿信号线，所述第一补偿电路与所述第二补偿电路中的至少一个电连接所述补偿信号线，所述补偿信号线用于在所述采样电路采样的第二电极的电压存在异常时，向所述第一补偿电路与所述第二补偿电路中的至少一个输入补偿信号。通过设置补偿信号线，使得在子像素单元出现短路导致常亮时，可以通过补偿信号线输入补偿电压，从而使得该子像素单元能够正常显示。

具体的，例如该子像素单元为常亮，在全黑显示时，可以使得补偿信号与子像素单元的发光单元的正极的电压的数值相同，但采用反向电压，从而使得子像素单元关闭，在正常显示时，可以根据需要显示的亮度设定补偿信号，使得补偿信号和常亮时的信号得到正常显示信号，或者通过关闭子像素单元，在正常显示时，补偿信号为正常显示时子像素单元的输入电压，使得子像素单元能够正常显示。

在一种实施例中，所述第一补偿电路与所述补偿信号线连接，所述第二补偿电路与所述数据线连接；或者所述第一补偿电路与所述数据线连接，所述第二补偿电路与所述补偿信号线连接。在设置补偿信号线和补偿电路时，可以使得部分补偿电路与数据线连接、部分补偿电路与补偿信号线连接，通过补偿信号线和数据线的信号控制发光单元的输入电压，从而避免子像素单元出现常亮。

针对对亮点进行暗化会导致显示效果较差的问题。在一种实施例中，可以通过增大异常显示的子像素单元的相邻子像素单元的数据电压，从而可以通过子像素单元的光线的发散，消除暗点。

如图1、图2所示，以图1的像素驱动电路、图2的时序图为例说明本申请实施例中的像素驱动电路的工作过程。

在预充电时间段T1，第一时钟信号线SW1处于低电位，此时第一晶体管T1关闭，第二时钟信号线SW2、第三时钟信号线SW3和第四时钟信号线SW4处于高电位，此时第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T6开启；

由于第二晶体管T2开启，使得第三时钟信号线SW3上的高电位输入至第三晶体管T3的栅极，使得第三晶体管T3开启，驱动晶体管T5连接的走线上的p点写入第一电源电压段ELVDD的电压；

同时，此时第四晶体管T4开启，数据线Data此时输入全黑显示时的数据信号Vdata，将Vdata写入至驱动晶体管T5的栅极连接的走线的g点，使得驱动晶体管T5关闭；

同时，第六晶体管T6开启，第一开关S1通过高电位的控制闭合，使得复位信号端Vref的输入电压可以写入驱动晶体管T5的第二电极连接的走线上的s点，从而使得存储电容以g点和s点的压差进行预充电。

在坏点侦测阶段T2，第一时钟信号线SW1保持在低电位、第二时钟信号线SW2、第三时钟信号线SW3和第四时钟信号线SW4保持在高电位，此时由于第一开关S1关闭，s点处于浮接状态；

在这一阶段，对于正常全黑显示的子像素单元，由于源极和栅极的压差Vgs小于驱动晶体管的阈值电压Vth，使得驱动晶体管T5处于关闭状态，且由于复位信号端Vref的输入电压小于发光单元的启亮电压，发光单元不会发光，s点电位维持在复位信号端Vref的输入电压；

但对于异常显示的子像素单元，存在两种情况：第一种情况是p点和g点短路看，此时g点受到p点电位影响，电压升高，当Vgs大于Vth时，会导致驱动晶体管T5开启，发光单元被点亮，由于驱动晶体管T5两端的存储电容Cst的耦合效应，s点的电位会上升；第二种情况是p点和s点之间短路，s点直接写入第一电源电压端ELVDD的高电位信号，s点电位升高，在s点电位大于发光单元的启亮电压时，发光单元会发光。

在采样阶段T3，第一时钟信号线SW1保持在低电位、第二时钟信号线SW2、第三时钟信号线SW3和第四时钟信号线SW4保持在高电位，此时第二开关S2通过高电位的控制闭合，模数转换器121连接至感应线，进行电压采集，得到s点的电压数据，根据上述分析可知，正常显示的子像素单元的s点的电压数据小于或者等于复位信号端Vref的输入电压，而对于异常显示的子像素单元，采集到的电压数据大于复位信号端Vref的输入电压，因此，可以确定异常的子像素单元。

在显示阶段T4，对于异常显示的子像素单元，会使数据线Data的数据信号为显示黑色时的数据信号，此时第一时钟信号线SW1处于高电位，第一晶体管T1在第一时钟信号端SW1的可知下导通，将数据线Data的数据信号传递至第三晶体管T3的栅极，使得第三晶体管T3处于关闭状态，避免第一电源电压端ELVDD的高电位信号写入p点，使p点电位为0，同时，第三时钟信号线SW3保持高电位，使第四晶体管T4开启，显示黑色时的数据信号写入g点，此时驱动晶体管T5的栅极和第一电极的电位均为0，即使g点和p点短路，驱动晶体管T5也不会开启，发光单元不会被点亮，且当p点和s点短路时，由于p点电位为0，发光单元也不会被点亮，从而暗化亮点。

对于正常显示的子像素单元，数据线Data写入正常显示时的数据信号，由于第一时钟信号线SW1处于高电位，第一晶体管T1在第一时钟信号线SW1的控制下导通，将数据信号传递至第三晶体管T3的栅极，此时第三晶体管T3开启，第一电源电压端ELVDD的电压信号输入至p点，而第二时钟信号线SW2处于低电位，第二晶体管T2关闭，第三时钟信号线SW3、第四时钟信号线SW4处于高电位，第一开关S1打开，使得驱动晶体管T5开启，通过第一电源电压端ELVDD和数据线Data的输入信号控制发光单元发光，从而使得子像素单元正常发光。

从上述像素驱动电路的工作过程可以知道，通过电路的侦测和数据信号的控制即可暗化亮点，避免显示面板出现常亮现象。

同时，本申请实施例提供一种显示面板，该显示面板包括像素驱动电路，所述像素驱动电路包括多条扫描线和多条数据线，所述多条扫描线与多条数据线限定出多个子像素单元，所述子像素单元连接至少一条扫描线和一条数据线，所述子像素单元包括：

发光单元；

电源电压端，包括第一电源电压端和第二电源电压端，所述第二电源电压端与所述发光单元的负极连接；

驱动电路，包括驱动晶体管和存储电容，所述驱动晶体管的栅极电连接所述数据线，所述驱动晶体管的第一电极电连接所述第一电源电压端，所述驱动晶体管的第二电极连接所述发光单元的正极，所述存储电容的一极板连接所述驱动晶体管的栅极，所述存储电容的另一极板连接所述驱动晶体管的第二电极；

采样电路，所述采样电路电连接所述驱动晶体管的第二电极，用于对所述驱动晶体管的第二电极的电压进行采样；

补偿电路，电连接所述驱动晶体管的栅极和第一电极，所述补偿电路用于在所述采样电路采样的第二电极的电压存在异常时，修正所述驱动晶体管的栅极和第一电极的输入电压。

本申请实施例提供一种显示面板，该显示面板包括像素驱动电路，该像素驱动电路通过设置采样电路和补偿电路，通过对驱动晶体管的第二电极进行采样，在驱动晶体管的各电极连接的线路出现短路时，可以采样到异常电压，并在采样到异常电压时，通过补偿电路对驱动晶体管的栅极和第一电极的输入电压进行修正，避免异常电压传递至发光单元，从而消除显示面板中的异常显示点，避免显示面板出现常亮现象。

根据上述实施例可知：

本申请实施例提供一种像素驱动电路和显示面板，该像素驱动电路包括多条扫描线和多条数据线，多条扫描线与多条数据线限定出多个子像素单元，子像素单元连接至少一条扫描线和一条数据线，子像素单元包括发光单元、电源电压端、驱动电路、采样电路和补偿电路，电源电压端包括第一电源电压端和第二电源电压端，第二电源电压端与发光单元的负极连接，驱动电路包括驱动晶体管和存储电路，驱动晶体管的栅极电连接数据线，驱动晶体管的第一电极电连接第一电源电压端，驱动晶体管的第二电极连接发光单元的正极，存储电容的一极板连接驱动晶体管的栅极，存储电容的另一极板连接驱动晶体管的第二电极，采样电路电连接驱动晶体管的第二电极，用于对驱动晶体管的第二电极的电压进行采样，补偿电路电连接驱动晶体管的栅极和第一电极，补偿电路用于在采样电路采样的第二电极的电压存在异常时，修正驱动晶体管的栅极和第一电极的输入电压。本申请通过设置采样电路和补偿电路，通过对驱动晶体管的第二电极进行采样，在驱动晶体管的各电极连接的线路出现短路时，可以采样到异常电压，并在采样到异常电压时，通过补偿电路对驱动晶体管的栅极和第一电极的输入电压进行修正，避免异常电压传递至发光单元，从而消除显示面板中的异常显示点，避免显示面板出现常亮现象。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种像素驱动电路和显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (5)

1.一种像素驱动电路，其特征在于，包括多条扫描线和多条数据线，所述多条扫描线与多条数据线限定出多个子像素单元，所述子像素单元连接至少一条扫描线和一条数据线，所述子像素单元包括：

发光单元；

电源电压端，包括第一电源电压端和第二电源电压端，所述第二电源电压端与所述发光单元的负极连接；

驱动电路，包括驱动晶体管和存储电容，所述驱动晶体管的栅极电连接所述数据线，所述驱动晶体管的第一电极电连接所述第一电源电压端，所述驱动晶体管的第二电极连接所述发光单元的正极，所述存储电容的一极板连接所述驱动晶体管的栅极，所述存储电容的另一极板连接所述驱动晶体管的第二电极；

采样电路，所述采样电路电连接所述驱动晶体管的第二电极，用于对所述驱动晶体管的第二电极的电压进行采样；

补偿电路，电连接所述驱动晶体管的栅极和第一电极，所述补偿电路用于在所述采样电路采样的第二电极的电压存在异常时，修正所述驱动晶体管的栅极和第一电极的输入电压；所述补偿电路与所述数据线连接，所述补偿电路用于在所述采样电路采样的第二电极的电压存在异常时，输入所述数据线的数据信号修正所述驱动晶体管的栅极和第一电极的输入电压；所述补偿电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，所述扫描线包括第一时钟信号线、第二时钟信号线和第三时钟信号线，所述第一晶体管的栅极连接所述第一时钟信号线，所述第一晶体管的第一电极连接所述数据线，所述第一晶体管的第二电极连接所述第三晶体管的栅极，所述第二晶体管的栅极连接所述第二时钟信号线，所述第二晶体管的第一电极连接所述第三时钟信号线，所述第二晶体管的第二电极连接所述第三晶体管的栅极，所述第三晶体管的第一电极连接所述第一电源电压端，所述第三晶体管的第二电极连接所述驱动晶体管的第一电极，所述第四晶体管的栅极连接所述第三时钟信号线，所述第四晶体管的第一电极连接所述数据线，所述第四晶体管的第二电极连接所述驱动晶体管的栅极。

2.如权利要求1所述的像素驱动电路，其特征在于，所述驱动电路还包括第五晶体管、第一开关和复位信号端，所述扫描线还包括第四时钟信号线，所述第五晶体管的栅极连接所述第四时钟信号线，所述第五晶体管的第一电极连接所述第一开关的一端，所述第五晶体管的第二电极连接所述驱动晶体管的第二电极，所述第一开关另一端连接所述复位信号端。

3.如权利要求2所述的像素驱动电路，其特征在于，所述采样电路包括模数转换器和第二开关，所述第二开关一端连接所述模数转换器，所述第二开关另一端连接所述第五晶体管的第一电极。

4.如权利要求1所述的像素驱动电路，其特征在于，所述补偿电路输入的数据信号小于相邻子像素单元的数据线输入的数据信号。

5.一种显示面板，其特征在于，包括像素驱动电路，所述像素驱动电路包括多条扫描线和多条数据线，所述多条扫描线与多条数据线限定出多个子像素单元，所述子像素单元连接至少一条扫描线和一条数据线，所述子像素单元包括：

发光单元；

电源电压端，包括第一电源电压端和第二电源电压端，所述第二电源电压端与所述发光单元的负极连接；

驱动电路，包括驱动晶体管和存储电容，所述驱动晶体管的栅极电连接所述数据线，所述驱动晶体管的第一电极电连接所述第一电源电压端，所述驱动晶体管的第二电极连接所述发光单元的正极，所述存储电容的一极板连接所述驱动晶体管的栅极，所述存储电容的另一极板连接所述驱动晶体管的第二电极；

采样电路，所述采样电路电连接所述驱动晶体管的第二电极，用于对所述驱动晶体管的第二电极的电压进行采样；

补偿电路，电连接所述驱动晶体管的栅极和第一电极，所述补偿电路用于在所述采样电路采样的第二电极的电压存在异常时，修正所述驱动晶体管的栅极和第一电极的输入电压；所述补偿电路与所述数据线连接，所述补偿电路用于在所述采样电路采样的第二电极的电压存在异常时，输入所述数据线的数据信号修正所述驱动晶体管的栅极和第一电极的输入电压；所述补偿电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，所述扫描线包括第一时钟信号线、第二时钟信号线和第三时钟信号线，所述第一晶体管的栅极连接所述第一时钟信号线，所述第一晶体管的第一电极连接所述数据线，所述第一晶体管的第二电极连接所述第三晶体管的栅极，所述第二晶体管的栅极连接所述第二时钟信号线，所述第二晶体管的第一电极连接所述第三时钟信号线，所述第二晶体管的第二电极连接所述第三晶体管的栅极，所述第三晶体管的第一电极连接所述第一电源电压端，所述第三晶体管的第二电极连接所述驱动晶体管的第一电极，所述第四晶体管的栅极连接所述第三时钟信号线，所述第四晶体管的第一电极连接所述数据线，所述第四晶体管的第二电极连接所述驱动晶体管的栅极。

Images