CN114491556A - 一种芯片工作方法、系统、设备以及介质 - Google Patents
一种芯片工作方法、系统、设备以及介质 Download PDFInfo
- Publication number
- CN114491556A CN114491556A CN202210094973.0A CN202210094973A CN114491556A CN 114491556 A CN114491556 A CN 114491556A CN 202210094973 A CN202210094973 A CN 202210094973A CN 114491556 A CN114491556 A CN 114491556A
- Authority
- CN
- China
- Prior art keywords
- key
- signal
- value
- preset value
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/575—Secure boot
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Storage Device Security (AREA)
Abstract
本发明公开了一种芯片工作方法,包括步骤:响应于接收到第一启动信号且状态寄存器的值为第一预设值,获取第一存储器中的状态识别位;响应于状态识别位为第一预设值,读取第二存储单元中的系统数据密钥编号、系统数据以及数字签名;根据系统数据密钥编号从第一存储器中获取对应的密钥;对系统数据进行哈希计算得到第一哈希值并利用密钥对数字签名进行解密生成第二哈希值;响应于相等,生成第二启动信号并从第二存储单元中加载操作系统;响应于检测到状态寄存器的值为第二预设值或第三预设值,获取待加密的数据和加密密钥/进行加密,或,获取待解密的数据和解密密钥进行解密。本发明还公开了一种系统、计算机设备以及可读存储介质。
Description
技术领域
本发明涉及芯片领域,具体涉及一种芯片工作方法、系统、设备以及存储介质。
背景技术
目前,由于信息安全的需要,密钥安全存储芯片、安全启动芯片、加解密芯片被广泛研究和应用,通常情况下这三种芯片是完全独立的。但是在安全等级要求较高的应用中,可能会同时用到密钥安全存储、安全启动、加解密这三种功能。当高安全等级应用中同时用到密钥存储芯片、安全启动芯片、加解密芯片时,三颗芯片独立应用外部引脚信号暴露过多会带来一定的安全风险,另一方面应用工作效率也较为低下。
发明内容
有鉴于此,为了克服上述问题的至少一个方面,本发明实施例提出一种芯片工作方法,包括以下步骤:
响应于接收到第一启动信号且状态寄存器的值为第一预设值,获取第一存储器中的状态识别位;
响应于所述状态识别位为第一预设值,读取第二存储单元中的系统数据密钥编号、系统数据以及数字签名;
根据所述系统数据密钥编号从所述第一存储器中获取对应的密钥;
对所述系统数据进行哈希计算得到第一哈希值并利用所述密钥对所述数字签名进行解密生成第二哈希值;
响应于所述第一哈希值和所述第二哈希值相等,生成第二启动信号并从所述第二存储单元中加载操作系统以完成安全启动;
响应于检测到所述状态寄存器的值为第二预设值或第三预设值,获取待加密的数据和加密密钥进行加密,或,获取待解密的数据和解密密钥进行解密。
在一些实施例中,还包括:
响应于所述状态识别位为第二预设值,生成第二启动信号并从第二存储单元中加载操作系统;
将所述状态寄存器的值由所述第一预设值修改为第二预设值;
获取包括多组密钥编号和密钥的密钥数据并写入所述第一存储器以完成密钥安全存储并生成第一启动信号以完成系统重启。
在一些实施例中,响应于所述状态识别位为第二预设值,生成第二启动信号并从第二存储单元中加载操作系统,进一步包括:
响应于所述状态识别位为第二预设值,生成第一动作信号;
根据所述第一动作信号使能所述第一存储器并基于所述第一存储器中值为第二预设值的状态识别位生成第二动作信号;
根据所述第二动作信号输出所述第二启动信号。
在一些实施例中,获取包括多组密钥编号和密钥的密钥数据并写入所述第一存储器以完成密钥安全存储并生成第一启动信号以完成系统重启,进一步包括:
响应于所述密钥数据写入所述第一存储器,生成完成写入信号;
基于所述完成写入信号生成第三动作信号以基于所述第三动作信号生成所述第一启动信号。
基于同一发明构思,根据本发明的另一个方面,本发明的实施例还提供了一种芯片工作系统,包括:
第一获取模块,配置为响应于接收到第一启动信号且状态寄存器的值为第一预设值,获取第一存储器中的状态识别位;
第一读取模块,配置为响应于所述状态识别位为第一预设值,读取第二存储单元中的系统数据密钥编号、系统数据以及数字签名;
第二获取模块,配置为根据所述系统数据密钥编号从所述第一存储器中获取对应的密钥;
计算模块,配置为对所述系统数据进行哈希计算得到第一哈希值并利用所述密钥对所述数字签名进行解密生成第二哈希值;
启动模块,配置为响应于所述第一哈希值和所述第二哈希值相等,生成第二启动信号并从所述第二存储单元中加载操作系统以完成安全启动;
加解密模块,配置为响应于检测到所述状态寄存器的值为第二预设值或第三预设值,获取待加密的数据和加密密钥进行加密,或,获取待解密的数据和解密密钥进行解密。
在一些实施例中,还包括重启模块,配置为:
响应于所述状态识别位为第二预设值,生成第二启动信号并从第二存储单元中加载操作系统;
将所述状态寄存器的值由所述第一预设值修改为第二预设值;
获取包括多组密钥编号和密钥的密钥数据并写入所述第一存储器以完成密钥安全存储并生成第一启动信号以完成系统重启。
在一些实施例中,重启模块还配置为:
响应于所述状态识别位为第二预设值,生成第一动作信号;
根据所述第一动作信号使能所述第一存储器并基于所述第一存储器中值为第二预设值的状态识别位生成第二动作信号;
根据所述第二动作信号输出所述第二启动信号。
在一些实施例中,重启模块还配置为:
响应于所述密钥数据写入所述第一存储器,生成完成写入信号;
基于所述完成写入信号生成第三动作信号以基于所述第三动作信号生成所述第一启动信号。
基于同一发明构思,根据本发明的另一个方面,本发明的实施例还提供了一种计算机设备,包括:
至少一个处理器;以及
存储器,所述存储器存储有可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时执行如上所述的任一种芯片工作方法的步骤。
基于同一发明构思,根据本发明的另一个方面,本发明的实施例还提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时执行如上所述的任一种芯片工作方法的步骤。
本发明具有以下有益技术效果之一:本发明提出的方案能够提高芯片的安全性能和工作效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1为本发明的实施例提供的芯片工作方法的流程示意图;
图2为本发明的实施例提供的芯片工作系统的结构示意图;
图3为本发明的实施例提供的计算机设备的结构示意图;
图4为本发明的实施例提供的计算机可读存储介质的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
根据本发明的一个方面,本发明的实施例提出一种芯片工作方法,如图1所示,其可以包括步骤:
S1,响应于接收到第一启动信号且状态寄存器的值为第一预设值,获取第一存储器中的状态识别位;
S2,响应于所述状态识别位为第一预设值,读取第二存储单元中的系统数据密钥编号、系统数据以及数字签名;
S3,根据所述系统数据密钥编号从所述第一存储器中获取对应的密钥;
S4,对所述系统数据进行哈希计算得到第一哈希值并利用所述密钥对所述数字签名进行解密生成第二哈希值;
S5,响应于所述第一哈希值和所述第二哈希值相等,生成第二启动信号并从所述第二存储单元中加载操作系统以完成安全启动;
S6,响应于检测到所述状态寄存器的值为第二预设值或第三预设值,获取待加密的数据和加密密钥进行加密,或,获取待解密的数据和解密密钥进行解密。
本发明提出的方案能够提高芯片的安全性能和工作效率。
在一些实施例中,可以将密钥存储芯片、安全启动芯片、加解密芯片的功能集成到一个芯片,即通过一种融合架构实现上述3种芯片的功能,例如子系统融合架构包含了4个模块,分别是寄存器配置模块、安全功能控制模块、加解密模块、OTP(One Time Password,一次性密码)存储模块(第一存储器)。寄存器配置模块包括了总线数据读写单元、动作控制单元、数据缓存传输单元。总线数据读写单元用于和外部总线进行数据交互,便于直接挂载到某一种协议类型总线上,例如AXI(Advanced eXtensible Interface)总线(一种ARM公司提出的总线协议);动作控制单元包含了功能寄存器,当功能寄存器状态变化时,该单元可根据寄存器值输出不同的动作信号,另外,动作控制单元也可读取数据缓存传输单元中的数据,根据数据值输出相应的动作信号;数据缓存传输单元,当需要从外向架构内输入连续数据时,该单元首先从总线数据读写单元获取到总线数据,并进行缓存,然后根据动作控制单元的动作信号输出数据到加解密模块或者OTP存储模块,当需要从架构内向外部输出连续数据时,该单元首先根据动作控制单元的动作信号从加解密模块或者OTP存储模块读入数据,并对数据进行缓存,然后将缓存后数据传输至总线数据读写单元进行输出。OTP存储模块包含了OTP读写逻辑生成单元及OTP物理存储器,OTP读写逻辑生成单元用于将寄存器配置模块传输的读写信号转换成OTP物理存储器可识别的逻辑信号,OTP物理存储器是一次性编程存储器,可存储加解密密钥编号及相应密钥。加解密模块包含了哈希计算单元、RSA(由罗纳德·李维斯特(Ron Rivest)、阿迪·萨莫尔(Adi Shamir)和伦纳德·阿德曼(Leonard Adleman)一起提出的密码体制)加密单元、RSA解密单元。安全功能控制模块包含了使能控制单元、控制信号输出单元,其中使能控制单元可使能和非使能加解密模块中的哈希计算单元、RSA加密单元、RSA解密单元以及OTP存储模块中的OTP读写逻辑生成单元、OTP物理存储器;控制信号输出单元可根据寄存器配置模块中的动作控制单元输出的动作信号相应地输出系统复位信号、系统启动信号、哈希计算状态信号、加密计算状态信号、解密计算状态信号、系统数据数字签名校验状态信号。
在一些实施例中,步骤S1,响应于接收到第一启动信号且状态寄存器的值为第一预设值,获取第一存储器中的状态识别位,具体的,当系统启动时,寄存器配置模块中的动作控制单元中的状态指示寄存器数值为0x00;寄存器配置模块中的动作控制单元根据0x00输出OTP数据判断动作信号(第一启动信号);安全功能控制模块根据该动作信号使能OTP读写逻辑生成单元及OTP物理存储器;寄存器配置模块的数据缓存传输单元根据OTP数据判断动作信号读取OTP存储器中的状态识别位,OTP未写入密钥编号及密钥时,该状态识别位为0,当已写入密钥编号及密钥时,该状态识别位为1。
在一些实施例中,步骤S2,响应于所述状态识别位为第一预设值,读取第二存储单元中的系统数据密钥编号、系统数据以及数字签名,具体的,当OTP存储器中的状态识别位为1,动作控制单元输出安全启动密钥编号读取信号;然后数据缓存传输单元根据该动作信号通过总线数据读写单元读入Flash(第二存储单元)系统数据密钥编号(Flash内存储了系统数据密钥编号、系统数据、数字签名、该密钥编号和写入OTP的密钥编号一一对应,数字签名是利用某一编号的私钥对系统数据的哈希值加密后得到)。
在一些实施例中,步骤S3,根据所述系统数据密钥编号从所述第一存储器中获取对应的密钥,具体的,当动作控制单元获得该密钥编号后,生成OTP密钥读取动作信号;安全功能控制模块的使能控制单元使能哈希计算单元、RSA解密单元。数据缓存传输单元根据该动作信号从OTP中读取相应编号的密钥,并将密钥值传输给RSA解密单元,动作控制单元生成安全启动数据校验动作信号。
在一些实施例中,步骤S4,对所述系统数据进行哈希计算得到第一哈希值并利用所述密钥对所述数字签名进行解密生成第二哈希值,具体的,数据缓存传输单元通过总线数据读写单元读取Flash内的系统数据以及系统数据数字签名,并分别传输给哈希计算单元和RSA解密单元。哈希计算单元对系统数据进行哈希计算得到哈希值H1,RSA解密单元利用读取到的密钥对系统数字签名进行解密生成哈希值H2,并比较H1与H2是否相等,将比较结果通过控制信号数据缓存传输单元传给动作控制单元,如果二者相等,动作控制单元输出启动系统动作信号,如果不相等,动作控制单元输出系统复位动作信号
在一些实施例中,步骤S5,响应于所述第一哈希值和所述第二哈希值相等,生成第二启动信号并从所述第二存储单元中加载操作系统以完成安全启动,具体的,安全功能控制模块如果接收到了系统复位动作信号,则输出系统复位信号(第二启动信号),系统重启,安全功能控制模块如果接收到了启动系统动作信号,则输出系统启动信号,CPU核心收到系统启动信号后,从Flash加载操作系统,正常启动,此时已完成了安全启动功能。
在一些实施例中,步骤S6,响应于检测到所述状态寄存器的值为第二预设值或第三预设值,获取待加密的数据和加密密钥进行加密,或,获取待解密的数据和解密密钥进行解密,具体的,当CPU通过寄存器配置模块的总线数据读写单元将状态指示寄存器的值写为0x02,即连续加密状态,动作控制单元输出连续加密动作信号;接着数据缓存传输单元通过总线数据读写单元读取总线上的加密密钥及待加密数据,并传送给RSA加密单元;接着RSA加密单元利用该密钥执行连续加密计算,并输出加密计算状态信号给数据缓存传输单元;最后动作控制单元从数据缓存传输单元获取到加密计算状态信号,输出加密状态指示动作信号,安全功能控制模块的控制信号输出单元输出对应的加密状态信号。
解密计算则只需将状态寄存器写为0x03,执行类似上述步骤即可。
在一些实施例中,还包括:
响应于所述状态识别位为第二预设值,生成第二启动信号并从第二存储单元中加载操作系统;
将所述状态寄存器的值由所述第一预设值修改为第二预设值;
获取包括多组密钥编号和密钥的密钥数据并写入所述第一存储器以完成密钥安全存储并生成第一启动信号以完成系统重启。
在一些实施例中,响应于所述状态识别位为第二预设值,生成第二启动信号并从第二存储单元中加载操作系统,进一步包括:
响应于所述状态识别位为第二预设值,生成第一动作信号;
根据所述第一动作信号使能所述第一存储器并基于所述第一存储器中值为第二预设值的状态识别位生成第二动作信号;
根据所述第二动作信号输出所述第二启动信号。
在一些实施例中,获取包括多组密钥编号和密钥的密钥数据并写入所述第一存储器以完成密钥安全存储并生成第一启动信号以完成系统重启,进一步包括:
响应于所述密钥数据写入所述第一存储器,生成完成写入信号;
基于所述完成写入信号生成第三动作信号以基于所述第三动作信号生成所述第一启动信号。
具体的,该系统首次启动时,寄存器配置模块中的动作控制单元中的状态指示寄存器数值为0x00;寄存器配置模块中的动作控制单元根据0x00输出OTP数据判断动作信号(第一动作信号);安全功能控制模块根据该动作信号使能OTP读写逻辑生成单元及OTP物理存储器;当OTP还未写入密钥编号及密钥,因此该状态识别位为0。动作控制单元读取到该位为0后,输出启动系统动作信号(第二动作信号);此时安全功能控制模块的控制信号输出单元根据该动作信号输出系统启动信号(第二启动信号);当CPU核心收到系统启动信号后,从Flash加载操作系统,正常启动,然后通过寄存器配置模块的总线数据读写单元将状态指示寄存器的值写为0x01,该状态为密钥写入状态,动作控制单元输出OTP写数据动作信号;最后数据缓存传输单元根据该动作信号将总线数据读写单元从CPU接收到的密钥数据传送给OTP存储模块,将N组密钥编号和密钥写入到OTP物理存储器,写入完成后OTP存储模块向数据缓存传输单元发送写入完成信号,动作控制单元读取到该信号后输出系统复位动作信号(第三动作信号),此时已完成密钥安全存储功能。安全功能控制模块的控制信号输出单元根据该动作信号输出系统复位信号(第一启动信号)。
本发明提出的方案通过将密钥存储芯片、安全启动芯片、加解密芯片时集成到一个芯片中,能够提高芯片的安全性能和工作效率。
基于同一发明构思,根据本发明的另一个方面,本发明的实施例还提供了一种芯片工作系统400,如图2所示,包括:
第一获取模块401,配置为响应于接收到第一启动信号且状态寄存器的值为第一预设值,获取第一存储器中的状态识别位;
第一读取模块402,配置为响应于所述状态识别位为第一预设值,读取第二存储单元中的系统数据密钥编号、系统数据以及数字签名;
第二获取模块403,配置为根据所述系统数据密钥编号从所述第一存储器中获取对应的密钥;
计算模块404,配置为对所述系统数据进行哈希计算得到第一哈希值并利用所述密钥对所述数字签名进行解密生成第二哈希值;
启动模块405,配置为响应于所述第一哈希值和所述第二哈希值相等,生成第二启动信号并从所述第二存储单元中加载操作系统以完成安全启动;
加解密模块406,配置为响应于检测到所述状态寄存器的值为第二预设值或第三预设值,获取待加密的数据和加密密钥进行加密,或,获取待解密的数据和解密密钥进行解密。
在一些实施例中,还包括重启模块,配置为:
响应于所述状态识别位为第二预设值,生成第二启动信号并从第二存储单元中加载操作系统;
将所述状态寄存器的值由所述第一预设值修改为第二预设值;
获取包括多组密钥编号和密钥的密钥数据并写入所述第一存储器以完成密钥安全存储并生成第一启动信号以完成系统重启。
在一些实施例中,重启模块还配置为:
响应于所述状态识别位为第二预设值,生成第一动作信号;
根据所述第一动作信号使能所述第一存储器并基于所述第一存储器中值为第二预设值的状态识别位生成第二动作信号;
根据所述第二动作信号输出所述第二启动信号。
在一些实施例中,重启模块还配置为:
响应于所述密钥数据写入所述第一存储器,生成完成写入信号;
基于所述完成写入信号生成第三动作信号以基于所述第三动作信号生成所述第一启动信号。
基于同一发明构思,根据本发明的另一个方面,如图3所示,本发明的实施例还提供了一种计算机设备501,包括:
至少一个处理器520;以及
存储器510,存储器510存储有可在处理器上运行的计算机程序511,处理器520执行程序时执行如上的任一种芯片工作方法的步骤。
基于同一发明构思,根据本发明的另一个方面,如图4所示,本发明的实施例还提供了一种计算机可读存储介质601,计算机可读存储介质601存储有计算机程序指令610,计算机程序指令610被处理器执行时执行如上的任一种芯片工作方法的步骤。
最后需要说明的是,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。
此外,应该明白的是,本文的计算机可读存储介质(例如,存储器)可以是易失性存储器或非易失性存储器,或者可以包括易失性存储器和非易失性存储器两者。
本领域技术人员还将明白的是,结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性,已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能,但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种芯片工作方法,其特征在于,包括以下步骤:
响应于接收到第一启动信号且状态寄存器的值为第一预设值,获取第一存储器中的状态识别位;
响应于所述状态识别位为第一预设值,读取第二存储单元中的系统数据密钥编号、系统数据以及数字签名;
根据所述系统数据密钥编号从所述第一存储器中获取对应的密钥;
对所述系统数据进行哈希计算得到第一哈希值并利用所述密钥对所述数字签名进行解密生成第二哈希值;
响应于所述第一哈希值和所述第二哈希值相等,生成第二启动信号并从所述第二存储单元中加载操作系统以完成安全启动;
响应于检测到所述状态寄存器的值为第二预设值或第三预设值,获取待加密的数据和加密密钥进行加密,或,获取待解密的数据和解密密钥进行解密。
2.如权利要求1所述的方法,其特征在于,还包括:
响应于所述状态识别位为第二预设值,生成第二启动信号并从第二存储单元中加载操作系统;
将所述状态寄存器的值由所述第一预设值修改为第二预设值;
获取包括多组密钥编号和密钥的密钥数据并写入所述第一存储器以完成密钥安全存储并生成第一启动信号以完成系统重启。
3.如权利要求2所述的方法,其特征在于,响应于所述状态识别位为第二预设值,生成第二启动信号并从第二存储单元中加载操作系统,进一步包括:
响应于所述状态识别位为第二预设值,生成第一动作信号;
根据所述第一动作信号使能所述第一存储器并基于所述第一存储器中值为第二预设值的状态识别位生成第二动作信号;
根据所述第二动作信号输出所述第二启动信号。
4.如权利要求2所述的方法,其特征在于,获取包括多组密钥编号和密钥的密钥数据并写入所述第一存储器以完成密钥安全存储并生成第一启动信号以完成系统重启,进一步包括:
响应于所述密钥数据写入所述第一存储器,生成完成写入信号;
基于所述完成写入信号生成第三动作信号以基于所述第三动作信号生成所述第一启动信号。
5.一种芯片工作系统,其特征在于,包括:
第一获取模块,配置为响应于接收到第一启动信号且状态寄存器的值为第一预设值,获取第一存储器中的状态识别位;
第一读取模块,配置为响应于所述状态识别位为第一预设值,读取第二存储单元中的系统数据密钥编号、系统数据以及数字签名;
第二获取模块,配置为根据所述系统数据密钥编号从所述第一存储器中获取对应的密钥;
计算模块,配置为对所述系统数据进行哈希计算得到第一哈希值并利用所述密钥对所述数字签名进行解密生成第二哈希值;
启动模块,配置为响应于所述第一哈希值和所述第二哈希值相等,生成第二启动信号并从所述第二存储单元中加载操作系统以完成安全启动;
加解密模块,配置为响应于检测到所述状态寄存器的值为第二预设值或第三预设值,获取待加密的数据和加密密钥进行加密,或,获取待解密的数据和解密密钥进行解密。
6.如权利要求5所述的系统,其特征在于,还包括重启模块,配置为:
响应于所述状态识别位为第二预设值,生成第二启动信号并从第二存储单元中加载操作系统;
将所述状态寄存器的值由所述第一预设值修改为第二预设值;
获取包括多组密钥编号和密钥的密钥数据并写入所述第一存储器以完成密钥安全存储并生成第一启动信号以完成系统重启。
7.如权利要求6所述的系统,其特征在于,重启模块还配置为:
响应于所述状态识别位为第二预设值,生成第一动作信号;
根据所述第一动作信号使能所述第一存储器并基于所述第一存储器中值为第二预设值的状态识别位生成第二动作信号;
根据所述第二动作信号输出所述第二启动信号。
8.如权利要求6所述的系统,其特征在于,重启模块还配置为:
响应于所述密钥数据写入所述第一存储器,生成完成写入信号;
基于所述完成写入信号生成第三动作信号以基于所述第三动作信号生成所述第一启动信号。
9.一种计算机设备,包括:
至少一个处理器;以及
存储器,所述存储器存储有可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时执行如权利要求1-4任意一项所述的方法的步骤。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时执行如权利要求1-4任意一项所述的方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210094973.0A CN114491556A (zh) | 2022-01-26 | 2022-01-26 | 一种芯片工作方法、系统、设备以及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210094973.0A CN114491556A (zh) | 2022-01-26 | 2022-01-26 | 一种芯片工作方法、系统、设备以及介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114491556A true CN114491556A (zh) | 2022-05-13 |
Family
ID=81476231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210094973.0A Pending CN114491556A (zh) | 2022-01-26 | 2022-01-26 | 一种芯片工作方法、系统、设备以及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114491556A (zh) |
-
2022
- 2022-01-26 CN CN202210094973.0A patent/CN114491556A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111095213B (zh) | 嵌入式程序的安全引导方法、装置、设备及存储介质 | |
US11347898B2 (en) | Data protection device and method and storage controller | |
US9489540B2 (en) | Memory controller with encryption and decryption engine | |
CN108345806B (zh) | 一种硬件加密卡和加密方法 | |
KR102557993B1 (ko) | 메모리 이용 효율을 향상한 보안 처리기를 포함하는 시스템 온 칩, 메모리 시스템 및 시스템 온 칩의 동작방법 | |
CN101149709B (zh) | 存储卡的加密处理器和使用其进行数据读写的方法 | |
US9235712B1 (en) | Securing external memory data | |
CN110580420B (zh) | 基于集成芯片的数据处理方法、计算机设备、存储介质 | |
US20190384938A1 (en) | Storage apparatus and method for address scrambling | |
CN111131130B (zh) | 密钥管理方法及系统 | |
TW201346618A (zh) | 使用物理性不可複製功能的安全金鑰儲存器 | |
US20150078550A1 (en) | Security processing unit with configurable access control | |
US9152576B2 (en) | Mode-based secure microcontroller | |
US20200358613A1 (en) | Improvements in and relating to remote authentication devices | |
TW201346637A (zh) | 用於提供記憶體機密性、完整性及重播保護的低負擔密碼方法及裝置 | |
US20190370189A1 (en) | Off-chip memory address scrambling apparatus and method for system on chip | |
CN112887077B (zh) | 一种ssd主控芯片随机缓存保密方法和电路 | |
CN113449349A (zh) | 平台安全机制 | |
CN114491556A (zh) | 一种芯片工作方法、系统、设备以及介质 | |
CN213876729U (zh) | 一种ssd主控芯片随机缓存保密电路 | |
CN109583196B (zh) | 一种密钥生成方法 | |
CN114237492A (zh) | 非易失性存储器保护方法及装置 | |
CN109598150B (zh) | 一种密钥使用方法 | |
CN101763485A (zh) | 数据保护方法 | |
US20240078348A1 (en) | System for forensic tracing of memory device content erasure and tampering |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |