CN114448917B - 基于多维仲裁器的数据处理系统和芯片 - Google Patents

基于多维仲裁器的数据处理系统和芯片 Download PDF

Info

Publication number
CN114448917B
CN114448917B CN202210357513.2A CN202210357513A CN114448917B CN 114448917 B CN114448917 B CN 114448917B CN 202210357513 A CN202210357513 A CN 202210357513A CN 114448917 B CN114448917 B CN 114448917B
Authority
CN
China
Prior art keywords
arbiter
multidimensional
data
state
fifos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210357513.2A
Other languages
English (en)
Other versions
CN114448917A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Muxi Technology Beijing Co ltd
Original Assignee
Muxi Technology Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Muxi Technology Beijing Co ltd filed Critical Muxi Technology Beijing Co ltd
Priority to CN202210357513.2A priority Critical patent/CN114448917B/zh
Publication of CN114448917A publication Critical patent/CN114448917A/zh
Application granted granted Critical
Publication of CN114448917B publication Critical patent/CN114448917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254—Centralised controller, i.e. arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/6245—Modifications to standard FIFO or LIFO
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3018—Input queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3027—Output queuing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)

Abstract

本发明涉及一种基于多维仲裁器的数据处理系统和芯片，包括多维仲裁器和N个输出端FIFO，每个输出端FIFO用于存储一种数据类型的输入数据，所述多维仲裁器与每一输出端FIFO相连接，所述多维仲裁器中配置有多个优先级信息，每一优先级信息对应一种状态组合，所述状态组合为N个输出端FIFO的状态组合，输出端FIFO的状态包括存满状态和未存满状态，所述多个优先级信息相互独立。本发明所述系统能够在不增加芯片面积的情况下，缓解多路输入通道堵塞，且能避免多路输入通道死锁，提高了芯片的数据处理效率。

Description

基于多维仲裁器的数据处理系统和芯片
技术领域
本发明涉及芯片技术领域，尤其涉及一种基于多维仲裁器的数据处理系统和芯片。
背景技术
现有的芯片中，通常存在对多路输入数据进行处理的情况，现有技术通常通过设置一个仲裁器(arbiter)，从多路输入数据中选择一路存入接收端FIFO（First InputFirst Output，先进先出队列）中进行后续处理。当接收端FIFO存满时，将会造成多路数据的堵塞。如果接收端设置多个接收端FIFO将多路数据分类存储，虽然可以适当缓解发送端多路输入数据的堵塞状况，但是如果采用一个仲裁器，则很有可能造成部分输入通道死锁，如果对于每一个接收端FIFO设置一个仲裁器，又会造成芯片面积过大，增加芯片功耗。由此可知，如何在不增加芯片面积的情况下，缓解多路输入通道堵塞，且能避免输入通道死锁，提高数据处理效率成为亟待解决的技术问题。
发明内容
本发明目的在于，提供一种基于多维仲裁器的数据处理系统和芯片，能够在不增加芯片面积的情况下，缓解多路输入通道堵塞，且能避免多路输入通道死锁，提高了芯片的数据处理效率。
根据本发明第一方面，提供了一种基于多维仲裁器的数据处理系统，包括多维仲裁器和N个输出端FIFO，每个输出端FIFO用于存储一种数据类型的输入数据，所述多维仲裁器与每一输出端FIFO相连接，所述多维仲裁器中配置有多个优先级信息，每一优先级信息对应一种状态组合，所述状态组合为N个输出端FIFO的状态组合，输出端FIFO的状态包括存满状态和未存满状态，所述多个优先级信息相互独立；其中，
所述多维仲裁器用于从M个输入通道获取输入数据，每一输入通道均能够向所述多维仲裁器发送N个数据类型中的至少一种数据类型的输入数据；
所述多维仲裁器还用于获取N个输出端FIFO的状态，并根据N个输出端FIFO的状态组成的状态组合选择对应的优先级信息和目标数据类型，所述目标数据类型包括至少一个数据类型，根据所选择的优先级信息和目标数据类型进行仲裁，选择目标输入数据存入对应类型的输出端FIFO，并更新所选择的优先级信息和所存入的输出端FIFO的状态信息。
根据本发明第二方面，提供了一种芯片，包括所述基于多维仲裁器的数据处理系统。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种基于多维仲裁器的数据处理系统和芯片可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有下列优点：
本发明设置了一个仲裁器、多个输出端FIFO和多个独立的优先级信息，根据多个输出端FIFO的状态组合选择对应的目标数据类型和对应的优先级信息，对多路输入数据进行处理。本发明能够在不增加芯片面积的情况下，缓解多路输入通道堵塞，且能避免多路输入通道死锁，提高了芯片的数据处理效率。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。
附图说明
图1为本发明实施例提供的基于多维仲裁器的数据处理系统示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的一种基于多维仲裁器的数据处理系统和芯片的具体实施方式及其功效，详细说明如后。
本发明实施例提供了一种基于多维仲裁器的数据处理系统，如图1所示，包括多维仲裁器和N个输出端FIFO，需要说明的是，本发明实施例中所述多维仲裁器指的是基于多个独立的优先级信息，针对多路输入通道进行仲裁的仲裁器。每个输出端FIFO用于存储一种数据类型的输入数据，数据类型可以为data类型或ack(Acknowledgement,确认字符)等类型，需要说明的时，根据data的不同，可以将data进一步分为多个数据类型，也可以根据ack的不同将ack分为多个数据类型，N个输出端FIFO的深度和宽度具体可以根据所对应的数据类型来具体设置，N个输出端FIFO的深度可以相同，也可以不同；N个输出端FIFO的宽度，可以相同，也可以不同。
所述多维仲裁器与每一输出端FIFO相连接，所述多维仲裁器中配置有多个优先级信息，每一优先级信息对应一种状态组合，所述状态组合为N个输出端FIFO的状态组合，输出端FIFO的状态包括存满状态和未存满状态，所述多个优先级信息相互独立。
作为一种实施例，所述状态组合包括2N种，所述多维仲裁器中包括2N-1个优先级信息，每一优先级信息对应一个状态组合，优先级信息对应的状态组合不包括N个输出端FIFO的全部为存满状态的组合。
以N=2为例，第一数据端FIFO对应第一种数据类型，第二输出端FIFO对应第二中数据类型，采用“0”表示输出端FIFO为存满状态，“1” 表示输出端FIFO为未存满状态，则状态组合如表1所示：
第一输出端FIFO 0 0 1 1
第二输出端FIFO 0 1 0 1
表1
需要说明的是，当状态组合为（0,0）时，说明两个输出端FIFO全部为存满状态，此时，多维仲裁器需要暂时停止仲裁工作，因此，输出端FIFO全部为0的状态组合不在优先级对应的状态组合中。
所述多维仲裁器用于从M个输入通道获取输入数据，每一输入通道均能够向所述多维仲裁器发送N个数据类型中的至少一种数据类型的输入数据。需要说明的是，M个输入通道中可以分别设置一个输入端FIFO，每一输入通道中可以支持至少一种数据类型的输入数据，优选的，所有输入通道可以支持所有数据类型的输入数据。这样，每个输入端FIFO中输入的数据的数据类型可能是任意一种数据类型。
所述多维仲裁器还用于获取N个输出端FIFO的状态，并根据N个输出端FIFO的状态组成的状态组合选择对应的优先级信息和目标数据类型，所述目标数据类型包括至少一个数据类型，根据所选择的优先级信息和目标数据类型进行仲裁，选择目标输入数据存入对应类型的输出端FIFO，并更新所选择的优先级信息和所存入的输出端FIFO的状态信息。
需要说明是，将多路数据选择N个输出端FIFO之后，具体的数据处理过程根据具体后续逻辑来定，本发明对具体的后续逻辑不做具体限定。
作为一种实施例，所述优先级信息包括当前最高优先级输入通道标识，需要说明的是，当前最高优先级输入通道标识即当前首个作为待选择的输入通道的标识。所述多维仲裁器具体用于：
步骤S1、根据状态组合选择对应的优先级信息中的当前最高优先级输入通道标识PX，将当前为未存满状态的输出端FIFO对应的数据类型确定为目标数据类型；
步骤S2、判断PX对应的输入数据类型是否属于所述目标数据类型，若不属于，则执行步骤S3，否则执行步骤S4；
步骤S3、若PX位于为输入通道标识序列的末端，则将PX更新为预设的输入通道标识序列的首个输入通道标识，否则，将PX更新为所述输入通道标识序列中PX的下一输入通道标识，返回执行步骤S2；
步骤S4、将当前PX对应的输入数据存入对应的输出端FIFO，若PX位于为输入通道标识序列的末端，则将PX更新为预设的输入通道标识序列的首个输入通道标识，否则，将PX更新为所述输入通道标识序列中PX的下一输入通道标识，返回执行步骤S1。
所述多维仲裁器通过执行步骤S1-步骤S4，能够选择对应的优先级信息并选择目标数据类型对应的输入数据进行存储，既能保证仲裁的合理性，保证多个输入通道的数据均衡处理，又能避免任何一个输入通道死锁，且只需一个仲裁器即可实现，无需增加芯片面积，降低了芯片功耗，提高了芯片的数据处理效率。
作为一种实施例，当所述多维仲裁器获取到的N个输出端FIFO的状态全部为存满状态时，说明当前所有的输出端FIFO当前均无法存入数据，所述多维仲裁器暂停执行仲裁操作，当获取到的N个输出端FIFO的状态并非全部为存满状态时，所述多维仲裁器继续执行仲裁操作。
作为一种实施例，如图1所示，所述N个输出端FIFO为{F1，F2，…FN}，Fn表示第n个输出端FIFO，n的取值范围为1到N，所述多维仲裁器中存储有每一Fn的当前存储数据条数和Fn的状态，当所述多维仲裁器向Fn存入输入数据时或者接收到Fn输出数据指令时，更新Fn的当前存储数据条数，并根据Fn深度的判断Fn是否为存满状态，若是，则将Fn的状态设置为存满状态该，否则，将Fn的状态设置为未存满状态。具体至少可以通过以下两种方式实现：
实施方式一、
所述多维仲裁器中存储的Fn的当前存储数据条数的初始条数为Fn的深度，Fn的初始状态为未存满状态，当所述多维仲裁器向Fn存入输入数据时，将Fn的当前存储数据条数减去1，当Fn输出数据时，向所述多维仲裁器发送输出数据指令，所述多维仲裁器将当前存储数据条数加上1。可以理解的是，当每次仲裁完成时，会确定一个对应的输出端FIFO，向该输出端FIFO存入数据，此时，需要将Fn的当前存储数据条数减去1。当后续逻辑需要从Fn中获取数据进行相应处理时，Fn输出数据，此时，所述多维仲裁器将当前存储数据条数加上1。
所述多维仲裁器在执行Fn的当前存储数据条数减去1或加上1的操作时，判断减去1或加上1后Fn的当前存储数据条数是否等于0，若等于0，则将Fn的状态设置为存满状态，否则，设置为未存满状态，所述多维仲裁器实时通过Fn的当前存储数据条数的变化准确快速地更新Fn的状态。
实施方式二、
所述多维仲裁器中存储的Fn的当前存储数据条数的初始条数为0，Fn的初始状态为未存满状态，当所述多维仲裁器向Fn存入输入数据时，将Fn的当前存储数据条数加上1，当Fn输出数据时，向所述多维仲裁器发送输出数据指令，所述多维仲裁器将当前存储数据条数减去1。可以理解的是，当每次仲裁完成时，会确定一个对应的输出端FIFO，向该输出端FIFO存入数据，此时，需要将Fn的当前存储数据条数加上1。当后续逻辑需要从Fn中获取数据进行相应处理时，Fn输出数据，此时，所述多维仲裁器将当前存储数据条数减去1。
所述多维仲裁器在执行Fn的当前存储数据条数减去1或加上1的操作时，判断减去1或加上1后Fn的当前存储数据条数是否等于Fn的深度，若等于Fn的深度，则将Fn的状态设置为存满状态，否则，设置为未存满状态。所述多维仲裁器实时通过Fn的当前存储数据条数的变化准确快速地更新Fn的状态。
本发明实施例提供了一种芯片，包括本发明实施例所述的基于多维仲裁器的数据处理系统，芯片具体可以为CPU、GPU等任意对多路输入数据有仲裁处理需求的芯片。
本发明实施例通过设置一个仲裁器、多个输出端FIFO和多个独立的优先级信息，根据多个输出端FIFO的状态组合选择对应的目标数据类型和对应的优先级信息，对多路输入数据进行处理。本发明能够在不增加芯片面积的情况下，缓解多路输入通道堵塞，且能避免多路输入通道死锁，提高了芯片的数据处理效率。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (9)

1.一种基于多维仲裁器的数据处理系统，其特征在于，
包括多维仲裁器和N个输出端FIFO，每个输出端FIFO用于存储一种数据类型的输入数据，所述多维仲裁器与每一输出端FIFO相连接，所述多维仲裁器中配置有多个优先级信息，每一优先级信息对应一种状态组合，所述状态组合为N个输出端FIFO的状态组合，输出端FIFO的状态包括存满状态和未存满状态，所述多个优先级信息相互独立；其中，
所述多维仲裁器用于从M个输入通道获取输入数据，每一输入通道均能够向所述多维仲裁器发送N个数据类型中的至少一种数据类型的输入数据；
所述多维仲裁器还用于获取N个输出端FIFO的状态，并根据N个输出端FIFO的状态组成的状态组合选择对应的优先级信息和目标数据类型，所述目标数据类型包括至少一个数据类型，根据所选择的优先级信息和目标数据类型进行仲裁，选择目标输入数据存入对应类型的输出端FIFO，并更新所选择的优先级信息和所存入的输出端FIFO的状态信息。
2.根据权利要求1所述的系统，其特征在于，
所述状态组合包括2N种，所述多维仲裁器中包括2N-1个优先级信息，每一优先级信息对应一个状态组合，优先级信息对应的状态组合不包括N个输出端FIFO的全部为存满状态的组合。
3.根据权利要求2所述的系统，其特征在于，
当所述多维仲裁器获取到的N个输出端FIFO的状态全部为存满状态时，所述多维仲裁器暂停执行仲裁操作，当获取到的N个输出端FIFO的状态并非全部为存满状态时，所述多维仲裁器继续执行仲裁操作。
4.根据权利要求1所述的系统，其特征在于，
所述优先级信息包括当前最高优先级输入通道标识，所述多维仲裁器具体用于：
步骤S1、根据状态组合选择对应的优先级信息中的当前最高优先级输入通道标识PX，将当前为未存满状态的输出端FIFO对应的数据类型确定为目标数据类型；
步骤S2、判断PX对应的输入数据类型是否属于所述目标数据类型，若不属于，则执行步骤S3，否则执行步骤S4；
步骤S3、若PX位于输入通道标识序列的末端，则将PX更新为预设的输入通道标识序列的首个输入通道标识，否则，将PX更新为所述输入通道标识序列中PX的下一输入通道标识，返回执行步骤S2；
步骤S4、将当前PX对应的输入数据存入对应的输出端FIFO，若PX位于输入通道标识序列的末端，则将PX更新为预设的输入通道标识序列的首个输入通道标识，否则，将PX更新为所述输入通道标识序列中PX的下一输入通道标识，返回执行步骤S1。
5.根据权利要求1所述的系统，其特征在于，
所述N个输出端FIFO为{F1，F2，…FN}，Fn表示第n个输出端FIFO，n的取值范围为1到N，
所述多维仲裁器中存储有每一Fn的当前存储数据条数和Fn的状态，当所述多维仲裁器向Fn存入输入数据时或者接收到Fn输出数据指令时，更新Fn的当前存储数据条数，并根据Fn深度判断Fn是否为存满状态，若是，则将Fn的状态设置为存满状态，否则，将Fn的状态设置为未存满状态。
6.根据权利要求5所述的系统，其特征在于，
所述多维仲裁器中存储的Fn的当前存储数据条数的初始条数为Fn的深度，Fn的初始状态为未存满状态，当所述多维仲裁器向Fn存入输入数据时，将Fn的当前存储数据条数减去1，当Fn输出数据时，向所述多维仲裁器发送输出数据指令，所述多维仲裁器将当前存储数据条数加上1；
所述多维仲裁器在执行Fn的当前存储数据条数减去1或加上1的操作时，判断减去1或加上1后Fn的当前存储数据条数是否等于0，若等于0，则将Fn的状态设置为存满状态，否则，设置为未存满状态。
7.根据权利要求5所述的系统，其特征在于，
所述多维仲裁器中存储的Fn的当前存储数据条数的初始条数为0，Fn的初始状态为未存满状态，当所述多维仲裁器向Fn存入输入数据时，将Fn的当前存储数据条数加上1，当Fn输出数据时，向所述多维仲裁器发送输出数据指令，所述多维仲裁器将当前存储数据条数减去1；
所述多维仲裁器在执行Fn的当前存储数据条数减去1或加上1的操作时，判断减去1或加上1后Fn的当前存储数据条数是否等于Fn的深度，若等于Fn的深度，则将Fn的状态设置为存满状态，否则，设置为未存满状态。
8.根据权利要求1所述的系统，其特征在于，
N的取值为2。
9.一种芯片，包括权利要求1-8中任意一项所述基于多维仲裁器的数据处理系统。
CN202210357513.2A 2022-04-07 2022-04-07 基于多维仲裁器的数据处理系统和芯片 Active CN114448917B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210357513.2A CN114448917B (zh) 2022-04-07 2022-04-07 基于多维仲裁器的数据处理系统和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210357513.2A CN114448917B (zh) 2022-04-07 2022-04-07 基于多维仲裁器的数据处理系统和芯片

Publications (2)

Publication Number Publication Date
CN114448917A CN114448917A (zh) 2022-05-06
CN114448917B true CN114448917B (zh) 2022-06-10

Family

ID=81358848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210357513.2A Active CN114448917B (zh) 2022-04-07 2022-04-07 基于多维仲裁器的数据处理系统和芯片

Country Status (1)

Country Link
CN (1) CN114448917B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816947B1 (en) * 2000-07-20 2004-11-09 Silicon Graphics, Inc. System and method for memory arbitration
CN109062661A (zh) * 2018-07-10 2018-12-21 中国电子科技集团公司第三十八研究所 一种在线仿真调试器的多通道仲裁电路及其调度方法
CN113010464A (zh) * 2019-12-20 2021-06-22 深圳市中兴微电子技术有限公司 数据处理装置及设备
CN114257557A (zh) * 2021-11-26 2022-03-29 中国科学院计算技术研究所 一种数据分组交换系统和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10476656B2 (en) * 2018-04-13 2019-11-12 DeGirum Corporation System and method for asynchronous, multiple clock domain data streams coalescing and resynchronization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816947B1 (en) * 2000-07-20 2004-11-09 Silicon Graphics, Inc. System and method for memory arbitration
CN109062661A (zh) * 2018-07-10 2018-12-21 中国电子科技集团公司第三十八研究所 一种在线仿真调试器的多通道仲裁电路及其调度方法
CN113010464A (zh) * 2019-12-20 2021-06-22 深圳市中兴微电子技术有限公司 数据处理装置及设备
CN114257557A (zh) * 2021-11-26 2022-03-29 中国科学院计算技术研究所 一种数据分组交换系统和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
支持多优先级多输出通道的数据队列调度方法和硬件实现;徐金波等;《计算机工程与科学》;20201015(第10期);第1749-1756页 *

Also Published As

Publication number Publication date
CN114448917A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
EP3432157A1 (en) Data table joining mode processing method and apparatus
US10574625B2 (en) Generating system port identity
CN112085644B (zh) 多列数据排序方法、装置、可读存储介质和电子设备
JP2002305524A (ja) 識別子の関連性テストのための方法及び装置
CN104317549A (zh) 一种实现数据排序的级联结构电路和方法
CN114448917B (zh) 基于多维仲裁器的数据处理系统和芯片
CN105701128A (zh) 一种查询语句的优化方法和装置
CN107169138B (zh) 一种面向分布式内存数据库查询引擎的数据分发方法
US8156260B2 (en) Data transfer device and method for selecting instructions retained in channel unit based on determined priorities due to the number of waiting commands/instructions
Najafi et al. Scalable multiway stream joins in hardware
CN109753510A (zh) 一种目标数据的获取方法、系统、电子设备及存储介质
CN115495249A (zh) 一种云端集群的任务执行方法
CN111798363B (zh) 图形处理器
US9430421B2 (en) Interrupt signal arbitration
CN112181618A (zh) 数据传输方法、装置、计算机设备及存储介质
US6658505B2 (en) System and method for checking bits in a buffer with multiple entries
CN111915014B (zh) 人工智能指令的处理方法及装置、板卡、主板和电子设备
CN115390770B (zh) 一种用于简化sram输出数据多路选择方法及系统
CN113535637B (zh) 一种运算加速单元及其运行方法
CN104572480A (zh) 用于数据元素的交织存储的数据处理设备和方法
US7430214B2 (en) Circuit, method and program for data queue control
JP2740469B2 (ja) タスク管理方式
CN117971906B (zh) 一种多卡协同数据库查询方法、装置、设备及存储介质
US9507737B2 (en) Arbitration circuitry and method
US20100138618A1 (en) Priority Encoders

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant