CN114447187B - 芯片转移装置和芯片转移方法 - Google Patents

芯片转移装置和芯片转移方法 Download PDF

Info

Publication number
CN114447187B
CN114447187B CN202210101587.XA CN202210101587A CN114447187B CN 114447187 B CN114447187 B CN 114447187B CN 202210101587 A CN202210101587 A CN 202210101587A CN 114447187 B CN114447187 B CN 114447187B
Authority
CN
China
Prior art keywords
chip
substrate
turret
carrying platform
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210101587.XA
Other languages
English (en)
Other versions
CN114447187A (zh
Inventor
李文涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202210101587.XA priority Critical patent/CN114447187B/zh
Publication of CN114447187A publication Critical patent/CN114447187A/zh
Application granted granted Critical
Publication of CN114447187B publication Critical patent/CN114447187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

本申请提供一种芯片转移装置和芯片转移方法；该芯片转移装置通过使基板载台包括第一基板载台和第二基板载台，且第一基板载台和第二基板载台为活动构件，转移机构包括至少两个转塔结构，使得对于不同的基板，可以同步采用不同的转塔结构进行芯片的转移，对于大尺寸的基板，也可以通过拼接第一基板载台和第二基板载台实现大尺寸的基板的芯片转移，且由于设有多个转塔结构，各转塔结构上设有多个固晶头，可以进一步加快芯片的转移速度，从而提高了发光芯片的转移效率。

Description

芯片转移装置和芯片转移方法
技术领域
本申请涉及显示技术领域，尤其是涉及一种芯片转移装置和芯片转移方法。
背景技术
随着显示技术的发展，miniLED(迷你发光二极管)由于具有高对比度、可分区控制、功耗低等优点被广泛应用。在miniLED显示器件的制备过程中，需要将发光芯片转移到基板上，但现有的发光芯片转移装置中，由于只能对一种基板进行发光芯片的转移，且无法对多个基板进行发光芯片的转移，导致发光芯片的转移效率较低。
所以，现有发光芯片转移装置存在只能对单一类型的基板进行发光芯片的转移所导致的转移效率较低的技术问题。
发明内容
本申请实施例提供一种芯片转移装置和芯片转移方法，用以缓解现有发光芯片转移装置存在只能对单一类型的基板进行发光芯片的转移所导致的转移效率较低的技术问题。
本申请实施例提供一种芯片转移装置，该芯片转移装置包括：
基板载台，用于承载基板；
芯片载台，用于承载芯片；
驱动机构，与所述基板载台连接，用于驱动所述基板载台移动；
转移机构，包括横梁结构以及至少两个转塔结构，所述转塔结构设置于所述横梁结构上，所述转塔结构上设有至少两个固晶头，所述固晶头用于将所述芯片载台上的芯片转移至基板上；
其中，所述基板载台包括第一基板载台和第二基板载台，所述第一基板载台和所述第二基板载台为活动构件。
在一些实施例中，所述第一基板载台与所述第二基板载台对合，且所述第一基板载台与所述第二基板载台同步移动。
在一些实施例中，所述转塔结构包括第一转塔结构和第二转塔结构，所述第一基板载台与所述第二基板载台分离设置，且所述第一基板载台与所述第一转塔结构对应，所述第二基板载台与所述第二转塔结构对应。
在一些实施例中，所述芯片载台包括第一芯片载台和第二芯片载台，所述第一芯片载台上设有第一芯片，所述第二芯片载台上设有第二芯片，所述第一芯片载台与所述第一转塔结构对应，所述第二芯片载台与所述第二转塔结构对应。
在一些实施例中，所述转塔结构还包括转塔本体和摆臂，所述摆臂一端与所述转塔本体连接，所述摆臂另一端与所述固晶头连接，所述摆臂用于带动所述固晶头移动。
在一些实施例中，所述芯片载台包括蓝膜和顶针，所述顶针设置于所述蓝膜下方，所述蓝膜用于承载芯片。
在一些实施例中，所述固晶头包括负压吸嘴，所述负压吸嘴与所述顶针对应设置。
在一些实施例中，所述驱动机构包括直线电极和螺杆，所述螺杆一端与所述直线电极连接，所述螺杆另一端与所述基板载台连接。
在一些实施例中，所述转移机构还包括减震结构，所述减震结构设置于所述横梁上，且所述减震结构设置于各转塔结构之间。
同时，本申请实施例提供一种芯片转移方法，该芯片转移方法使用上述实施例中任一所述的芯片转移装置，所述芯片转移方法包括：
将基板设置于基板载台上，并将芯片设置于芯片载台上；
通过转塔结构上的固晶头提取芯片载台上的芯片；
在基板设置于第一基板载台和第二基板载台上时，移动基板载台对位转塔结构，并将转塔结构上的芯片转移至基板上；
在多个基板分别设置于第一基板载台和第二基板载台上时，分别移动第一基板载台和第二基板载台对应不同的转塔结构，并将不同的转塔结构上的芯片转移至不同基板上。
有益效果：本申请提供一种芯片转移装置和芯片转移方法；该芯片转移装置包括基板载台、芯片载台、驱动机构和转移机构，基板载台用于承载基板，芯片载台用于承载芯片，驱动机构与基板载台连接，用于驱动基板载台移动，转移机构包括横梁结构以及至少两个转塔结构，转塔结构设置于横梁结构上，转塔结构上设有至少两个固晶头，固晶头用于将芯片载台上的芯片转移至基板上，其中，基板载台包括第一基板载台和第二基板载台，第一基板载台和第二基板载台为活动构件。本申请通过使基板载台包括第一基板载台和第二基板载台，且第一基板载台和第二基板载台为活动构件，转移机构包括至少两个转塔结构，使得对于不同的基板，可以同步采用不同的转塔结构进行芯片的转移，对于大尺寸的基板，也可以通过拼接第一基板载台和第二基板载台实现大尺寸的基板的芯片转移，且由于设有多个转塔结构，各转塔结构上设有多个固晶头，可以进一步加快芯片的转移速度，从而提高了发光芯片的转移效率。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的芯片转移装置的示意图。
图2为本申请实施例提供的芯片转移方法的流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本申请实施例针对现有发光芯片转移装置存在只能对单一类型的基板进行发光芯片的转移所导致的转移效率较低的技术问题，提供一种芯片转移装置和芯片转移方法，用以缓解上述技术问题。
如图1所示，本申请实施例提供一种芯片转移装置，该芯片转移装置1包括：
基板载台10，用于承载基板；
芯片载台20，用于承载芯片；
驱动机构30，与所述基板载台10连接，用于驱动所述基板载台10移动；
转移机构50，包括横梁结构51以及至少两个转塔结构40，所述转塔结构40设置于所述横梁结构51上，所述转塔结构40上设有至少两个固晶头(例如第一固晶头411)，所述固晶头用于将所述芯片载台20上的芯片转移至基板上；
其中，所述基板载台10包括第一基板载台11和第二基板载台12，所述第一基板载台11和所述第二基板载台12为活动构件。
本申请实施例提供一种芯片转移装置，该芯片转移装置通过使基板载台包括第一基板载台和第二基板载台，且第一基板载台和第二基板载台为活动构件，转移机构包括至少两个转塔结构，使得对于不同的基板，可以同步采用不同的转塔结构进行芯片的转移，对于大尺寸的基板，也可以通过拼接第一基板载台和第二基板载台实现大尺寸的基板的芯片转移，且由于设有多个转塔结构，各转塔结构上设有多个固晶头，可以进一步加快芯片的转移速度，从而提高了发光芯片的转移效率。
需要说明的是，为了便于示出芯片转移装置中的各部件，在图1中以分解图示出了芯片转移装置中的各部件，且为了清楚的说明各部件的组成，在图1中未示出基板和芯片。
需要说明的是，本申请中第一基板载台和第二基板载台为活动构件是指第一基板载台和第二基板载台可以移动，且第一基板载台和第二基板载台可以拼接和拆卸。
针对大尺寸的芯片转移过程与小尺寸的芯片转移过程需要采用不同的芯片转移装置，导致芯片效率较低。在一种实施例中，所述第一基板载台与所述第二基板载台对合，且所述第一基板载台与所述第二基板载台同步移动。通过第一基板载台和第二基板载台的对合，使得对于大尺寸的芯片转移过程，可以通过第一基板载台和第二基板载台进行基板的承载，无需更换芯片转移装置，而对于小尺寸的芯片转移过程，可以通过第一基板载台和第二基板载台中的至少一个进行芯片的承载，从而使本申请的芯片转移装置适于不同尺寸的芯片的转移过程，提高芯片转移的效率。
在一种实施例中，如图1所示，所述转塔结构40包括第一转塔结构41和第二转塔结构42，所述第一基板载台11与所述第二基板载台12分离设置，且所述第一基板载台11与所述第一转塔结构41对应，所述第二基板载台12与所述第二转塔结构42对应。通过设置第一转塔结构和第二转塔结构，使第一转塔结构和第二转塔结构均可以进行芯片的提取和将芯片放置在基板上，则在第一基板载台和第二基板载台分离设置时，可以分别控制第一转塔结构和第二转塔结构工作，使得可以同时对第一基板载台上的基板和第二基板载台上的基板进行芯片转移，且可以通过第一转塔结构和第二转塔结构对同一基板载台上的基板进行芯片转移，提高芯片转移效率。
具体的，上述实施例中以转塔结构包括第一转塔结构和第二转塔结构时，第一基板载台和第二基板载台分离设置为例进行了详细说明。但本申请实施例不限于此，例如第一基板载台和第二基板载台对合时，转塔结构包括第一转塔结构和第二转塔结构，通过第一转塔结构和第二转塔结构进行芯片转移，使得可以通过多个转塔结构实现单个基板的转移过程，提高芯片转移的效率。
具体的，在第一基板载台和第二基板载台分离设置时，第一基板载台上的基板可以与第二基板载台上的基板不同，也可以使得第一基板载台上的基板与第二基板载台上的基板为同一种基板的多个基板，然后分别通过第一转塔结构和第二转塔结构进行芯片转移，提高芯片转移的效率。
在一种实施例中，如图1所示，所述芯片载台20包括第一芯片载台21和第二芯片载台22，所述第一芯片载台21上设有第一芯片，所述第二芯片载台22上设有第二芯片，所述第一芯片载台21与所述第一转塔结构41对应，所述第二芯片载台22与所述第二转塔结构42对应。通过使芯片载台包括第一芯片载台和第二芯片载台，在对单个基板或者多个基板进行芯片转移时，可以通过第一芯片载台和第二芯片载台分别承载芯片，使第一转塔结构和第二转塔结构分别从第一芯片载台和第二芯片载台上提取芯片，同步或者先后进行芯片的转移过程，加快芯片的转移，提高芯片转移的效率。
需要说明的是，第一芯片和第二芯片可以是同一种芯片中的不同部分，也可以是不同芯片。
在一种实施例中，所述转塔结构还包括转塔本体和摆臂，所述摆臂一端与所述转塔本体连接，所述摆臂另一端与所述固晶头连接，所述摆臂用于带动所述固晶头移动。通过将摆臂一端与转塔本体连接，摆臂另一端与固晶头连接，由于转塔结构上设有多个固晶头，则可以使得各固晶头在提取到芯片后，通过摆臂带动依次向基板上转移芯片，加快芯片转移的速度。
具体的，摆臂的转动频率固定，使得固晶头的移动频率固定，则可以通过固晶头在芯片载台上提取芯片，并将芯片转移到基板上，且各固晶头频率固定，使得芯片的转移过程较为稳定，芯片转移过程较易控制。
具体的，如图1所示，第一转塔结构41包括第一转塔本体413、第一摆臂412和第一固晶头411，第二转塔结构42包括第二转塔本体423、第二摆臂422和第二固晶头423。通过第一转塔结构和第二转塔结构的独立设置，可以使得第一转塔结构和第二转塔结构独立或者协同对基板进行芯片的转移过程，提高芯片的转移过程。
具体的，如图1所示，可以看到各转塔结构上设有多个固晶头，通过多个固晶头对芯片进行转移，提高芯片的转移效率。
在一种实施例中，所述芯片载台包括蓝膜和顶针，所述顶针设置于所述蓝膜下方，所述蓝膜用于承载芯片。通过设置蓝膜承载芯片，在需要对芯片进行转移时，可以通过顶针对芯片进行顶起，便于转塔结构进行芯片的转移。
具体的，如图1所示，第一芯片载台21包括第一蓝膜211和第一顶针212，第二芯片载台22包括第二蓝膜221和第二顶针222，通过分别采用第一芯片载台和第二芯片载台对芯片进行承载，使得在对芯片转移时，可以分别采用第一蓝膜和第二蓝膜进行芯片承载，采用第一顶针和第二顶针对芯片进行顶起，便于第一转塔结构和第二转塔结构进行芯片的转移，提高芯片转移的效率。
在一种实施例中，所述固晶头包括负压吸嘴，所述负压吸嘴与所述顶针对应设置。通过在固晶头上设置负压吸嘴，使得在固晶头提取芯片时，负压吸嘴能够吸附芯片，避免芯片掉落或者无法固定芯片导致无法进行芯片的转移过程或者损伤芯片，而在将芯片转移至基板上时，可以提高芯片的转移稳定性，避免损伤芯片。
针对芯片在转移过程中会存在方向或者位置不准确导致芯片转移失败的问题。在一种实施例中，所述芯片转移装置还包括过渡平台，所述过渡平台用于调整所述芯片。通过设置过渡平台，使得在固晶头的负压吸嘴从蓝膜上吸取芯片后，为了避免芯片的方向、角度等出现偏差导致芯片的转移失败，可以将芯片放置在过渡平台上，进行尺寸、角度的矫正和定位，然后再通过固晶头的负压吸嘴将过渡平台上的芯片吸取，并转移至基板，避免出现角度、方向等偏差导致芯片的转移过程失败。
针对芯片的转移过程中会存在基板载台的移动位置不准导致芯片转移失败的问题。在一种实施例中，如图1所示，所述驱动机构30包括直线电极32和螺杆31，所述螺杆31一端与所述直线电极32连接，所述螺杆31另一端与所述基板载台连接。通过采用直线电极和螺杆对基板载台进行移动，提高基板载台的移动精度，从而提高芯片转移过程中的转移精度。
具体的，驱动机构可以设置在基板载台内，从而减少驱动机构的占用空间，但本申请实施例不限于此，驱动机构也可以设置在基板载台外，从而对基板载台进行驱动。
在一种实施例中，如图1所示，所述转移机构50还包括减震结构52，所述减震结构52设置于所述横梁51上，且所述减震结构52设置于各转塔结构40之间。通过在横梁上设置减震结构，避免在芯片的转移过程中存在震动导致芯片出现脱离，或者芯片转移过程中由于震动导致芯片位置、方向发生偏移，从而提高芯片转移的良率。
需要说明的是，上述实施例中未提及对位结构，但在芯片的转移过程中，各部件之间的元件转移需要进行对位后实现基板、芯片的转移，因此，会设置对位结构进行各部件的对位，在此不再赘述。
需要说明的是，上述实施例中以基板载台包括第一基板载台和第二基板载台为例进行了详细说明，但本申请实施例不限于此，基板载台还可以包括第三基板载台或者更多基板载台。
需要说明的是，上述实施例中以芯片载台包括第一芯片载台和第二芯片载台为例进行了详细说明，但本申请实施例不限于此，芯片载台还可以包括第三芯片载台或者更多芯片载台。
需要说明的是，上述实施例中以转塔结构包括第一转塔结构和第二转塔结构为例进行了详细说明，但本申请实施例不限于此，转塔结构还可以包括第三转塔结构或者更多转塔结构。
需要说明的是，上述实施例中以转塔结构上设有两个固晶头为例进行了详细说明，但本申请实施例不限于此，例如转塔结构可以包括三个固晶头、四个固晶头。
同时，如图2所示，本申请实施例提供一种芯片转移方法，该芯片转移方法使用上述实施例中任一所述的芯片转移装置，该芯片转移方法包括：
S1，将基板设置于基板载台上，并将芯片设置于芯片载台上；
S2，通过转塔结构上的固晶头提取芯片载台上的芯片；
S3，在基板设置于第一基板载台和第二基板载台上时，移动基板载台对位转塔结构，并将转塔结构上的芯片转移至基板上；
S4，在多个基板分别设置于第一基板载台和第二基板载台上时，分别移动第一基板载台和第二基板载台对应不同的转塔结构，并将不同的转塔结构上的芯片转移至不同基板上。
本申请实施例提供一种芯片转移方法，该芯片转移方法中的芯片转移装置通过使基板载台包括第一基板载台和第二基板载台，且第一基板载台和第二基板载台为活动构件，转移机构包括至少两个转塔结构，使得对于不同的基板，可以同步采用不同的转塔结构进行芯片的转移，对于大尺寸的基板，也可以通过拼接第一基板载台和第二基板载台实现大尺寸的基板的芯片转移，且由于设有多个转塔结构，各转塔结构上设有多个固晶头，可以进一步加快芯片的转移速度，从而提高了发光芯片的转移效率。
本申请通过设置上述芯片转移装置，在对大尺寸的基板进行芯片转移时，可以使得第一基板载台和第二基板载台拼接形成宽度大于500毫米的载台，对大尺寸的基板进行芯片转移，且拼接后的第一基板载台和第二基板载台可以同步移动。
而对于mini LED(迷你发光二极管)直显显示器件，可以通过两个转塔结构分别对不同的基板进行芯片转移或者对相同种类的多个基板进行芯片转移，或者对单个基板先后进行芯片转移，提高芯片转移的效率。
根据上述实施例可知：
本申请实施例提供一种芯片转移装置和芯片转移方法；该芯片转移装置包括基板载台、芯片载台、驱动机构和转移机构，基板载台用于承载基板，芯片载台用于承载芯片，驱动机构与基板载台连接，用于驱动基板载台移动，转移机构包括横梁结构以及至少两个转塔结构，转塔结构设置于横梁结构上，转塔结构上设有至少两个固晶头，固晶头用于将芯片载台上的芯片转移至基板上，其中，基板载台包括第一基板载台和第二基板载台，第一基板载台和第二基板载台为活动构件。本申请通过使基板载台包括第一基板载台和第二基板载台，且第一基板载台和第二基板载台为活动构件，转移机构包括至少两个转塔结构，使得对于不同的基板，可以同步采用不同的转塔结构进行芯片的转移，对于大尺寸的基板，也可以通过拼接第一基板载台和第二基板载台实现大尺寸的基板的芯片转移，且由于设有多个转塔结构，各转塔结构上设有多个固晶头，可以进一步加快芯片的转移速度，从而提高了发光芯片的转移效率。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种芯片转移装置和芯片转移方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种芯片转移装置，其特征在于，包括：
基板载台，用于承载基板；
芯片载台，用于承载芯片；
驱动机构，与所述基板载台连接，用于驱动所述基板载台移动；
转移机构，包括横梁结构以及至少两个转塔结构，所述转塔结构设置于所述横梁结构上，所述转塔结构上设有至少两个固晶头，所述固晶头用于将所述芯片载台上的芯片转移至基板上；
其中，所述基板载台包括第一基板载台和第二基板载台，所述第一基板载台和所述第二基板载台为活动构件；所述芯片载台包括第一芯片载台和第二芯片载台，所述第一芯片载台上设有第一芯片，所述第二芯片载台上设有第二芯片，所述第一芯片和第二芯片为同一种芯片中的不同部分，或者所述第一芯片和所述第二芯片为不同芯片。
2.如权利要求1所述的芯片转移装置，其特征在于，所述第一基板载台与所述第二基板载台对合，且所述第一基板载台与所述第二基板载台同步移动。
3.如权利要求1所述的芯片转移装置，其特征在于，所述转塔结构包括第一转塔结构和第二转塔结构，所述第一基板载台与所述第二基板载台分离设置，且所述第一基板载台与所述第一转塔结构对应，所述第二基板载台与所述第二转塔结构对应。
4.如权利要求3所述的芯片转移装置，其特征在于，所述第一芯片载台与所述第一转塔结构对应，所述第二芯片载台与所述第二转塔结构对应。
5.如权利要求1所述的芯片转移装置，其特征在于，所述转塔结构还包括转塔本体和摆臂，所述摆臂一端与所述转塔本体连接，所述摆臂另一端与所述固晶头连接，所述摆臂用于带动所述固晶头移动。
6.如权利要求1所述的芯片转移装置，其特征在于，所述芯片载台包括蓝膜和顶针，所述顶针设置于所述蓝膜下方，所述蓝膜用于承载芯片。
7.如权利要求6所述的芯片转移装置，其特征在于，所述固晶头包括负压吸嘴，所述负压吸嘴与所述顶针对应设置。
8.如权利要求1所述的芯片转移装置，其特征在于，所述驱动机构包括直线电极和螺杆，所述螺杆一端与所述直线电极连接，所述螺杆另一端与所述基板载台连接。
9.如权利要求1所述的芯片转移装置，其特征在于，所述转移机构还包括减震结构，所述减震结构设置于所述横梁上，且所述减震结构设置于各转塔结构之间。
10.一种芯片转移方法，其特征在于，使用如权利要求1至9任一所述的芯片转移装置，所述芯片转移方法包括：
将基板设置于基板载台上，并将芯片设置于芯片载台上；
通过转塔结构上的固晶头提取芯片载台上的芯片；
在基板设置于第一基板载台和第二基板载台上时，移动基板载台对位转塔结构，并将转塔结构上的芯片转移至基板上；
在多个基板分别设置于第一基板载台和第二基板载台上时，分别移动第一基板载台和第二基板载台对应不同的转塔结构，并将不同的转塔结构上的芯片转移至不同基板上。
CN202210101587.XA 2022-01-27 2022-01-27 芯片转移装置和芯片转移方法 Active CN114447187B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210101587.XA CN114447187B (zh) 2022-01-27 2022-01-27 芯片转移装置和芯片转移方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210101587.XA CN114447187B (zh) 2022-01-27 2022-01-27 芯片转移装置和芯片转移方法

Publications (2)

Publication Number Publication Date
CN114447187A CN114447187A (zh) 2022-05-06
CN114447187B true CN114447187B (zh) 2024-05-07

Family

ID=81369172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210101587.XA Active CN114447187B (zh) 2022-01-27 2022-01-27 芯片转移装置和芯片转移方法

Country Status (1)

Country Link
CN (1) CN114447187B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116631929B (zh) * 2023-07-24 2024-01-05 广东工业大学 一种基于摆臂固晶机的芯片转移方法、系统、设备和介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120122184A (ko) * 2011-04-28 2012-11-07 주식회사 원익아이피에스 기판처리시스템 및 그에 사용되는 트레이
CN113539916A (zh) * 2021-07-13 2021-10-22 深圳市卓兴半导体科技有限公司 固晶机械臂及固晶设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120122184A (ko) * 2011-04-28 2012-11-07 주식회사 원익아이피에스 기판처리시스템 및 그에 사용되는 트레이
CN113539916A (zh) * 2021-07-13 2021-10-22 深圳市卓兴半导体科技有限公司 固晶机械臂及固晶设备

Also Published As

Publication number Publication date
CN114447187A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
CN114447187B (zh) 芯片转移装置和芯片转移方法
US11715655B1 (en) Flexure-based continuous ejector pin mechanism for mini/micro chip mass transfer
US11784081B2 (en) Micro device transfer apparatus and method
CN110718611B (zh) 一种Micro LED巨量转移方法、装置及封装结构、显示装置
CN210429751U (zh) 半导体器件贴片装置及用于对准多个半导体器件的机构
CN1473107A (zh) 液滴排出装置和使用的液体填加方法,以及装置制造设备、装置制造方法和装置
CN101981681A (zh) 零件安装装置及方法
CN101191936B (zh) 用于附着基板的设备
KR101479943B1 (ko) 기판과 마스크의 얼라인 시스템 및 얼라인 방법
US20230352334A1 (en) Chip Transfer Method and Electronic Device
CN105116614A (zh) 一种背光模组的组装治具及组装方法
CN111490147A (zh) 一种全自动平面ic固晶机及固晶方法
US11791178B1 (en) Compliant mechanical system for mini/micro chip mass transfer and packaging
CN115831815B (zh) 芯片贴装系统及其贴装方法
CN102623371B (zh) Csp芯片贴装载具及贴装方法
CN116313993A (zh) 一种供晶装置及实时矫正方法
CN215219413U (zh) 光刻机
KR101248313B1 (ko) 헤드 교체 장치 및 이를 포함하는 다이 본딩 시스템
CN210272407U (zh) 太阳能电池串归正机构
CN101604076A (zh) 电路基板搭接装置及利用该装置的电路基板搭接方法
CN110993541A (zh) 一种高精度共晶键合设备
CN215787821U (zh) 一种cfp2光模块热压焊夹具
CN213304162U (zh) 一种mini LED固晶设备
JP2007199512A (ja) 貼り合せ装置
CN212018376U (zh) Pcm点胶设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant