CN114443532A - 一种总线控制方法、装置、车辆、存储介质 - Google Patents
一种总线控制方法、装置、车辆、存储介质 Download PDFInfo
- Publication number
- CN114443532A CN114443532A CN202210118885.XA CN202210118885A CN114443532A CN 114443532 A CN114443532 A CN 114443532A CN 202210118885 A CN202210118885 A CN 202210118885A CN 114443532 A CN114443532 A CN 114443532A
- Authority
- CN
- China
- Prior art keywords
- target
- data packet
- bus
- access request
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 238000012545 processing Methods 0.000 claims abstract description 118
- 230000008569 process Effects 0.000 claims abstract description 40
- 230000001960 triggered effect Effects 0.000 claims abstract description 24
- 238000004891 communication Methods 0.000 claims abstract description 18
- 230000000737 periodic effect Effects 0.000 claims description 38
- 230000001360 synchronised effect Effects 0.000 claims description 33
- 238000004590 computer program Methods 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 6
- 238000012163 sequencing technique Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 238000007726 management method Methods 0.000 description 10
- 230000009471 action Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 101150053844 APP1 gene Proteins 0.000 description 1
- 101100055496 Arabidopsis thaliana APP2 gene Proteins 0.000 description 1
- 101100189105 Homo sapiens PABPC4 gene Proteins 0.000 description 1
- 102100039424 Polyadenylate-binding protein 4 Human genes 0.000 description 1
- 101100016250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GYL1 gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本发明实施例提供了一种总线控制方法、装置、车辆、介质。其中，该方法包括：获取应用程序针对集成电路总线的访问请求，根据访问请求和数据包信息，确定访问请求所操作的目标数据包以及对应的目标总线通道；数据包信息包括数据包和总线通道之间的预设对应关系信息，将目标数据包的处理任务添加到目标总线通道的处理队列中，按照进入处理队列的先后顺序，依次触发目标总线通道的控制器对数据包进行处理，使得利用统一的控制程序实现对集成电路总线的访问，实现支持针对多个总线通道的请求，当多个应用同时访问同一总线通道时，利用各个总线通道的处理队列，依次触发处理，避免对同一总线通道的抢占，从而避免出现通信错误或阻塞。
Description
技术领域
本发明涉及数据处理技术领域，特别是涉及一种总线控制方法、一种总线控制装置、一种车辆、一种可读存储介质。
背景技术
通用型MCU(Microcontroller Unit，微控制单元)控制器内部有一个或者多个IIC(Inter-Integrated Circuit，集成电路总线)控制器可以使用。IIC是一种串行集成电路总线，使用多主从架构，支持一主多从。
IIC可以有多个总线通道，当不同应用同时访问同一总线通道时，往往会出现通信错误或阻塞。
发明内容
本发明实施例的目的在于提供一种总线控制方法、装置、车辆、存储介质，从而解决当不同应用同时访问同一总线通道时，往往会出现通信错误或阻塞的技术问题。
为了解决上述问题，在本发明实施的第一方面，首先提供了一种总线控制方法，包括：
获取应用程序针对集成电路总线的访问请求；
根据所述访问请求和数据包信息，确定所述访问请求所操作的目标数据包，以及所述目标数据包对应的目标总线通道；其中，所述数据包信息包括数据包和所述集成电路总线的总线通道之间的预设对应关系信息；
将所述目标数据包的处理任务添加到所述目标总线通道的处理队列中；
按照处理任务进入所述处理队列的先后顺序，依次触发所述目标总线通道的控制器对数据包进行处理。
可选地，所述数据包信息包括数据包状态，所述方法还包括：
根据所述访问请求，将所述目标数据包的数据包状态更改为活动状态；
在所述按照处理任务进入所述处理队列的先后顺序，依次触发所述目标总线通道的控制器对数据包进行处理之后，所述方法还包括：
获取所述目标总线通道的控制器返回的所述目标数据包的处理完成信息；
将所述目标数据包的数据包状态更改为非活动状态。
可选地，在所述获取应用程序针对集成电路总线的访问请求之后，所述方法还包括：
确定所述访问请求是周期任务请求或事件触发任务请求；
根据针对所述集成电路总线的周期任务或事件触发任务的预设优先级，按照优先级排序，在所述目标总线通道的控制器所在的微控制器空闲时，将所述访问请求所操作的目标数据包发送所述目标总线通道的控制器，并触发所述目标总线通道的控制器进行处理。
可选地，所述方法还包括：
在所述访问请求是周期任务请求的情况下，根据针对所述集成电路总线的周期任务的预设周期，对所述目标数据包的处理进行超时管理。
可选地，所述方法还包括：
根据所述访问请求，确定所述访问请求对应的目标操作；其中，所述目标操作包括以下至少一种：同步操作、异步操作、触发发送数据操作、触发接收数据操作、发送完成回调操作、接收完成回调操作、触发发送开始符操作、触发发送结束符操作；
所述触发所述目标总线通道的控制器对数据包进行处理包括：
触发所述目标总线通道的控制器，对所述目标数据包执行所述目标操作。
可选地，所述方法还包括：
根据所述访问请求，确定所述访问请求对应的目标操作为同步操作；
所述触发所述目标总线通道的控制器对数据包进行处理包括：
通过所述集成电路总线的控制程序提供的读/写接口，从所述目标总线通道的控制器得到读/写状态；
根据所述读/写状态，向所述应用返回同步操作状态。
可选地，所述方法还包括：
根据所述访问请求，确定所述访问请求对应的目标操作为异步操作；
所述触发所述目标总线通道的控制器对数据包进行处理包括：
通过操作系统提供的读/写接口从所述目标总线通道的控制器得到读/写状态；
根据所述读/写状态，向所述应用返回异步操作状态。
在本发明实施的第二方面，提供了一种总线控制装置，包括：
请求获取模块，用于获取应用程序针对集成电路总线的访问请求；
通道确定模块，用于根据所述访问请求和数据包信息，确定所述访问请求所操作的目标数据包，以及所述目标数据包对应的目标总线通道；其中，所述数据包信息包括数据包和所述集成电路总线的总线通道之间的预设对应关系信息；
任务添加模块，用于将所述目标数据包的处理任务添加到所述目标总线通道的处理队列中；
处理触发模块，用于按照处理任务进入所述处理队列的先后顺序，依次触发所述目标总线通道的控制器对数据包进行处理。
可选地，所述数据包信息包括数据包状态，所述装置还包括：
第一状态更改模块，用于根据所述访问请求，将所述目标数据包的数据包状态更改为活动状态；
信息获取模块，用于在所述按照处理任务进入所述处理队列的先后顺序，依次触发所述目标总线通道的控制器对数据包进行处理之后，获取所述目标总线通道的控制器返回的所述目标数据包的处理完成信息；
第二状态更改模块，用于将所述目标数据包的数据包状态更改为非活动状态。
可选地，所述装置还包括：
请求确定模块，用于在所述获取应用程序针对集成电路总线的访问请求之后，确定所述访问请求是周期任务请求或事件触发任务请求；
空闲处理触发模块，用于根据针对所述集成电路总线的周期任务或事件触发任务的预设优先级，按照优先级排序，在所述目标总线通道的控制器所在的微控制器空闲时，将所述访问请求所操作的目标数据包发送所述目标总线通道的控制器，并触发所述目标总线通道的控制器进行处理。
可选地，所述装置还包括：
超时管理模块，用于在所述访问请求是周期任务请求的情况下，根据针对所述集成电路总线的周期任务的预设周期，对所述目标数据包的处理进行超时管理。
可选地，所述装置还包括：
操作确定模块，用于根据所述访问请求，确定所述访问请求对应的目标操作；其中，所述目标操作包括以下至少一种：同步操作、异步操作、触发发送数据操作、触发接收数据操作、发送完成回调操作、接收完成回调操作、触发发送开始符操作、触发发送结束符操作；
所述处理触发模块包括：
操作执行子模块，用于触发所述目标总线通道的控制器，对所述目标数据包执行所述目标操作。
可选地，所述装置还包括：
同步操作确定模块，用于根据所述访问请求，确定所述访问请求对应的目标操作为同步操作；
所述处理触发模块包括：
第一读/写状态获取子模块，用于通过所述集成电路总线的控制程序提供的读/写接口，从所述目标总线通道的控制器得到读/写状态；
同步状态返回子模块，用于根据所述读/写状态，向所述应用返回同步操作状态。
可选地，所述装置还包括：
异步操作确定模块，用于根据所述访问请求，确定所述访问请求对应的目标操作为异步操作；
所述处理触发模块包括：
第二读/写状态获取子模块，用于通过操作系统提供的读/写接口从所述目标总线通道的控制器得到读/写状态；
异步状态返回子模块，用于根据所述读/写状态，向所述应用返回异步操作状态。
在本发明实施的第三方面，提供了一种车辆，其特征在于，包括处理器、通信接口、存储器和集成电路总线，其中，处理器，通信接口，存储器通过集成电路总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现如上任一所述的方法步骤。
在本发明实施的第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如上任一所述的方法。
本发明实施例提供一种总线控制方法、装置、车辆及存储介质，通过获取应用程序针对集成电路总线的访问请求，根据所述访问请求和数据包信息，确定所述访问请求所操作的目标数据包，以及所述目标数据包对应的目标总线通道；其中，所述数据包信息包括数据包和所述集成电路总线的总线通道之间的预设对应关系信息，将所述目标数据包的处理任务添加到所述目标总线通道的处理队列中，按照处理任务进入所述处理队列的先后顺序，依次触发所述目标总线通道的控制器对数据包进行处理，使得应用可以使用统一的控制程序来实现对集成电路总线的访问，实现了支持针对多个总线通道的请求，当多个应用同时访问同一总线通道时，控制程序可以利用各个总线通道的处理队列，依次触发处理，避免对同一总线通道的抢占，从而避免出现通信错误或阻塞。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
图1示出了本发明的一种总线控制方法实施例的步骤流程图；
图2示出了集成电路总线的控制程序的示意图；
图3示出了异步操作请求的处理方式的示意图；
图4示出了本发明的一种总线控制方法的步骤流程图；
图5示出了本发明的一种总线控制方法的步骤流程图；
图6示出了周期任务和事件触发任务调度方式的示意图；
图7示出了控制程序提供的操作的示意图；
图8示出了应用和控制程序之间的调用关系的示意图；
图9示出了本发明实施例的一种总线控制装置的结构框图；
图10示出了本发明一实施例的一种车辆的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图1，示出了本发明实施例的一种总线控制方法的步骤流程图，具体可以包括如下步骤：
步骤101，获取应用程序针对集成电路总线的访问请求。
在本发明实施例中，集成电路总线是一种串行总线，用于连接微控制器及其外部设备。集成电路总线有至少一个总线通道。对于每个总线通道，在微控制器内部有总线通道对应的控制器。当不同的应用同时访问同一总线通道时，容易出现通信错误或阻塞。为了解决这一问题，本申请人创造性的提出使用一套标准的集成电路总线的控制程序来进行总线通信管理。应用层只需使用该控制程序就可以访问集成电路总线。
例如，如图2所示的集成电路总线的控制程序的示意图。从软件的层面，MCU(微控制器)上运行的多个不同的应用如APP0，APP1，APP2等会访问不同的外部设备。这些外部设备会按照硬件设计挂在不同的总线通道上如Dev_0，Dev_1挂在总线通道IIC0上，Dev_2，Dev_3挂在总线通道IIC1上，Dev_4，Dev_5挂在总线通道IIC2上。在MCU内部有IICcontroller(控制器)如IIC0的控制器、IIC1的控制器、IIC2的控制器。运行在MCU上的IIC(控制程序)会对IIC0的控制器、IIC1的控制器、IIC2的控制器等进行管理。IIC(控制程序)提供完整的服务接口给应用层使用并且管理MCU内部所有的IIC控制器。
在本发明实施例中，为使控制程序能够对集成电路总线进行控制，在应用使用控制程序前，需先初始化控制程序。控制程序的初始化主要包括将连接集成电路总线的各种硬件资源加载到控制程序中等。
在本发明实施例中，应用程序在需要访问集成电路总线时，将针对集成电路总线的访问请求发送给控制程序，控制程序接收该访问请求，也即是说，控制程序可以获取应用程序针对集成电路总线的访问请求。例如，IIC控制程序可以在同一时间接收来自不同应用的针对集成电路总线的访问请求，访问请求可以是针对不同数据包的。
步骤102，根据所述访问请求和数据包信息，确定所述访问请求所操作的目标数据包，以及所述目标数据包对应的目标总线通道；其中，所述数据包信息包括数据包和所述集成电路总线的总线通道之间的预设对应关系信息。
在本发明实施例中，控制程序可以根据访问请求，确定访问请求所操作的数据包，记为目标数据包。例如，访问请求中携带目标数据包的索引标识，根据索引标识，确定目标数据包。
在本发明实施例中，控制程序能够预先设置数据包和集成电路总线的总线通道之间的预设对应关系信息，该预设对应关系信息可以记录在总线通道对应的数据包信息中。控制程序可以在各个总线通道对应的数据包信息中查找目标数据包，若在某一总线通道对应的数据包信息中查找到目标数据包，则确定目标数据包对应的总线通道为该总线通道，记为目标总线通道。
例如，如图3所示的异步操作请求的处理方式的示意图。IIC控制程序针对各个总线通道对应有数据包信息，如图中的表分别为总线通道IIC0的数据包信息、总线通道IIC1的数据包信息、总线通道IIC2的数据包信息。数据包信息包括包index(即数据包的索引标识)，还可以包括包状态(即数据包状态)，包数据指针(即数据包的指针)。在各个总线通道对应的数据包信息的表中查找目标数据包，以确定目标数据包对应的目标总线通道。
步骤103，将所述目标数据包的处理任务添加到所述目标总线通道的处理队列中。
在本发明实施例中，控制程序利用处理队列来对不同数据包的处理任务进行调度，具体为针对各个总线通道分别设置一个处理队列。按照访问请求的先后顺序，确定数据包的处理任务进入处理队列的先后顺序。
在本发明实施例中，在确定访问请求对应的目标数据包和目标总线通道之后，控制程序可以将目标数据包的处理任务添加到目标总线通道的处理队列中。例如，如图3所示，IIC控制程序接收到多个APP的访问请求，并且访问请求是异步操作请求。按照访问请求的先后顺序将对应的包index添加到各个总线通道的处理队列中，也就是将包index对应的处理任务添加到各个总线通道的处理队列中。
步骤104，按照处理任务进入所述处理队列的先后顺序，依次触发所述目标总线通道的控制器对数据包进行处理。
在本发明实施例中，控制程序可以按照处理任务进入所述处理队列的先后顺序，依次触发目标总线通道的控制器对数据包进行处理，以开启目标总线通道的控制器对数据包的处理。其中，当在处理队列中轮到目标数据包的处理任务时，触发目标总线通道的控制器对目标数据包进行处理。例如，读/写目标数据包的处理。具体可以包括任意适用的处理，本发明实施例对此不做限制。各个总线通道都分别采用上述方式。
依据本发明实施例，通过获取应用程序针对集成电路总线的访问请求，根据所述访问请求和数据包信息，确定所述访问请求所操作的目标数据包，以及所述目标数据包对应的目标总线通道；其中，所述数据包信息包括数据包和所述集成电路总线的总线通道之间的预设对应关系信息，将所述目标数据包的处理任务添加到所述目标总线通道的处理队列中，按照处理任务进入所述处理队列的先后顺序，依次触发所述目标总线通道的控制器对数据包进行处理，使得应用可以使用统一的控制程序来实现对集成电路总线的访问，实现了支持针对多个总线通道的请求，当多个应用同时访问同一总线通道时，控制程序可以利用各个总线通道的处理队列，依次触发处理，避免对同一总线通道的抢占，从而避免出现通信错误或阻塞。
在本发明的一种可选实施例中，如图4所示的一种总线控制方法的步骤流程图，数据包信息包括数据包状态，根据所述访问请求和数据包信息，确定所述访问请求所操作的目标数据包，以及所述目标数据包对应的目标总线通道的一种具体方式中，还包括：步骤1031，根据所述访问请求，将所述目标数据包的数据包状态更改为活动状态。
在所述触发目标总线通道的控制器对数据包进行处理之后，还包括：
步骤106，获取所述目标总线通道的控制器返回的所述目标数据包的处理完成信息；
步骤107，将所述目标数据包的数据包状态更改为非活动状态。
应用程序还可以调用控制程序对数据包状态进行管理。控制程序可以根据访问请求对数据包状态进行更改，具体为在确定访问请求对应的目标数据包后，将目标数据包的数据包状态更改为活动状态。该数据包状态也记录在各个总线通道对应的数据包信息中。
在目标总线通道的控制器对目标数据包的处理完成后，会向控制程序返回处理完成信息。控制程序可以获取处理完成信息，并据此将目标数据包的数据包状态更改为非活动状态。利用数据包状态可以实现对数据包加锁，从而解决同步操作和异步操作的死锁问题，实现了数据保护的作用。
例如，如图3所示的各个总线通道对应的数据包信息中保存了包状态(即数据包状态)，其中，Active是指活动状态，InActive是指非活动状态。根据访问请求，将包状态更改为Active，并将该目标数据包添加到目标总线通道的处理队列中，当控制程序获取到目标数据包的处理完成信息，则将包状态更改为InActive。
在本发明的一种可选实施例中，如图5所示的一种总线控制方法的步骤流程图，在所述获取应用程序针对集成电路总线的访问请求之后，还包括：
步骤108，确定所述访问请求是周期任务请求或事件触发任务请求。
步骤109，根据针对所述集成电路总线的周期任务或事件触发任务的预设优先级，按照优先级排序，在所述目标总线通道的控制器所在的微控制器空闲时，将所述访问请求所操作的目标数据包发送所述目标总线通道的控制器，并触发所述目标总线通道的控制器进行处理。
控制程序涉及到二种任务的调度设计。一种是周期任务，另一种是事件触发任务。当控制程序确定访问请求是周期任务请求或事件触发任务请求时，控制程序可以根据访问请求，以及集成电路总线的总线通道对应的数据包信息，确定访问请求所操作的目标数据包，以及目标数据包对应的目标总线通道，但是不再利用处理队列来管理周期任务和事件触发任务，而是由控制程序预先设置周期任务和事件触发任务的优先级，根据优先级来控制这两种任务。
控制程序可以根据针对集成电路总线的周期任务或事件触发任务的预设优先级，按照优先级排序，优先级高的任务先执行，优先级低的任务后执行。在目标总线通道的控制器所在的微控制器空闲时，将访问请求所操作的目标数据包发送目标总线通道的控制器，并触发目标总线通道的控制器的处理，从而利用微控制器的空闲时间快速执行任务，充分利用微控制器的任务调度，提高任务执行的实时性。
在本发明的一种可选实施例中，还包括：在所述访问请求是周期任务请求的情况下，根据针对所述集成电路总线的周期任务的预设周期，对所述目标数据包的处理进行超时管理。
对于周期任务，不仅设置有优先级，还设置了周期任务的周期，以对数据包的处理进行超时管理。针对集成电路总线的周期任务预先设置周期，记为预设周期。在访问请求是周期任务请求的情况下，控制程序可以根据预设周期，对目标数据包的处理进行超时管理。具体为对目标数据包的处理耗时超过预设周期，则判定目标数据包的处理超时，对目标数据包的处理耗时未超过预设周期，则判定目标数据包的处理未超时。
例如，如图6所示的周期任务和事件触发任务调度方式的示意图。MCU上有Apptask1：周期为10ms，优先级为4；App task2：周期为5ms，优先级为2；IIC period task(集成电路总线的周期任务)：周期为5ms，优先级为2；IIC event task(集成电路总线的事件触发任务)：优先级为2。当APP请求多个IIC操作时，操作系统会根据预设优先级的排序，在MCU空闲时执行IIC event task，充分利用MCU的任务调度，达到实时操作的效果。
在本发明的一种可选实施例中，还包括：根据所述访问请求，确定所述访问请求对应的目标操作；其中，所述目标操作包括以下至少一种：同步操作、异步操作、触发发送数据操作、触发接收数据操作、发送完成回调操作、接收完成回调操作、触发发送开始符操作、触发发送结束符操作。所述步骤105包括：触发所述目标总线通道的控制器，对所述目标数据包执行所述目标操作。
如图7所示的控制程序提供的操作的示意图。控制程序提供给应用的操作包括同步操作、异步操作、触发发送数据操作、触发接收数据操作、发送完成回调操作、接收完成回调操作、触发发送开始符操作、触发发送结束符操作、初始化操作、取消包操作、获取包状态操作、获取通道状态操作、操作系统调度操作、计数操作等，或者其他任意适用的操作，本发明实施例对此不做限制。
其中，同步操作就是调用一旦开始，调用者得等待这个调用返回结果才能继续往后执行。异步操作，和同步相反，调用者不会等待得到结果，而是在调用发出后调用者可以继续执行后续操作，被调用者通过状态来通知调用者，或者通过回调函数来处理这个调用。触发发送数据操作是指发送数据的触发操作。触发接收数据操作是指接收数据的触发操作。发送完成回调操作是指发送数据的操作完成的回调操作。接收完成回调操作是指接收数据的操作完成的回调操作。触发发送开始符操作是指发送开始符的触发操作。触发发送结束符操作是指发送结束符的触发操作。初始化操作是指对控制程序进行初始化的操作，初始化主要包括将连接集成电路总线的硬件资源加载到控制程序。取消包操作是指对有关数据包的各种操作的取消操作。获取包状态操作是指数据包状态的获取操作。获取通道状态操作是指总线通道的状态的获取操作。操作系统调度操作是指对操作系统提供的调度的使用操作，即图中的OS。计数操作是指对硬件计数器的使用操作，即图中的Timer。
在获取到访问请求后，除了确定访问请求对应的目标数据包和目标总线通道外，还需要控制程序可以根据访问请求，确定访问请求对应的目标操作。在触发目标总线通道的控制器对目标数据包进行处理时，具体为触发目标总线通道的控制器，对目标数据包执行目标操作。
在本发明的一种可选实施例中，还包括：根据所述访问请求，确定所述访问请求对应的目标操作为同步操作。触发所述目标总线通道的控制器对数据包进行处理的一种具体实现方式中，包括：通过所述集成电路总线的控制程序提供的读/写接口从所述目标总线通道的控制器得到读/写状态；根据所述读/写状态，向所述应用返回同步操作状态。
控制程序可以根据访问请求，确定访问请求对应的目标操作，并且目标操作为同步操作。目标总线通道的控制器对数据包进行处理时，控制程序执行同步操作。如图8所示的应用和控制程序之间的调用关系的示意图。APP(应用)向IIC控制程序请求同步操作时，通过IIC控制程序提供的读/写接口，从IIC controller(目标总线通道的控制器)得到读/写状态，然后IIC控制程序可以根据返回的读/写状态，向APP返回同步操作状态。
另外，如图8所示，APP向IIC控制程序请求初始化包的操作时，IIC控制程序可以返回数据包状态。APP向IIC控制程序请求判断包状态时，IIC控制程序也可以反馈数据包状态。其中，初始化包是指将数据包的包index、包状态、包数据指针添加到总线通道的数据包信息中。
在本发明的一种可选实施例中，还包括：根据所述访问请求，确定所述访问请求对应的目标操作为异步操作。触发所述目标总线通道的控制器对数据包进行处理的一种具体实现方式中，包括：通过操作系统提供的读/写接口从所述目标总线通道的控制器得到读/写状态；根据所述读/写状态，向所述应用返回异步操作状态。
控制程序可以根据访问请求，确定访问请求对应的目标操作，并且目标操作为异步操作。目标总线通道的控制器对数据包进行处理时，控制程序执行异步操作。如图8所示，APP(应用)向IIC控制程序请求异步操作时，通过操作系统(或者说OS调度)提供的读/写接口，从IIC controller(目标总线通道的控制器)得到读/写状态，然后IIC控制程序可以根据返回的读/写状态，向APP返回异步操作状态。
应用程序可以调用控制程序的各种接口对数据包进行管理，执行读/写操作，初始化操作等。同步操作能够实时的对挂在集成电路总线的外部设备进行操作。异步操作能够接收多次请求，控制程序利用处理队列、周期任务、事件触发任务等调度策略，触发对挂在集成电路总线的外部设备进行读/写操作和超时管理等。
需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
参照图9，示出了本发明实施例的一种总线控制装置的结构框图，具体可以包括如下步骤：
请求获取模块201，用于获取应用程序针对集成电路总线的访问请求；
通道确定模块202，用于根据所述访问请求和数据包信息，确定所述访问请求所操作的目标数据包，以及所述目标数据包对应的目标总线通道；其中，所述数据包信息包括数据包和所述集成电路总线的总线通道之间的预设对应关系信息；
任务添加模块203，用于将所述目标数据包的处理任务添加到所述目标总线通道的处理队列中；
处理触发模块204，用于按照处理任务进入所述处理队列的先后顺序，依次触发所述目标总线通道的控制器对数据包进行处理。
在本发明的一种可选实施例中，所述数据包信息包括数据包状态，所述装置还包括：
第一状态更改模块，用于根据所述访问请求，将所述目标数据包的数据包状态更改为活动状态；
信息获取模块，用于在所述按照处理任务进入所述处理队列的先后顺序，依次触发所述目标总线通道的控制器对数据包进行处理之后，获取所述目标总线通道的控制器返回的所述目标数据包的处理完成信息；
第二状态更改模块，用于将所述目标数据包的数据包状态更改为非活动状态。
在本发明的一种可选实施例中，所述装置还包括：
请求确定模块，用于在所述获取应用程序针对集成电路总线的访问请求之后，确定所述访问请求是周期任务请求或事件触发任务请求；
空闲处理触发模块，用于根据针对所述集成电路总线的周期任务或事件触发任务的预设优先级，按照优先级排序，在所述目标总线通道的控制器所在的微控制器空闲时，将所述访问请求所操作的目标数据包发送所述目标总线通道的控制器，并触发所述目标总线通道的控制器进行处理。
在本发明的一种可选实施例中，所述装置还包括：
超时管理模块，用于在所述访问请求是周期任务请求的情况下，根据针对所述集成电路总线的周期任务的预设周期，对所述目标数据包的处理进行超时管理。
在本发明的一种可选实施例中，所述装置还包括：
操作确定模块，用于根据所述访问请求，确定所述访问请求对应的目标操作；其中，所述目标操作包括以下至少一种：同步操作、异步操作、触发发送数据操作、触发接收数据操作、发送完成回调操作、接收完成回调操作、触发发送开始符操作、触发发送结束符操作；
所述处理触发模块包括：
操作执行子模块，用于触发所述目标总线通道的控制器，对所述目标数据包执行所述目标操作。
在本发明的一种可选实施例中，所述装置还包括：
同步操作确定模块，用于根据所述访问请求，确定所述访问请求对应的目标操作为同步操作；
所述处理触发模块包括：
第一读/写状态获取子模块，用于通过所述集成电路总线的控制程序提供的读/写接口，从所述目标总线通道的控制器得到读/写状态；
同步状态返回子模块，用于根据所述读/写状态，向所述应用返回同步操作状态。
在本发明的一种可选实施例中，所述装置还包括：
异步操作确定模块，用于根据所述访问请求，确定所述访问请求对应的目标操作为异步操作；
所述处理触发模块包括：
第二读/写状态获取子模块，用于通过操作系统提供的读/写接口从所述目标总线通道的控制器得到读/写状态；
异步状态返回子模块，用于根据所述读/写状态，向所述应用返回异步操作状态。
依据本发明实施例，通过获取应用程序针对集成电路总线的访问请求，根据所述访问请求和数据包信息，确定所述访问请求所操作的目标数据包，以及所述目标数据包对应的目标总线通道；其中，所述数据包信息包括数据包和所述集成电路总线的总线通道之间的预设对应关系信息，将所述目标数据包的处理任务添加到所述目标总线通道的处理队列中，按照处理任务进入所述处理队列的先后顺序，依次触发所述目标总线通道的控制器对数据包进行处理，使得应用可以使用统一的控制程序来实现对集成电路总线的访问，实现了支持针对多个总线通道的请求，当多个应用同时访问同一总线通道时，控制程序可以利用各个总线通道的处理队列，依次触发处理，避免对同一总线通道的抢占，从而避免出现通信错误或阻塞。
本发明实施例还提供了一种车辆，如图10所示，包括处理器901、通信接口902、存储器903和集成电路总线904，其中，处理器901，通信接口902，存储器903通过集成电路总线904完成相互间的通信，
存储器903，用于存放计算机程序；
处理器901，用于执行存储器903上所存放的程序时，实现如前述任一方法实施例中描述的步骤。
上述终端提到的集成电路总线可以是外设部件互连标准(Peripheral ComponentInterconnect，简称PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，简称EISA)总线等。该集成电路总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
通信接口用于上述终端与其他设备之间的通信。
存储器可以包括随机存取存储器(Random Access Memory，简称RAM)，也可以包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processing，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field－Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
在本发明提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述实施例中任一所述的总线控制方法。
在本发明提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例中任一所述的总线控制方法。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (16)
1.一种总线控制方法，其特征在于，包括：
获取应用程序针对集成电路总线的访问请求；
根据所述访问请求和数据包信息，确定所述访问请求所操作的目标数据包，以及所述目标数据包对应的目标总线通道；其中，所述数据包信息包括数据包和所述集成电路总线的总线通道之间的预设对应关系信息；
将所述目标数据包的处理任务添加到所述目标总线通道的处理队列中；
按照处理任务进入所述处理队列的先后顺序，依次触发所述目标总线通道的控制器对数据包进行处理。
2.根据权利要求1所述的方法，其特征在于，所述数据包信息包括数据包状态，所述方法还包括：
根据所述访问请求，将所述目标数据包的数据包状态更改为活动状态；
在所述按照处理任务进入所述处理队列的先后顺序，依次触发所述目标总线通道的控制器对数据包进行处理之后，所述方法还包括：
获取所述目标总线通道的控制器返回的所述目标数据包的处理完成信息；
将所述目标数据包的数据包状态更改为非活动状态。
3.根据权利要求1所述的方法，其特征在于，在所述获取应用程序针对集成电路总线的访问请求之后，所述方法还包括：
确定所述访问请求是周期任务请求或事件触发任务请求；
根据针对所述集成电路总线的周期任务或事件触发任务的预设优先级，按照优先级排序，在所述目标总线通道的控制器所在的微控制器空闲时，将所述访问请求所操作的目标数据包发送所述目标总线通道的控制器，并触发所述目标总线通道的控制器进行处理。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
在所述访问请求是周期任务请求的情况下，根据针对所述集成电路总线的周期任务的预设周期，对所述目标数据包的处理进行超时管理。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
根据所述访问请求，确定所述访问请求对应的目标操作；其中，所述目标操作包括以下至少一种：同步操作、异步操作、触发发送数据操作、触发接收数据操作、发送完成回调操作、接收完成回调操作、触发发送开始符操作、触发发送结束符操作；
所述触发所述目标总线通道的控制器对数据包进行处理包括：
触发所述目标总线通道的控制器，对所述目标数据包执行所述目标操作。
6.根据权利要求1所述的方法，其特征在于，所述方法还包括：
根据所述访问请求，确定所述访问请求对应的目标操作为同步操作；
所述触发所述目标总线通道的控制器对数据包进行处理包括：
通过所述集成电路总线的控制程序提供的读/写接口，从所述目标总线通道的控制器得到读/写状态；
根据所述读/写状态，向所述应用返回同步操作状态。
7.根据权利要求1所述的方法，其特征在于，所述方法还包括：
根据所述访问请求，确定所述访问请求对应的目标操作为异步操作；
所述触发所述目标总线通道的控制器对数据包进行处理包括：
通过操作系统提供的读/写接口从所述目标总线通道的控制器得到读/写状态；
根据所述读/写状态，向所述应用返回异步操作状态。
8.一种总线控制装置，其特征在于，包括：
请求获取模块，用于获取应用程序针对集成电路总线的访问请求；
通道确定模块，用于根据所述访问请求和数据包信息，确定所述访问请求所操作的目标数据包，以及所述目标数据包对应的目标总线通道；其中，所述数据包信息包括数据包和所述集成电路总线的总线通道之间的预设对应关系信息；
任务添加模块，用于将所述目标数据包的处理任务添加到所述目标总线通道的处理队列中；
处理触发模块，用于按照处理任务进入所述处理队列的先后顺序，依次触发所述目标总线通道的控制器对数据包进行处理。
9.根据权利要求8所述的装置，其特征在于，所述数据包信息包括数据包状态，所述装置还包括：
第一状态更改模块，用于根据所述访问请求，将所述目标数据包的数据包状态更改为活动状态；
信息获取模块，用于在所述按照处理任务进入所述处理队列的先后顺序，依次触发所述目标总线通道的控制器对数据包进行处理之后，获取所述目标总线通道的控制器返回的所述目标数据包的处理完成信息；
第二状态更改模块，用于将所述目标数据包的数据包状态更改为非活动状态。
10.根据权利要求8所述的装置，其特征在于，所述装置还包括：
请求确定模块，用于在所述获取应用程序针对集成电路总线的访问请求之后，确定所述访问请求是周期任务请求或事件触发任务请求；
空闲处理触发模块，用于根据针对所述集成电路总线的周期任务或事件触发任务的预设优先级，按照优先级排序，在所述目标总线通道的控制器所在的微控制器空闲时，将所述访问请求所操作的目标数据包发送所述目标总线通道的控制器，并触发所述目标总线通道的控制器进行处理。
11.根据权利要求10所述的装置，其特征在于，所述装置还包括：
超时管理模块，用于在所述访问请求是周期任务请求的情况下，根据针对所述集成电路总线的周期任务的预设周期，对所述目标数据包的处理进行超时管理。
12.根据权利要求8所述的装置，其特征在于，所述装置还包括：
操作确定模块，用于根据所述访问请求，确定所述访问请求对应的目标操作；其中，所述目标操作包括以下至少一种：同步操作、异步操作、触发发送数据操作、触发接收数据操作、发送完成回调操作、接收完成回调操作、触发发送开始符操作、触发发送结束符操作；
所述处理触发模块包括：
操作执行子模块，用于触发所述目标总线通道的控制器，对所述目标数据包执行所述目标操作。
13.根据权利要求8所述的装置，其特征在于，所述装置还包括：
同步操作确定模块，用于根据所述访问请求，确定所述访问请求对应的目标操作为同步操作；
所述处理触发模块包括：
第一读/写状态获取子模块，用于通过所述集成电路总线的控制程序提供的读/写接口，从所述目标总线通道的控制器得到读/写状态；
同步状态返回子模块，用于根据所述读/写状态，向所述应用返回同步操作状态。
14.根据权利要求8所述的装置，其特征在于，所述装置还包括：
异步操作确定模块，用于根据所述访问请求，确定所述访问请求对应的目标操作为异步操作；
所述处理触发模块包括：
第二读/写状态获取子模块，用于通过操作系统提供的读/写接口从所述目标总线通道的控制器得到读/写状态；
异步状态返回子模块，用于根据所述读/写状态，向所述应用返回异步操作状态。
15.一种车辆，其特征在于，包括处理器、通信接口、存储器和集成电路总线，其中，处理器，通信接口，存储器通过集成电路总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现权利要求1-7任一所述的方法步骤。
16.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-7中任一所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210118885.XA CN114443532A (zh) | 2022-02-08 | 2022-02-08 | 一种总线控制方法、装置、车辆、存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210118885.XA CN114443532A (zh) | 2022-02-08 | 2022-02-08 | 一种总线控制方法、装置、车辆、存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114443532A true CN114443532A (zh) | 2022-05-06 |
Family
ID=81372326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210118885.XA Pending CN114443532A (zh) | 2022-02-08 | 2022-02-08 | 一种总线控制方法、装置、车辆、存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114443532A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115589434A (zh) * | 2022-09-20 | 2023-01-10 | 广州小鹏汽车科技有限公司 | 请求处理方法、面向服务系统、ecu、车辆及存储介质 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060085606A1 (en) * | 2004-10-19 | 2006-04-20 | Andrew Su | Method and Related Apparatus for Internal Data Accessing of Computer System |
| CN102298561A (zh) * | 2011-08-10 | 2011-12-28 | 北京百度网讯科技有限公司 | 一种对存储设备进行多通道数据处理的方法、系统和装置 |
| CN109471816A (zh) * | 2018-11-06 | 2019-03-15 | 西安微电子技术研究所 | 一种基于描述符的pcie总线dma控制器及数据传输控制方法 |
| CN113051195A (zh) * | 2021-03-02 | 2021-06-29 | 长沙景嘉微电子股份有限公司 | 存储器、gpu及电子设备 |
| CN113064709A (zh) * | 2021-04-09 | 2021-07-02 | 思澈科技(上海)有限公司 | 一种适用于mcu芯片的任务调度方法及系统 |
| CN113726521A (zh) * | 2021-08-27 | 2021-11-30 | 腾讯科技（深圳）有限公司 | 通信方法、装置、电子设备及可读存储介质 |
| CN113835902A (zh) * | 2021-09-22 | 2021-12-24 | 北京字节跳动网络技术有限公司 | 一种数据处理方法、装置、计算机设备及存储介质 |
-
2022
- 2022-02-08 CN CN202210118885.XA patent/CN114443532A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060085606A1 (en) * | 2004-10-19 | 2006-04-20 | Andrew Su | Method and Related Apparatus for Internal Data Accessing of Computer System |
| CN102298561A (zh) * | 2011-08-10 | 2011-12-28 | 北京百度网讯科技有限公司 | 一种对存储设备进行多通道数据处理的方法、系统和装置 |
| CN109471816A (zh) * | 2018-11-06 | 2019-03-15 | 西安微电子技术研究所 | 一种基于描述符的pcie总线dma控制器及数据传输控制方法 |
| CN113051195A (zh) * | 2021-03-02 | 2021-06-29 | 长沙景嘉微电子股份有限公司 | 存储器、gpu及电子设备 |
| CN113064709A (zh) * | 2021-04-09 | 2021-07-02 | 思澈科技(上海)有限公司 | 一种适用于mcu芯片的任务调度方法及系统 |
| CN113726521A (zh) * | 2021-08-27 | 2021-11-30 | 腾讯科技（深圳）有限公司 | 通信方法、装置、电子设备及可读存储介质 |
| CN113835902A (zh) * | 2021-09-22 | 2021-12-24 | 北京字节跳动网络技术有限公司 | 一种数据处理方法、装置、计算机设备及存储介质 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115589434A (zh) * | 2022-09-20 | 2023-01-10 | 广州小鹏汽车科技有限公司 | 请求处理方法、面向服务系统、ecu、车辆及存储介质 |
| CN115589434B (zh) * | 2022-09-20 | 2024-04-16 | 广州小鹏汽车科技有限公司 | 请求处理方法、面向服务系统、ecu、车辆及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10606653B2 (en) | Efficient priority-aware thread scheduling | |
| CN102027453B (zh) | 用于在虚拟环境中优化中断处理的系统和方法 | |
| AU2014201034B1 (en) | Fair Scheduling For Mixed-Query Loads | |
| CN107797848B (zh) | 进程调度方法、装置和主机设备 | |
| CN116243995B (zh) | 通信方法、装置、计算机可读存储介质以及电子设备 | |
| CN111897637B (zh) | 作业调度方法、装置、主机及存储介质 | |
| CN112199170A (zh) | 实时操作系统的定时处理方法、装置、设备及存储介质 | |
| CN114443532A (zh) | 一种总线控制方法、装置、车辆、存储介质 | |
| CN113886069A (zh) | 一种资源分配方法、装置、电子设备及存储介质 | |
| CN111290983A (zh) | Usb传输设备及传输方法 | |
| US10061676B2 (en) | Remotely located timing method and device for a processing unit in an information processing system | |
| JP6050528B2 (ja) | セキュリティ・コプロセッサ・ブート性能 | |
| US11157312B2 (en) | Intelligent input/output operation completion modes in a high-speed network | |
| US11360702B2 (en) | Controller event queues | |
| CN111679895A (zh) | 分布式定时任务的执行方法、装置、设备及可读存储介质 | |
| CN115878333A (zh) | 进程组间的一致性判断方法、装置及设备 | |
| CN114741165A (zh) | 数据处理平台的处理方法、计算机设备及存储装置 | |
| US7426582B1 (en) | Method, system, and apparatus for servicing PS/2 devices within an extensible firmware interface environment | |
| CN107729140B (zh) | 一种并行实现多个eMMC主机接口命令排队功能的装置及方法 | |
| CN112540886A (zh) | Cpu负荷值检测方法和装置 | |
| US7793295B2 (en) | Setting bandwidth limiter and adjusting execution cycle of second device using one of the GBL classes selected based on priority of task from first device | |
| CN111930214B (zh) | 一种fpga加速卡复位的方法、装置及fpga加速卡 | |
| CN114356517B (zh) | 一种串行总线资源管理方法、系统、电子设备及存储介质 | |
| CN112596818B (zh) | 一种应用程序控制方法、系统及装置 | |
| KR102268796B1 (ko) | 하이퍼바이저 기반 plc 서비스 처리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |