CN114442734A - 一种参考时钟设置方法、系统及装置 - Google Patents

一种参考时钟设置方法、系统及装置 Download PDF

Info

Publication number
CN114442734A
CN114442734A CN202111675260.5A CN202111675260A CN114442734A CN 114442734 A CN114442734 A CN 114442734A CN 202111675260 A CN202111675260 A CN 202111675260A CN 114442734 A CN114442734 A CN 114442734A
Authority
CN
China
Prior art keywords
reference clock
accelerator card
connection state
processor
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111675260.5A
Other languages
English (en)
Inventor
陈三霞
刘铁军
计晶
刘丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111675260.5A priority Critical patent/CN114442734A/zh
Publication of CN114442734A publication Critical patent/CN114442734A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本发明公开了一种参考时钟设置方法，该方案中，根据加速卡和所述处理器的连接状态确定对应的目标参考时钟，然后为加速卡设置此确定的目标参考时钟，加速卡基于此目标参考时钟工作。本申请中，可以对加速卡和处理器的连接状态进行识别，并基于识别的结果自动确定与当前连接状态对应的参考时钟，提高为加速卡设置的参考时钟的灵活性，增加了加速卡的应用场景。本发明还公开了一种参考时钟设置系统及装置，与上述参考时钟设置方法具有相同的有益效果。

Description

一种参考时钟设置方法、系统及装置
技术领域
本发明涉及服务器控制领域，特别是涉及一种参考时钟设置方法、系统及装置。
背景技术
由于FPGA(Field Programmable Gate Array，现场可编程与门阵列)的运算性能比同等功耗、面积下的通用处理器(例如CPU(central processing unit，中央处理单元)或者GPU(graphics processing unit，图形处理器))的运算性能好很多，因此常常和处理器配合使用，以协助处理器实现功能，一般情况下，将FPGA板卡设置为PCIE(peripheralcomponent interconnect express，高速串行计算机扩展总线标准)加速卡的形式以和处理器搭配使用。
在工作过程中，为保证加速卡和处理器的正常使用，通常需要为加速卡和处理器设置参考时钟，以使其基于此参考时钟有序工作。现阶段中，加速卡通常和处理器通过接口连接，然后通过主机输出参考时钟提供至处理器，并通过接口提供至加速卡，以使其同时基于主机提供的参考时钟进行工作。
但是，加速卡存在不与处理器连接，但仍需要用到参考时钟的情景，例如，将加速卡连接至其他装置上以对加速卡进行初始化等操作时。此时，由于加速卡未与处理器连接，因此无法获取到参考时钟，影响加速卡的正常使用。
综上，提供一种参考时钟设置方法，以提高加速卡的应用场景，并实现参考时钟的智能调节是十分必要的。
发明内容
本发明的目的是提供一种参考时钟设置方法、系统及装置，可以对加速卡和处理器的连接状态进行识别，并基于识别的结果自动确定与当前连接状态对应的参考时钟，提高为加速卡设置的参考时钟的灵活性，增加了加速卡的应用场景。
为解决上述技术问题，本发明提供了一种参考时钟设置方法，应用于处理器，包括：
确定加速卡与所述处理器的连接状态；
根据所述连接状态及预设连接状态-参考时钟对应关系确定与所述连接状态对应的目标参考时钟；
将所述目标参考时钟输出至所述加速卡，以使所述加速卡基于所述目标参考时钟工作。
优选地，确定加速卡与处理器的连接状态，包括：
通过处理器的在位引脚判断所述加速卡是否与所述处理器连接；
若是，则确定所述连接状态为第一预设状态；
若否，则确定所述连接状态为第二预设状态。
优选地，在所述连接状态为第一预设状态时；
根据所述连接状态及预设连接状态-参考时钟确定与所述连接状态对应的目标参考时钟，包括：
将所述处理器使用的第一参考时钟作为所述目标参考时钟；
将所述目标参考时钟输出至所述加速卡的时钟端，以使所述加速卡基于所述目标参考时钟工作，包括：
将所述第一参考时钟通过所述处理器和所述加速卡的连接端输出至所述加速卡，以使所述加速卡基于所述第一参考时钟工作。
优选地，在所述连接状态为第二预设状态时；
根据所述连接状态及预设连接状态-参考时钟确定与所述连接状态对应的目标参考时钟，包括：
控制所述加速卡中的时钟模块产生第二参考时钟；
将所述第二参考时钟作为所述目标参考时钟。
优选地，确定加速卡与所述处理器的连接状态之前，还包括：
判断用户是否为所述加速卡设定第三参考时钟；
若是，则直接将用户设定的所述第三参考时钟输出至所述加速卡，以使所述加速卡基于所述第三参考时钟工作。
优选地，判断用户是否为所述加速卡设定第三参考时钟，包括：
判断第一寄存器中的状态是否为第一预设状态；
若是，则判定用户为所述加速卡设定所述第三参考时钟。
优选地，确定加速卡与所述处理器的连接状态之前，还包括：
判断所述加速卡是否满足自动切换参考时钟的条件；
若是，则进入确定加速卡与所述处理器的连接状态的步骤。
优选地，判断所述加速卡是否满足自动切换时钟的条件，包括：
判断第二寄存器的状态是否为第二预设状态；
若是，则判定所述加速卡满足自动切换参考时钟的条件。
为解决上述技术问题，本发明还提供了一种参考时钟设置系统，应用于处理器，包括：
状态确定单元，用于确定加速卡与所述处理器的连接状态；
时钟确定单元，用于根据所述连接状态及预设连接状态-参考时钟确定与所述连接状态对应的目标参考时钟；
时钟设置单元，用于将所述目标参考时钟输出至所述加速卡，以使所述加速卡基于所述目标参考时钟工作。
为解决上述技术问题，本发明还提供了一种参考时钟设置装置，包括：
存储器，用于存储计算机程序；
处理器，用于在存储所述计算机程序时，实现上述所述的参考时钟设置方法的步骤。
本申请提供了一种参考时钟设置方法，该方案中，根据加速卡和所述处理器的连接状态确定对应的目标参考时钟，然后为加速卡设置此确定的目标参考时钟，加速卡基于此目标参考时钟工作。本申请中，可以对加速卡和处理器的连接状态进行识别，并基于识别的结果自动确定与当前连接状态对应的参考时钟，提高为加速卡设置的参考时钟的灵活性，增加了加速卡的应用场景。
本申请还提供了一种参考时钟设置系统及装置，与上述参考时钟设置方法具有相同的有益效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种参考时钟设置方法的流程示意图；
图2为本发明提供的一种插槽结构的示意图；
图3为本发明提供的一种硬件结构示意图；
图4为本发明提供的一种参考时钟设置系统的结构框图；
图5为本发明提供的一种参考时钟设置装置的结构框图。
具体实施方式
本发明的核心是提供一种参考时钟设置方法、系统及装置，可以对加速卡和处理器的连接状态进行识别，并基于识别的结果自动确定与当前连接状态对应的参考时钟，提高为加速卡设置的参考时钟的灵活性，增加了加速卡的应用场景。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，图1为本发明提供的一种参考时钟设置方法的流程示意图，该方法应用于处理器，包括：
S11：确定加速卡与处理器的连接状态；
具体的，由于本申请中要解决的问题时在加速卡与处理器连接或不连接时，如何为加速卡提供相适应的参考时钟，以使加速卡基于此参考时钟正常工作。
因此，本方案中，首先需要获取加速卡和处理器的连接状态，以便后续基于此连接状态对参考时钟进行设置。一般来说，连接状态包括两种，一种为加速卡与处理器连接，一种为加速卡与处理器未连接。
作为一种优选的实施例，确定加速卡与处理器的连接状态，包括：
通过处理器的在位引脚判断加速卡是否与处理器连接；
若是，则确定连接状态为第一预设状态；
若否，则确定连接状态为第二预设状态。
也即，第一预设状态为处理器和加速卡连接的状态，第二预设状态为处理器和加速卡未连接的状态。其中，本实施例中旨在限定确定加速卡和处理器的连接状态的一种具体实现方式，具体地，可以是通过处理器的在位引脚判断加速卡是否与自身连接。
例如，在在位引脚的电平状态为低电平时，判定此时为第一预设状态，在在位引脚的电平状态为高电平时，判定此时为第二预设状态。其中，在位引脚的高低电平和第一/二预设状态的对应关系，根据在位引脚的具体设置方式来决定，上述只是一个举例，不限于上述这种实现方式。请参照图2，图2为本发明提供的一种插槽结构的示意图，本方案将PCIE金手指作为在位引脚，其中，PRSNT1#和PRSNT2#信号直接相连，而在处理器主板中，PRSNT1#信号接地，而PRSNT2#信号通过上拉电阻接为高。
当加速卡未被完全插入插槽时，插槽的PRSNT2#信号由于上拉的作用，将一直处于高电平状态。当加速卡被完全插入插槽后，插槽上的PRSNT2#信号则会被加速卡的短路线连接到地，从而使得其变为低电平，处理器主板得知加速卡已经插入，从而触发为其设置对应的参考时钟。
S12：根据连接状态及预设连接状态-参考时钟对应关系确定与连接状态对应的目标参考时钟；
具体的，在确定连接状态之后，根据连接关系确定与连接状态对应的目标参考时钟，以使加速卡基于与连接状态对应的目标参考时钟工作，提高加速卡的目标参考时钟的可靠性。
需要说明的是，上述中的预设连接状态-参考时钟对应关系是用户根据需求的设定的，可以是表格等形式。在该方案中，可以执行建立预设连接状态-参考时钟对应关系这一步骤，但是该步骤只执行一次，在用户需要对对应关系进行修改时，在执行依次此步骤，不需要重复执行。
作为一种优选的实施例，在连接状态为第一预设状态时；
根据连接状态及预设连接状态-参考时钟确定与连接状态对应的目标参考时钟，包括：
将处理器使用的第一参考时钟作为目标参考时钟；
将目标参考时钟输出至加速卡的时钟端，以使加速卡基于目标参考时钟工作，包括：
将第一参考时钟通过处理器和加速卡的连接端输出至加速卡，以使加速卡基于第一参考时钟工作。
具体的，本实施例中旨在提供一种为加速卡设置参考时钟的具体实施方式，在检测到连接状态为第一预设状态时，此时，处理器和加速卡连接，处理器和加速卡使用同一参考时钟，此参考时钟可以是一个时钟生成模块通过两条通道同时输出至处理器的时钟端和加速卡的时钟端(加速卡和处理器通过插槽连接)，以为处理器和加速卡同时提供参考时钟，使加速卡和处理器通过此参考时钟工作。
其中，本申请中在处理器和加速卡连接时，不需要为加速卡设置额外的时钟模块，复用生成处理器的参考时钟的时钟模块即可。
作为一种优选的实施例，在连接状态为第二预设状态时；
根据连接状态及预设连接状态-参考时钟确定与连接状态对应的目标参考时钟，包括：
控制加速卡中的时钟模块产生第二参考时钟；
将第二参考时钟作为目标参考时钟。
具体的，本实施例中旨在提供另一种为加速卡设置参考时钟的具体实施方式，在检测到连接状态为第二预设状态时，此时，处理器和加速卡未连接，处理器和加速卡无法使用同一参考时钟。因此，需要为加速卡设置一个单独的时钟模块以为加速卡提供参考时钟。本实施例中，将时钟模块设置于加速卡中，加速卡在任意场合下都有可靠的时钟来源。
S13：将目标参考时钟输出至加速卡，以使加速卡基于目标参考时钟工作。
加速卡基于上述确定的目标参考时钟工作，以保证加速卡的参考时钟的可靠供应，避免由于加速卡没有参考时钟影响加速卡的正常使用。
综上，本申请中，可以对加速卡和处理器的连接状态进行识别，并基于识别的结果自动确定与当前连接状态对应的参考时钟，提高为加速卡设置的参考时钟的灵活性，增加了加速卡的应用场景。
在上述实施例的基础上：
作为一种优选的实施例，确定加速卡与处理器的连接状态之前，还包括：
判断用户是否为加速卡设定第三参考时钟；
若是，则直接将用户设定的第三参考时钟输出至加速卡，以使加速卡基于第三参考时钟工作。
上述确定目标参考时钟的描述为根据连接状态对目标参考时钟的自动切换，如果在自动确定参考时钟的过程中存在人为干预，具体为人为主动为加速卡设定参考时钟(也即上述第三参考时钟)，此时以人为设定的参考时钟为主，加速卡根据第三参考时钟工作。
其中，第三参考时钟可以与第一参考时钟或第二参考时钟相同，也可以不同，具体实现方式根据实际情况而定，本申请在此不做限定。
具体地，请参照图3，图3为本发明提供的一种硬件结构示意图。
具体地，处理器中设置有CPLD，根据加速卡和处理器的连接状态和远程SMBus预设的状态(用户通过SMBus为加速卡设置第三参考时钟)输出CLK_SEL1信号来选择为加速卡提供的目标参考时钟为第几参考时钟。这就解决了加速卡是否插入到处理器的插槽中的问题，同时还可以通过带外的SMBus来选择是否启动时钟选择机制(也即是否可以选择第一参考时钟或第二参考时钟，在存在第三参考时钟时，第三参考时钟的优先级最高)，然后通过CPLD控制一个多输入输出的时钟buffer芯片来为加速卡提供参考时钟。
具体地，本方案中的时钟buffer芯片采用TI的LMK00334芯片，该芯片是一款支持PCIe1.0-5.0的时钟缓冲器和电平转换器，支持4路HCSL差动时钟输出，用于高频、低抖动时钟/数据分配和电平转换。该芯片输入时钟可从两个通用时钟输入或一个晶体输入中选择，所选择的输入时钟被分配到由两个HCSL输出和一个LVCMOS输出组成的两个组。两个差分输出HCSL驱动器，可通过CLKout_EN引脚同时使能或者被禁用。LVCMOS输出具有同步使能输入，在使能或禁用后可实现无短脉冲运行(本申请不使用该功能，该功能禁用，故方案图中不予体现)。LMK00334由一个3.3V内核电源和三个独立的3.3V或2.5V输出电源供电运行，CLKout_EN信号和CLKin_SEL[0:1]信号分别为低有效信号，内部有预设的下拉电阻，CLKout_EN来控制是否开启输出时钟，CLKin_SEL[0:1]信号来选择输入时钟，本方案中的CLKin_SEL0＝0，CLKin_SEL1＝0或1，从而选择的状态为CLKin_SEL[0:1]＝[00]选在第一参考时钟，CLKin_SEL[0:1]＝[01]选择第二参考时钟。
作为一种优选的实施例，判断用户是否为加速卡设定第三参考时钟，包括：
判断第一寄存器中的状态是否为第一预设状态；
若是，则判定用户为加速卡设定第三参考时钟。
具体的，处理器所在的板卡上电后，首先第一寄存器(PCIECLK_REG寄存器)的状态，在其为第一预设状态时，将判定此时有用户设定，则直接将用户设定的第三参考时钟提供给加速卡，以使加速卡正常工作。
作为一种优选的实施例，确定加速卡与处理器的连接状态之前，还包括：
判断加速卡是否满足自动切换参考时钟的条件；
若是，则进入确定加速卡与处理器的连接状态的步骤。
具体地，只有在满足自动切换参考时钟的条件，才进入确定加速卡与处理器的连接状态的步骤，也即是，才在第一参考时钟和第二参考时钟之间做判断，看选择哪一个参考时钟作为目标参考时钟。否则，不进入这一步骤。
具体实施方式可以为：使用寄存器中的状态判断，也即：
作为一种优选的实施例，判断加速卡是否满足自动切换时钟的条件，包括：
判断第二寄存器的状态是否为第二预设状态；
若是，则判定加速卡满足自动切换参考时钟的条件。
其中，第二寄存器可以但不限于为PCIECLK_REG寄存器，该寄存器为两位数字寄存器，使用第一位状态判断是否满足自动切换时钟的条件，使用第二位状态判断选择第一参考时钟或第二参考时钟。也即，寄存器PCIECLK_REG[0]用于判断是否允许启用自动时钟选择机制(也即是否可以自动选择第一参考时钟还是第二参考时钟)，寄存器PCIECLK_REG[1]用于确定可以在第一参考时钟和第二参考时钟中做选择。同时CPLD读取板卡插入状态PRSNT信号，PRSNT信号为低电平，表示加速卡插入处理器的插槽中，PRSNT信号为高表示未插入，从而进一步判断采用第一参考时钟还是第二参考时钟作为时钟buffer LMK00334芯片的输入时钟，然后通过时钟buffer的A通道输出两路同源参考时钟提供给加速卡使用。
具体地，PCIECLK_REG[0]为零时，判定可以取用自动时钟选择机制，否则，为1时，则判定不可以启动自动时钟选择机制，然后使用第三参考时钟作为目标参考时钟。寄存器PCIECLK_REG[1]为零时，判定为加速卡插入处理器的插槽中，也即连接装置为第一预设状态；寄存器PCIECLK_REG[1]为1时，判定为加速卡未插入处理器的插槽中，也即连接装置为第二预设状态。
综上，本实施例通过寄存器可以实现对参考时钟的选择，且实现方式简单可靠。
请参照图4，图4为本发明提供的一种参考时钟设置系统的结构框图，该系统应用于处理器，包括：
状态确定单元41，用于确定加速卡与处理器的连接状态；
时钟确定单元42，用于根据连接状态及预设连接状态-参考时钟确定与连接状态对应的目标参考时钟；
时钟设置单元43，用于将目标参考时钟输出至加速卡，以使加速卡基于目标参考时钟工作。
为解决上述技术问题，本申请还提供了一种参考时钟设置系统，对于参考时钟设置系统的介绍请参照上述实施例，本申请在此不再赘述。
请参照图5，图5为本发明提供的一种参考时钟设置装置的结构框图，包括：
存储器51，用于存储计算机程序；
处理器52，用于在存储计算机程序时，实现上述的参考时钟设置方法的步骤。
为解决上述技术问题，本申请还提供了一种参考时钟设置装置，对于参考时钟设置装置的介绍请参照上述实施例，本申请在此不再赘述。
需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种参考时钟设置方法，其特征在于，应用于处理器，包括：
确定加速卡与所述处理器的连接状态；
根据所述连接状态及预设连接状态-参考时钟对应关系确定与所述连接状态对应的目标参考时钟；
将所述目标参考时钟输出至所述加速卡，以使所述加速卡基于所述目标参考时钟工作。
2.如权利要求1所述的参考时钟设置方法，其特征在于，确定加速卡与处理器的连接状态，包括：
通过处理器的在位引脚判断所述加速卡是否与所述处理器连接；
若是，则确定所述连接状态为第一预设状态；
若否，则确定所述连接状态为第二预设状态。
3.如权利要求2述的参考时钟设置方法，其特征在于，在所述连接状态为第一预设状态时；
根据所述连接状态及预设连接状态-参考时钟确定与所述连接状态对应的目标参考时钟，包括：
将所述处理器使用的第一参考时钟作为所述目标参考时钟；
将所述目标参考时钟输出至所述加速卡的时钟端，以使所述加速卡基于所述目标参考时钟工作，包括：
将所述第一参考时钟通过所述处理器和所述加速卡的连接端输出至所述加速卡，以使所述加速卡基于所述第一参考时钟工作。
4.如权利要求2述的参考时钟设置方法，其特征在于，在所述连接状态为第二预设状态时；
根据所述连接状态及预设连接状态-参考时钟确定与所述连接状态对应的目标参考时钟，包括：
控制所述加速卡中的时钟模块产生第二参考时钟；
将所述第二参考时钟作为所述目标参考时钟。
5.如权利要求4述的参考时钟设置方法，其特征在于，确定加速卡与所述处理器的连接状态之前，还包括：
判断用户是否为所述加速卡设定第三参考时钟；
若是，则直接将用户设定的所述第三参考时钟输出至所述加速卡，以使所述加速卡基于所述第三参考时钟工作。
6.如权利要求5所述的参考时钟设置方法，其特征在于，判断用户是否为所述加速卡设定第三参考时钟，包括：
判断第一寄存器中的状态是否为第一预设状态；
若是，则判定用户为所述加速卡设定所述第三参考时钟。
7.如权利要求1-6任一项所述的参考时钟设置方法，其特征在于，确定加速卡与所述处理器的连接状态之前，还包括：
判断所述加速卡是否满足自动切换参考时钟的条件；
若是，则进入确定加速卡与所述处理器的连接状态的步骤。
8.如权利要求7所述的参考时钟设置方法，其特征在于，判断所述加速卡是否满足自动切换时钟的条件，包括：
判断第二寄存器的状态是否为第二预设状态；
若是，则判定所述加速卡满足自动切换参考时钟的条件。
9.一种参考时钟设置系统，其特征在于，应用于处理器，包括：
状态确定单元，用于确定加速卡与所述处理器的连接状态；
时钟确定单元，用于根据所述连接状态及预设连接状态-参考时钟确定与所述连接状态对应的目标参考时钟；
时钟设置单元，用于将所述目标参考时钟输出至所述加速卡，以使所述加速卡基于所述目标参考时钟工作。
10.一种参考时钟设置装置，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于在存储所述计算机程序时，实现如权利要求1-8任一项所述的参考时钟设置方法的步骤。
CN202111675260.5A 2021-12-31 2021-12-31 一种参考时钟设置方法、系统及装置 Withdrawn CN114442734A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111675260.5A CN114442734A (zh) 2021-12-31 2021-12-31 一种参考时钟设置方法、系统及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111675260.5A CN114442734A (zh) 2021-12-31 2021-12-31 一种参考时钟设置方法、系统及装置

Publications (1)

Publication Number Publication Date
CN114442734A true CN114442734A (zh) 2022-05-06

Family

ID=81365101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111675260.5A Withdrawn CN114442734A (zh) 2021-12-31 2021-12-31 一种参考时钟设置方法、系统及装置

Country Status (1)

Country Link
CN (1) CN114442734A (zh)

Similar Documents

Publication Publication Date Title
US6691201B1 (en) Dual mode USB-PS/2 device
US7451257B2 (en) Universal serial bus device having logical circuit for conversive and immediate host reset operation
EP1723532B1 (en) Multiple burst protocol device controller
CN108920397B (zh) 设备识别方法、装置、存储介质及电子设备
CN108228509B (zh) 一种usb接口切换装置和电子设备
CN109240165B (zh) 一种基于i/o接口的信号输出方法和装置
CN113906402B (zh) 集成电路间（i2c）装置
KR100417186B1 (ko) 업그레이드 장치 설치 시 그래픽 버스 상의 부하 균형유지 방법 및 장치
CN116340230A (zh) 一种硬盘扩展装置及方法
US10169281B2 (en) Switch system and operation method thereof
CN113076270A (zh) 一种io接口的协议配置装置、方法及相关组件
CN114442734A (zh) 一种参考时钟设置方法、系统及装置
US20020084988A1 (en) Apparatus and method for automatically detecting USB mode and PS/2 mode computer keyboard
US6731132B2 (en) Programmable line terminator
EP1258809A2 (en) Programmable counters for setting arbitration delays
US6052746A (en) Integrated circuit having programmable pull device configured to enable/disable first function in favor of second function according to predetermined scheme before/after reset
CN115237234A (zh) 一种支持不同型号智能网卡的方法、装置、设备及介质
CN116069715A (zh) 存储装置共享系统及存储装置共享方法
US7865709B2 (en) Computer motherboard
US20040107375A1 (en) System and method for switching clock sources
US7689729B2 (en) Method for implementing resets in two computers
JP2901657B2 (ja) クロック信号供給装置
US6275950B1 (en) Adjustable PCI asynchronous clock device
CN220121165U (zh) 控制电路、装置及芯片
WO2009115979A1 (en) Methods, circuits, systems and arrangements for undriven or driven pins

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220506

WW01 Invention patent application withdrawn after publication