CN114429937A - 一种多层结构的集成电路芯片 - Google Patents

一种多层结构的集成电路芯片 Download PDF

Info

Publication number
CN114429937A
CN114429937A CN202210106227.9A CN202210106227A CN114429937A CN 114429937 A CN114429937 A CN 114429937A CN 202210106227 A CN202210106227 A CN 202210106227A CN 114429937 A CN114429937 A CN 114429937A
Authority
CN
China
Prior art keywords
chip
layer
circuit
heat dissipation
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210106227.9A
Other languages
English (en)
Other versions
CN114429937B (zh
Inventor
刘蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhuoruisichuang Technology Co ltd
Original Assignee
Shenzhen Zhuoruisichuang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhuoruisichuang Technology Co ltd filed Critical Shenzhen Zhuoruisichuang Technology Co ltd
Priority to CN202210106227.9A priority Critical patent/CN114429937B/zh
Publication of CN114429937A publication Critical patent/CN114429937A/zh
Application granted granted Critical
Publication of CN114429937B publication Critical patent/CN114429937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种多层结构的集成电路芯片，包括：多个芯片层和多个绝缘层，所述芯片层与所述绝缘层交替堆叠；每个芯片层内设置散热子层，每个芯片层在预设位置设置一个芯片，在芯片的周围设置散热子层，用于该层芯片的散热；多个芯片层通过电路连接系统形成引脚，并通过外壳将多个芯片层封装成多层结构的芯片，所述多层结构的芯片通过引脚与电路板上的焊点连接。解决多层结构的集成电路芯片散热的问题，保障高散热率，提升集成电路芯片的使用寿命。

Description

一种多层结构的集成电路芯片
技术领域
本发明涉及芯片技术领域，具体涉及一种多层结构的集成电路芯片。
背景技术
随着半导体产业的快速发展，集成电路的集成密度不断提高。这种集成密度的提高主要来自于特征尺寸的减小，其允许更多的器件集成在一个给定的区域中。
这些集成密度的提高基本上是在二维集成电路的基础上。虽然光刻技术的改进已经促进二维集成电路的重大改进，但是仍存在对集成密度的限制。一方面的限制在于成熟的光刻技术下特征尺寸很难有突破性的缩小；另一方面的限制在于将更多的器件集成在一个芯片上需要更复杂的设计。在进一步提高集成密度的研究中，已经开发出三维集成电路。但是针对三维结构的堆叠芯片，其在散热上受到很大的制约，亟需一种可以解决该情况下芯片散热的问题的技术方案。
发明内容
本发明提供一种多层结构的集成电路芯片，以解决现有技术中存在的上述问题。
本发明提供一种多层结构的集成电路芯片，包括：多个芯片层和多个绝缘层，所述芯片层与所述绝缘层交替堆叠；每个芯片层内设置散热子层，每个芯片层在预设位置设置一个芯片，在芯片的周围设置散热子层，用于该层芯片的散热；多个芯片层通过电路连接系统形成引脚，并通过外壳将多个芯片层封装成多层结构的芯片，所述多层结构的芯片通过引脚与电路板上的焊点连接。
优选的，所述电路连接系统包括：每个芯片层之间的连接电路、相邻两个芯片层之间的导电孔和绝缘孔，通过所述连接电路、导电孔和绝缘孔形成多个芯片层之间的连接关系，使多个芯片层构成完整的多层结构的芯片。
优选的，所述散热子层设置在所述芯片层中芯片的四周，并不覆盖芯片；所述散热子层的厚度与该层芯片层的厚度相同，所述芯片层的厚度为芯片的厚度。
优选的，所述散热子层设置在所述芯片层中芯片的四周，以及覆盖芯片的上表面，所述散热子层将所述芯片包裹在其内，并填满芯片层中除芯片外的其他部分；覆盖在芯片上的散热子层称为散热覆盖层，所述散热覆盖层的厚度小于所述芯片层的厚度，所述芯片层的厚度为所述芯片的厚度；所述绝缘层为所述散热覆盖层。
优选的，所述散热子层的材料为掺杂有散热材料的导热界面材料；所述散热材料包括：石墨烯；
所述导热界面材料是在有机高分子材料中按照规则排布，所述规则是导热界面材料的顺序是由芯片所在位置向外延伸的方向，形成散热路径；
在所述散热子层外喷涂绝缘树脂层，形成加强绝缘层。
优选的，还包括防静电层，所述防静电层设置在所述芯片层的芯片的上表面；所述防静电层包括静电保护单元和电路接口，所述静电保护单元通过静电保护电路使静电得以释放，所述电路接口连接所述静电保护单元和每个芯片层的芯片上的电路输出输入口，所述绝缘层设置在所述防静电层的外侧。
优选的，所述多个芯片层中芯片大小不同时，按照由底层向上的顺序，芯片的排布顺序为底层芯片最小，依次向上，芯片越大；所述芯片的大小为芯片的上表面的面积；当两个芯片大小相同时，其排列顺序按照其上设置的电路图布局进行设置，设置原则为：保证电路图布局的简单化，减少电路连接和电路输入输出端口。
优选的，所述每个芯片层上的芯片包括晶圆以及刻蚀在晶圆上的电路图，所述电路图是经过IC设计形成光罩后，通过图像转移的方式影印刻蚀在晶圆上的，利用晶圆以及其上的电路图构成一个芯片；
一个芯片晶圆上的电路是有与其他芯片上晶圆的电路是有连接关系的，而该连接关系是通过所述电路连接系统将每个芯片上电路的输入端口和输出端口进行连接，形成完整的电路系统，构成完整的多层结构的芯片。
优选的，对每个芯片层上的芯片所对应的电路图进行汇总，并与所述电路连接系统共同构建三维电路模型；
所述三维电路模型通过三维图形的方式，清楚的显示每层芯片的电路连接关系，或者每层芯片的输出端口与引脚的关系；
在IC设计过程中，将完整的电路图分割为每个芯片层对应的子电路图，获取每个芯片层对应的子电路图，将子电路图展示在相应的芯片层，将与该芯片层有电连接关系的芯片层的输入端口或输出端口体现在每层子电路图的侧面，所述电路连接系统所对应的端口连接关系展示在三维电路模型的侧面，通过多层子电路图以及侧面的电路连接系统展示的端口连接关系，形成三维电路模型；
在之后的IC设计中，可通过修改三维电路模型中部分子电路图的方式对完整电路图进行修改。
优选的，在所述多层结构的芯片的周围设置缓冲结构，在经过外壳封装时，将所述缓冲结构与所述多层结构的芯片一起封装；
所述缓冲结构包括：设置有与多层结构的芯片的形状相匹配的围栏，所述多层结构的芯片处于所述围栏内，在所述围栏的四个边角设置限位柱，所述限位柱上开设有限位槽，所述限位槽将所述围栏卡紧在限位柱围成的空间内，在每个限位柱的外侧设置有缓冲条，所述缓冲条上设置有粘合材料，当所述多层结构的芯片形成后，在封装该多层结构的芯片时，先将该多层结构的芯片设置于围栏内，在封装外壳时，通过所述缓冲条上的粘合材料粘合在所述外壳内侧。
优选的，所述多个芯片层中芯片大小不同时，按照由底层向上的顺序，芯片的排布顺序为底层芯片最小，依次向上，芯片越大；所述芯片的大小为芯片的上表面的面积；当两个芯片大小相同时，其排列顺序按照其上设置的电路图布局进行设置，设置原则为：保证电路图布局的简单化，减少电路连接和电路输入输出端口。
与现有技术相比，本发明具有以下优点：
本发明提供一种多层结构的集成电路芯片，包括：多个芯片层和多个绝缘层，所述芯片层与所述绝缘层交替堆叠；每个芯片层内设置散热子层，每个芯片层在预设位置设置一个芯片，在芯片的周围设置散热子层，用于该层芯片的散热；多个芯片层通过电路连接系统形成引脚，并通过外壳将多个芯片层封装成多层结构的芯片，所述多层结构的芯片通过引脚与电路板上的焊点连接。解决多层结构的集成电路芯片散热的问题，保障高散热率，提升集成电路芯片的使用寿命。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例中一种多层结构的集成电路芯片的结构示意图；
图2为本发明实施例中多层结构的集成电路芯片另一结构示意图；
图3为本发明实施例中多层结构的集成电路芯片再一结构示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明实施例提供了一种多层结构的集成电路芯片，请参照图1-图3，该集成电路芯片包括以下几个部分：
多个芯片层和多个绝缘层，所述芯片层与所述绝缘层交替堆叠；每个芯片层内设置散热子层，每个芯片层在预设位置设置一个芯片，在芯片的周围设置散热子层，用于该层芯片的散热；多个芯片层通过电路连接系统形成引脚，并通过外壳将多个芯片层封装成多层结构的芯片，所述多层结构的芯片通过引脚与电路板上的焊点连接。
上述技术方案的工作原理为：本实施例采用的方案是多个芯片层和多个绝缘层，所述芯片层与所述绝缘层交替堆叠；每个芯片层内设置散热子层，每个芯片层在预设位置设置一个芯片，在芯片的周围设置散热子层，用于该层芯片的散热；多个芯片层通过电路连接系统形成引脚，并通过外壳将多个芯片层封装成多层结构的芯片，所述多层结构的芯片通过引脚与电路板上的焊点连接。
上述技术方案的有益效果为：采用本实施例提供的方案多个芯片层和多个绝缘层，所述芯片层与所述绝缘层交替堆叠；每个芯片层内设置散热子层，每个芯片层在预设位置设置一个芯片，在芯片的周围设置散热子层，用于该层芯片的散热；多个芯片层通过电路连接系统形成引脚，并通过外壳将多个芯片层封装成多层结构的芯片，所述多层结构的芯片通过引脚与电路板上的焊点连接。解决多层结构的集成电路芯片散热的问题，保障高散热率，提升集成电路芯片的使用寿命。
在另一实施例中，所述电路连接系统包括：每个芯片层之间的连接电路、相邻两个芯片层之间的导电孔和绝缘孔，通过所述连接电路、导电孔和绝缘孔形成多个芯片层之间的连接关系，使多个芯片层构成完整的多层结构的芯片。
上述技术方案的工作原理为：本实施例采用的方案是所述电路连接系统包括：每个芯片层之间的连接电路、相邻两个芯片层之间的导电孔和绝缘孔，通过所述连接电路、导电孔和绝缘孔形成多个芯片层之间的连接关系，使多个芯片层构成完整的多层结构的芯片。
上述技术方案的有益效果为：采用本实施例提供的方案所述电路连接系统包括：每个芯片层之间的连接电路、相邻两个芯片层之间的导电孔和绝缘孔，通过所述连接电路、导电孔和绝缘孔形成多个芯片层之间的连接关系，使多个芯片层构成完整的多层结构的芯片。解决多层结构的集成电路芯片散热的问题，保障高散热率，提升集成电路芯片的使用寿命。
在另一实施例中，如图2所示，所述散热子层设置在所述芯片层中芯片的四周，并不覆盖芯片；所述散热子层的厚度与该层芯片层的厚度相同，所述芯片层的厚度为芯片的厚度。
上述技术方案的工作原理为：本实施例采用的方案是所述散热子层设置在所述芯片层中芯片的四周，并不覆盖芯片；所述散热子层的厚度与该层芯片层的厚度相同，所述芯片层的厚度为芯片的厚度。
上述技术方案的有益效果为：采用本实施例提供的方案所述散热子层设置在所述芯片层中芯片的四周，并不覆盖芯片；所述散热子层的厚度与该层芯片层的厚度相同，所述芯片层的厚度为芯片的厚度。解决多层结构的集成电路芯片散热的问题，保障高散热率，提升集成电路芯片的使用寿命。散热子层的设置是灵活的，根据芯片层中芯片的形状尺寸设置与之相匹配的散热子层，保证高散热效率的同时，提高灵活自由性，以及型号多样性，适合采用不同形状尺寸的芯片构成多层结构的集成电路芯片。
在另一实施例中，如图3所示，所述散热子层设置在所述芯片层中芯片的四周，以及覆盖芯片的上表面，所述散热子层将所述芯片包裹在其内，并填满芯片层中除芯片外的其他部分；覆盖在芯片上的散热子层称为散热覆盖层，所述散热覆盖层的厚度小于所述芯片层的厚度，所述芯片层的厚度为所述芯片的厚度；所述绝缘层为所述散热覆盖层。
上述技术方案的工作原理为：本实施例采用的方案是所述散热子层设置在所述芯片层中芯片的四周，以及覆盖芯片的上表面，所述散热子层将所述芯片包裹在其内，并填满芯片层中除芯片外的其他部分；覆盖在芯片上的散热子层称为散热覆盖层，所述散热覆盖层的厚度小于所述芯片层的厚度，所述芯片层的厚度为所述芯片的厚度；所述绝缘层为所述散热覆盖层。
上述技术方案的有益效果为：采用本实施例提供的方案所述散热子层设置在所述芯片层中芯片的四周，以及覆盖芯片的上表面，所述散热子层将所述芯片包裹在其内，并填满芯片层中除芯片外的其他部分；覆盖在芯片上的散热子层称为散热覆盖层，所述散热覆盖层的厚度小于所述芯片层的厚度，所述芯片层的厚度为所述芯片的厚度；所述绝缘层为所述散热覆盖层。该实施例提供的散热子层的结构最大程度保障散热效率，散热子层与芯片的接触面积最大，且设计合理，保障芯片层被芯片和散热子层填充，防止芯片变形。
在另一实施例中，所述散热子层的材料为掺杂有散热材料的导热界面材料；所述散热材料包括：石墨烯；
所述导热界面材料是在有机高分子材料中按照规则排布，所述规则是导热界面材料的顺序是由芯片所在位置向外延伸的方向，形成散热路径；
在所述散热子层外喷涂绝缘树脂层，形成加强绝缘层。
上述技术方案的工作原理为：本实施例采用的方案是所述散热子层的材料为掺杂有散热材料的导热界面材料；所述散热材料包括：石墨烯；所述导热界面材料是在有机高分子材料中按照规则排布，所述规则是导热界面材料的顺序是由芯片所在位置向外延伸的方向，形成散热路径；在所述散热子层外喷涂绝缘树脂层，形成加强绝缘层。
上述技术方案的有益效果为：采用本实施例提供的方案所述散热子层的材料为掺杂有散热材料的导热界面材料；所述散热材料包括：石墨烯；所述导热界面材料是在有机高分子材料中按照规则排布，所述规则是导热界面材料的顺序是由芯片所在位置向外延伸的方向，形成散热路径；在所述散热子层外喷涂绝缘树脂层，形成加强绝缘层。采用本实施例提供的方案将本具有导热性的石墨烯作为掺杂物掺杂在导热界面材料中，保障导热界面材料的高效导热性，并且在散热子层外喷涂绝缘树脂层，保障绝缘性。
在另一实施例中，还包括防静电层，所述防静电层设置在所述芯片层的芯片的上表面；所述防静电层包括静电保护单元和电路接口，所述静电保护单元通过静电保护电路使静电得以释放，所述电路接口连接所述静电保护单元和每个芯片层的芯片上的电路输出输入口，所述绝缘层设置在所述防静电层的外侧。
上述技术方案的工作原理为：本实施例采用的方案是还包括防静电层，所述防静电层设置在所述芯片层的芯片的上表面；所述防静电层包括静电保护单元和电路接口，所述静电保护单元通过静电保护电路使静电得以释放，所述电路接口连接所述静电保护单元和每个芯片层的芯片上的电路输出输入口，所述绝缘层设置在所述防静电层的外侧。
上述技术方案的有益效果为：采用本实施例提供的方案还包括防静电层，所述防静电层设置在所述芯片层的芯片的上表面；所述防静电层包括静电保护单元和电路接口，所述静电保护单元通过静电保护电路使静电得以释放，所述电路接口连接所述静电保护单元和每个芯片层的芯片上的电路输出输入口，所述绝缘层设置在所述防静电层的外侧。在每个芯片的外表面设置防静电层，提升防静电能力，防止在移动或加工过程中，静电对芯片造成的损坏。
在另一实施例中，所述多个芯片层中芯片大小不同时，按照由底层向上的顺序，芯片的排布顺序为底层芯片最小，依次向上，芯片越大；所述芯片的大小为芯片的上表面的面积；当两个芯片大小相同时，其排列顺序按照其上设置的电路图布局进行设置，设置原则为：保证电路图布局的简单化，减少电路连接和电路输入输出端口。
上述技术方案的工作原理为：本实施例采用的方案是所述多个芯片层中芯片大小不同时，按照由底层向上的顺序，芯片的排布顺序为底层芯片最小，依次向上，芯片越大；所述芯片的大小为芯片的上表面的面积；当两个芯片大小相同时，其排列顺序按照其上设置的电路图布局进行设置，设置原则为：保证电路图布局的简单化，减少电路连接和电路输入输出端口。
上述技术方案的有益效果为：采用本实施例提供的方案所述多个芯片层中芯片大小不同时，按照由底层向上的顺序，芯片的排布顺序为底层芯片最小，依次向上，芯片越大；所述芯片的大小为芯片的上表面的面积；当两个芯片大小相同时，其排列顺序按照其上设置的电路图布局进行设置，设置原则为：保证电路图布局的简单化，减少电路连接和电路输入输出端口。设置不同层的芯片的尺寸排列顺序，一方面减少尺寸打的芯片与电路板的接触面积，另一方面，采用本实施例设置的芯片堆叠结构呈倒金字塔的形式，在每层晶圆生长时提供更便利的生长空间。
在另一实施例中，所述每个芯片层上的芯片包括晶圆以及刻蚀在晶圆上的电路图，所述电路图是经过IC设计形成光罩后，通过图像转移的方式影印刻蚀在晶圆上的，利用晶圆以及其上的电路图构成一个芯片；
一个芯片晶圆上的电路是有与其他芯片上晶圆的电路是有连接关系的，而该连接关系是通过所述电路连接系统将每个芯片上电路的输入端口和输出端口进行连接，形成完整的电路系统，构成完整的多层结构的芯片。
上述技术方案的工作原理为：本实施例采用的方案是所述每个芯片层上的芯片包括晶圆以及刻蚀在晶圆上的电路图，所述电路图是经过IC设计形成光罩后，通过图像转移的方式影印刻蚀在晶圆上的，利用晶圆以及其上的电路图构成一个芯片；一个芯片晶圆上的电路是有与其他芯片上晶圆的电路是有连接关系的，而该连接关系是通过所述电路连接系统将每个芯片上电路的输入端口和输出端口进行连接，形成完整的电路系统，构成完整的多层结构的芯片。
上述技术方案的有益效果为：采用本实施例提供的方案所述每个芯片层上的芯片包括晶圆以及刻蚀在晶圆上的电路图，所述电路图是经过IC设计形成光罩后，通过图像转移的方式影印刻蚀在晶圆上的，利用晶圆以及其上的电路图构成一个芯片；一个芯片晶圆上的电路是有与其他芯片上晶圆的电路是有连接关系的，而该连接关系是通过所述电路连接系统将每个芯片上电路的输入端口和输出端口进行连接，形成完整的电路系统，构成完整的多层结构的芯片。
在另一实施例中，对每个芯片层上的芯片所对应的电路图进行汇总，并与所述电路连接系统共同构建三维电路模型；
所述三维电路模型通过三维图形的方式，清楚的显示每层芯片的电路连接关系，或者每层芯片的输出端口与引脚的关系；
在IC设计过程中，将完整的电路图分割为每个芯片层对应的子电路图，获取每个芯片层对应的子电路图，将子电路图展示在相应的芯片层，将与该芯片层有电连接关系的芯片层的输入端口或输出端口体现在每层子电路图的侧面，所述电路连接系统所对应的端口连接关系展示在三维电路模型的侧面，通过多层子电路图以及侧面的电路连接系统展示的端口连接关系，形成三维电路模型；
在之后的IC设计中，可通过修改三维电路模型中部分子电路图的方式对完整电路图进行修改。
上述技术方案的工作原理为：本实施例采用的方案是对每个芯片层上的芯片所对应的电路图进行汇总，并与所述电路连接系统共同构建三维电路模型；所述三维电路模型通过三维图形的方式，清楚的显示每层芯片的电路连接关系，或者每层芯片的输出端口与引脚的关系；在IC设计过程中，将完整的电路图分割为每个芯片层对应的子电路图，获取每个芯片层对应的子电路图，将子电路图展示在相应的芯片层，将与该芯片层有电连接关系的芯片层的输入端口或输出端口体现在每层子电路图的侧面，所述电路连接系统所对应的端口连接关系展示在三维电路模型的侧面，通过多层子电路图以及侧面的电路连接系统展示的端口连接关系，形成三维电路模型；在之后的IC设计中，可通过修改三维电路模型中部分子电路图的方式对完整电路图进行修改。
上述技术方案的有益效果为：采用本实施例提供的方案对每个芯片层上的芯片所对应的电路图进行汇总，并与所述电路连接系统共同构建三维电路模型；所述三维电路模型通过三维图形的方式，清楚的显示每层芯片的电路连接关系，或者每层芯片的输出端口与引脚的关系；在IC设计过程中，将完整的电路图分割为每个芯片层对应的子电路图，获取每个芯片层对应的子电路图，将子电路图展示在相应的芯片层，将与该芯片层有电连接关系的芯片层的输入端口或输出端口体现在每层子电路图的侧面，所述电路连接系统所对应的端口连接关系展示在三维电路模型的侧面，通过多层子电路图以及侧面的电路连接系统展示的端口连接关系，形成三维电路模型；在之后的IC设计中，可通过修改三维电路模型中部分子电路图的方式对完整电路图进行修改。构建模型的方式方便再进行IC设计以及电路图布局时，更直观更清楚完整电路图的结构，以及分配到模型上每一部分的电路图的结构，在改动某一部分时，更直观、方便和快捷。
在另一实施例中，在所述多层结构的芯片的周围设置缓冲结构，在经过外壳封装时，将所述缓冲结构与所述多层结构的芯片一起封装；
所述缓冲结构包括：设置有与多层结构的芯片的形状相匹配的围栏，所述多层结构的芯片处于所述围栏内，在所述围栏的四个边角设置限位柱，所述限位柱上开设有限位槽，所述限位槽将所述围栏卡紧在限位柱围成的空间内，在每个限位柱的外侧设置有缓冲条，所述缓冲条上设置有粘合材料，当所述多层结构的芯片形成后，在封装该多层结构的芯片时，先将该多层结构的芯片设置于围栏内，在封装外壳时，通过所述缓冲条上的粘合材料粘合在所述外壳内侧。
设置缓冲结构是为了减少多层结构的芯片在封装或者在后续程序中因碰撞等发生的物理损坏，该缓冲结构起减震的作用，并且在缓冲条上设置粘合材料，进一步将多层结构的芯片与外壳粘合为一个整体，防止发生多层结构的芯片碰撞的问题。
另外，在缓冲结构中可以寻找围栏的中心点，以及多层结构的芯片的中心点，确保稳定性。
根据该最大圆采用最小二乘法拟合圆曲线，并针对最小二乘法的圆拟合，计算其平方的优化目标函数，根据所述优化目标函数确定最佳拟合圆的圆心坐标以及半径，最终确定圆心所在的位置。
其中，计算最小二乘法的圆拟合平方的优化目标函数如下：
Figure BDA0003494023240000101
其中，S为优化目标函数，为处理后的边缘点x轴坐标，为理后的边缘点y轴坐标，i为变量，N为边缘点的数量，a、b为拟合圆的圆心坐标相关参数，c为拟合圆的半径相关参数。
对所述优化目标函数进行迭代处理，使其值取最小，获得参数a，b和c的值，根据a，b和c的值确定圆心坐标值和半径。圆心坐标x轴的值为-a/2,y轴的值为-b/2。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种多层结构的集成电路芯片，其特征在于，包括：多个芯片层和多个绝缘层，所述芯片层与所述绝缘层交替堆叠；每个芯片层内设置散热子层，每个芯片层在预设位置设置一个芯片，在芯片的周围设置散热子层，用于该层芯片的散热；多个芯片层通过电路连接系统形成引脚，并通过外壳将多个芯片层封装成多层结构的芯片，所述多层结构的芯片通过引脚与电路板上的焊点连接。
2.根据权利要求1所述的多层结构的集成电路芯片，其特征在于，所述电路连接系统包括：每个芯片层之间的连接电路、相邻两个芯片层之间的导电孔和绝缘孔，通过所述连接电路、导电孔和绝缘孔形成多个芯片层之间的连接关系，使多个芯片层构成完整的多层结构的芯片。
3.根据权利要求1所述的多层结构的集成电路芯片，其特征在于，所述散热子层设置在所述芯片层中芯片的四周，并不覆盖芯片；所述散热子层的厚度与该层芯片层的厚度相同，所述芯片层的厚度为芯片的厚度。
4.根据权利要求1所述的多层结构的集成电路芯片，其特征在于，所述散热子层设置在所述芯片层中芯片的四周，以及覆盖芯片的上表面，所述散热子层将所述芯片包裹在其内，并填满芯片层中除芯片外的其他部分；覆盖在芯片上的散热子层称为散热覆盖层，所述散热覆盖层的厚度小于所述芯片层的厚度，所述芯片层的厚度为所述芯片的厚度；所述绝缘层为所述散热覆盖层。
5.根据权利要求3或4任一项所述的多层结构的集成电路芯片，其特征在于，所述散热子层的材料为掺杂有散热材料的导热界面材料；所述散热材料包括：石墨烯；
所述导热界面材料是在有机高分子材料中按照规则排布，所述规则是导热界面材料的顺序是由芯片所在位置向外延伸的方向，形成散热路径；
在所述散热子层外喷涂绝缘树脂层，形成加强绝缘层。
6.根据权利要求1所述的多层结构的集成电路芯片，其特征在于，还包括防静电层，所述防静电层设置在所述芯片层的芯片的上表面；所述防静电层包括静电保护单元和电路接口，所述静电保护单元通过静电保护电路使静电得以释放，所述电路接口连接所述静电保护单元和每个芯片层的芯片上的电路输出输入口，所述绝缘层设置在所述防静电层的外侧。
7.根据权利要求1所述的多层结构的集成电路芯片，其特征在于，所述多个芯片层中芯片大小不同时，按照由底层向上的顺序，芯片的排布顺序为底层芯片最小，依次向上，芯片越大；所述芯片的大小为芯片的上表面的面积；当两个芯片大小相同时，其排列顺序按照其上设置的电路图布局进行设置，设置原则为：保证电路图布局的简单化，减少电路连接和电路输入输出端口。
8.根据权利要求1所述的多层结构的集成电路芯片，其特征在于，所述每个芯片层上的芯片包括晶圆以及刻蚀在晶圆上的电路图，所述电路图是经过IC设计形成光罩后，通过图像转移的方式影印刻蚀在晶圆上的，利用晶圆以及其上的电路图构成一个芯片；
一个芯片晶圆上的电路是有与其他芯片上晶圆的电路是有连接关系的，而该连接关系是通过所述电路连接系统将每个芯片上电路的输入端口和输出端口进行连接，形成完整的电路系统，构成完整的多层结构的芯片。
9.根据权利要求8所述的多层结构的集成电路芯片，其特征在于，对每个芯片层上的芯片所对应的电路图进行汇总，并与所述电路连接系统共同构建三维电路模型；
所述三维电路模型通过三维图形的方式，清楚的显示每层芯片的电路连接关系，或者每层芯片的输出端口与引脚的关系；
在IC设计过程中，将完整的电路图分割为每个芯片层对应的子电路图，获取每个芯片层对应的子电路图，将子电路图展示在相应的芯片层，将与该芯片层有电连接关系的芯片层的输入端口或输出端口体现在每层子电路图的侧面，所述电路连接系统所对应的端口连接关系展示在三维电路模型的侧面，通过多层子电路图以及侧面的电路连接系统展示的端口连接关系，形成三维电路模型；
在之后的IC设计中，可通过修改三维电路模型中部分子电路图的方式对完整电路图进行修改。
10.根据权利要求1所述的多层结构的集成电路芯片，其特征在于，在所述多层结构的芯片的周围设置缓冲结构，在经过外壳封装时，将所述缓冲结构与所述多层结构的芯片一起封装；
所述缓冲结构包括：设置有与多层结构的芯片的形状相匹配的围栏，所述多层结构的芯片处于所述围栏内，在所述围栏的四个边角设置限位柱，所述限位柱上开设有限位槽，所述限位槽将所述围栏卡紧在限位柱围成的空间内，在每个限位柱的外侧设置有缓冲条，所述缓冲条上设置有粘合材料，当所述多层结构的芯片形成后，在封装该多层结构的芯片时，先将该多层结构的芯片设置于围栏内，在封装外壳时，通过所述缓冲条上的粘合材料粘合在所述外壳内侧。
CN202210106227.9A 2022-01-28 2022-01-28 一种多层结构的集成电路芯片 Active CN114429937B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210106227.9A CN114429937B (zh) 2022-01-28 2022-01-28 一种多层结构的集成电路芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210106227.9A CN114429937B (zh) 2022-01-28 2022-01-28 一种多层结构的集成电路芯片

Publications (2)

Publication Number Publication Date
CN114429937A true CN114429937A (zh) 2022-05-03
CN114429937B CN114429937B (zh) 2022-12-02

Family

ID=81313943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210106227.9A Active CN114429937B (zh) 2022-01-28 2022-01-28 一种多层结构的集成电路芯片

Country Status (1)

Country Link
CN (1) CN114429937B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201204202Y (zh) * 2007-12-12 2009-03-04 昆山钜亮光电科技有限公司 一种芯片封装结构
CN102130078A (zh) * 2010-01-20 2011-07-20 财团法人工业技术研究院 导热绝缘复合膜层及芯片堆叠结构
CN103730439A (zh) * 2014-01-24 2014-04-16 福州市台江区振斌高效电磁聚能科技研究所 Ic电源芯片
CN110010561A (zh) * 2018-12-31 2019-07-12 杭州臻镭微波技术有限公司 一种多层芯片堆叠的射频结构及其制作方法
CN110060993A (zh) * 2019-04-26 2019-07-26 胡志刚 多层芯片架构及连接方法
CN111430336A (zh) * 2020-04-07 2020-07-17 长江存储科技有限责任公司 集成半导体器件及其制作方法、以及半导体器件
CN213426213U (zh) * 2020-10-13 2021-06-11 江苏天谷数字信息产业发展有限公司 一种适用于长电池的手机主板结构
CN213716901U (zh) * 2020-12-01 2021-07-16 西安紫光国芯半导体有限公司 芯片、堆叠芯片、存储设备及电子设备
CN113241305A (zh) * 2021-02-03 2021-08-10 常州市大创电子有限公司 一种半导体集成电路的封装工艺

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201204202Y (zh) * 2007-12-12 2009-03-04 昆山钜亮光电科技有限公司 一种芯片封装结构
CN102130078A (zh) * 2010-01-20 2011-07-20 财团法人工业技术研究院 导热绝缘复合膜层及芯片堆叠结构
CN103730439A (zh) * 2014-01-24 2014-04-16 福州市台江区振斌高效电磁聚能科技研究所 Ic电源芯片
CN110010561A (zh) * 2018-12-31 2019-07-12 杭州臻镭微波技术有限公司 一种多层芯片堆叠的射频结构及其制作方法
CN110060993A (zh) * 2019-04-26 2019-07-26 胡志刚 多层芯片架构及连接方法
CN111430336A (zh) * 2020-04-07 2020-07-17 长江存储科技有限责任公司 集成半导体器件及其制作方法、以及半导体器件
CN213426213U (zh) * 2020-10-13 2021-06-11 江苏天谷数字信息产业发展有限公司 一种适用于长电池的手机主板结构
CN213716901U (zh) * 2020-12-01 2021-07-16 西安紫光国芯半导体有限公司 芯片、堆叠芯片、存储设备及电子设备
CN113241305A (zh) * 2021-02-03 2021-08-10 常州市大创电子有限公司 一种半导体集成电路的封装工艺

Also Published As

Publication number Publication date
CN114429937B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
JP7335347B2 (ja) ３次元のスタックメモリを含む人工知能プロセッサ
US7538438B2 (en) Substrate warpage control and continuous electrical enhancement
US8218346B2 (en) Multi-chip packages including extra memory chips to define additional logical packages and related devices
US7564675B2 (en) Face-centered cubic structure capacitor and method of fabricating the same
KR100843213B1 (ko) 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법
JP5305806B2 (ja) ３次元集積回路の設計方法及び３次元集積回路の設計プログラム
US9397052B2 (en) Semiconductor package
CN114429937B (zh) 一种多层结构的集成电路芯片
JP2024050842A (ja) 半導体装置
CN112711354B (zh) 触控面板及其制备方法、显示触控装置
JP2001015643A (ja) 有機ランド・グリッド・アレイ（ｏｌｇａ）パッケージとｏｌｇａを含む集積回路パッケージ
WO2023272637A1 (zh) 一种封装散热盖、芯片封装结构及电子设备
US10991598B2 (en) Methods of fabricating semiconductor packages including circuit patterns
CN112289796B (zh) 三维存储器的制造方法及三维存储器
US8044504B2 (en) Semiconductor device including an inner conductive layer which is cut out in the vicinity of a corner
WO2023067901A1 (ja) 伸縮性実装基板
US11694992B2 (en) Near tier decoupling capacitors
CN105789190A (zh) 一种集成芯片、集成芯片系统和集成芯片的生产方法
US20200303306A1 (en) Semiconductor device
KR100668847B1 (ko) 패키지 스택
US20200258810A1 (en) Techniques for cooling integrated systems
KR20230031794A (ko) 증가된 표면적, 본드 강도 및 정렬을 갖는 본딩을 위한 유전체 표면들에서의 캐스텔레이션, 해칭 및 기타 표면 패턴들
JP2004247726A (ja) アレイ印刷回路基板
TW202414769A (zh) 具有三維堆疊式記憶體的人工智慧處理器
CN115274585A (zh) Sip封装结构及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant