CN114421956B - 一种鉴频鉴相控制系统及方法 - Google Patents
一种鉴频鉴相控制系统及方法 Download PDFInfo
- Publication number
- CN114421956B CN114421956B CN202210335681.1A CN202210335681A CN114421956B CN 114421956 B CN114421956 B CN 114421956B CN 202210335681 A CN202210335681 A CN 202210335681A CN 114421956 B CN114421956 B CN 114421956B
- Authority
- CN
- China
- Prior art keywords
- frequency
- control unit
- phase
- analog switch
- phase frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种鉴频鉴相控制系统及方法，控制单元接收主站发出的控制信息，并对控制信息进行解析，得到控制信息的帧头和频率信息，根据通讯协议或标准确定频率信息的起始位置；控制单元从确定的起始位置开始检测频率信息，判断上升沿或者下降沿是否到来，是则打开模拟开关A；通过控制单元对模拟开关A和模拟开关B进行开关控制，在鉴频鉴相器稳定状态下进行输出，同时，在滤波器、电压跟随器的共同作用下，对本地时钟实现了精准、快速地调整控制，大大缩短本地时钟锁定参考频率的时间，工作效率得到提高，有效解决了有技术中主站和从站在半双工通讯条件下难以实现从站与主站进行频率和相位同步问题的技术问题。
Description
技术领域
本发明属于时频领域，涉及鉴频鉴相控制系统，具体是一种鉴频鉴相控制系统及方法。
背景技术
鉴频鉴相系统在时间频率系统中有广泛的运用。经常的运用场景是，主站提供参考频率，而从站通过某种通讯方式获取主站的参考频率，与主站保持频率和相位的同步。在全双工的通讯方式下，主站和从站可以同时进行数据收发,数据信号保持连续，从站很容易实现与主站的频率和相位同步。但是在半双工状态下，由于同时只有一方处于信息发送状态，另一方必须等待信息接收完毕才能发送信息，这种情况下，会导致主站与从站间的收发信号的不连续，从而导致从站的锁相环在进行频率和相位同步时出现异常情况。
传统鉴频鉴相技术中常见使用开关来对鉴频鉴相系统进行控制，通过控制锁相环的电荷泵充电电流和放电电流来改变其传输曲线可以获得比较好的性能。比如专利CN201510281766.6《鉴频鉴频鉴相器、电荷泵和锁相环电路》就是这样的做法，这种做法虽然能取得比较好的传输性能，但是并没有顾及鉴频鉴相系统的输出稳定度，会直接影响后级本地时钟工作的稳定性及频率输出精度。尤其对于半双工这种工作条件下，更需要仔细考虑对鉴频鉴相系统的控制。此外，鉴频鉴相系统中本地时钟的压控端电压，对其输出的频率信号输出的稳定性和频率精度有直接的影响。
发明内容
针对现有技术存在的不足，本发明的目的在于，提供一种鉴频鉴相控制系统及方法，解决现有技术中半双工通讯条件下鉴频鉴相参考信号不连续、压控端电压不稳定从而导致从站与主站之间频率和相位不同步的技术问题。
为了解决上述技术问题，本发明采用如下技术方案予以实现：
一种鉴频鉴相控制系统的方法，该方法具体包括以下步骤：
步骤一，控制单元接收主站发出的控制信息，并对控制信息进行解析，得到控制信息的帧头和频率信息，根据通讯协议或标准确定频率信息的起始位置；
步骤二，控制单元从确定的起始位置开始检测频率信息，判断上升沿或者下降沿是否到来，是则打开模拟开关A；
步骤三，控制单元将频率信息作为参考频率发送给鉴频鉴相器，鉴频鉴相器接收参考频率；
步骤四，鉴频鉴相器实时接收本地时钟发来的实时频率，并将实时频率与参考频率相减得到频率差值实时发送给控制单元；
步骤五，控制单元监控鉴频鉴相器的输出状态是否稳定，若不稳定，则持续监控，直至鉴频鉴相器的输出稳定，控制单元接收鉴频鉴相器发来的频率差值；
步骤六，控制单元根据频率差值计算得到补偿量；
步骤七，控制单元判断补偿量是否在允许范围内，是则认为本地时钟不需要调整，执行步骤十；否则，认为本地时钟需要调整，执行步骤八；
步骤八，控制单元判断模拟开关B是否处于打开状态，否则打开模拟开关B，将补偿量发送给鉴频鉴相器；鉴频鉴相器将补偿量转换为一组数字量，并将其发送给滤波器，滤波器对其进行滤波处理后经电压跟随器处理得到处理后的数字量，电压跟随器将处理后的数字量发送给本地时钟；
步骤九，本地时钟根据电压跟随器发来的处理后的数字量进行调整，并向鉴频鉴相器发送实时频率；返回步骤四；
步骤十，控制单元控制模拟开关A和模拟开关B处于关闭状态。
所述的控制单元为处理器或可编程器件。
所述的滤波器为数字滤波器。
一种鉴频鉴相控制系统，包括控制单元以及依次相连接的模拟开关A、鉴频鉴相器、模拟开关B、滤波器、电压跟随器和本地时钟；控制单元分别与模拟开关A和鉴频鉴相器连接；鉴频鉴相器还与本地时钟相连接；
所述的控制单元用于对来自主站的控制信息进行解析、从解析后得到的频率信息判断上升沿或者下降沿是否到来、判断和控制模拟开关A和模拟开关B的开启或者关闭、将频率信息作为参考频率发送给鉴频鉴相器、在鉴频鉴相器的输出状态稳定时接收鉴频鉴相器发来的频率差值以及根据频率差值计算补偿量并在补偿量位于允许范围外时将其发送给鉴频鉴相器；
所述的模拟开关A用于控制控制单元发出的频率信息进入鉴频鉴相器；
所述的模拟开关B用于控制鉴频鉴相器输出的数字量进入本地时钟；
所述的鉴频鉴相器用于接收控制单元发送的参考频率和补偿量、接收本地时钟发来的实时频率、将实时频率与参考频率相减得到频率差值实时发送给控制单元以及将控制单元发送的补偿量转换为一组数字量；
所述的滤波器用于对鉴频鉴相器发来的数字量中的干扰波形进行过滤处理，并将处理后的信息发送给电压跟随器；
所述的电压跟随器用于对滤波器发来的信息进行处理，得到处理后的数字量；
所述的本地时钟用于将实时频率发送给鉴频鉴相器以及根据电压跟随器发来的处理后的数字量进行调整。
所述的控制单元为处理器或可编程器件。
所述的滤波器为数字滤波器。
本发明与现有技术相比，有益的技术效果是：
（Ⅰ）本发明中通过模拟开关来控制鉴频鉴相器的输入信号及鉴频鉴相器的输出信号，通过模拟开关A控制鉴频鉴相器的输入信号，减少了来自主站的无用信息对鉴频鉴相器的干扰；通过模拟开关B控制鉴频鉴相器的输出信号，当不需要调整本地时钟的时候，模拟开关B关闭，防止了无用信息对本地时钟的干扰，当需要调整本地时钟的时候，模拟开关B开启，则此时可以根据补偿量进行调整，从而提高了本地时钟输出的精度。
（Ⅱ）本发明中通过引入电压跟随器，在半双工通讯条件下，在输入的控制信息不连续的条件下，能够有效稳定本地时钟的工作电压，尤其是在没有主站提供的参考频率的情况下，电压跟随器能够使本地时钟的工作电压变化很小，稳定了本地时钟的输入，使得本地时钟的输出能够更好的处于保持状态，提高了本地时钟的输出频率的稳定性。
（Ⅲ）本发明中通过控制单元对模拟开关A和模拟开关B进行开关控制，在鉴频鉴相器稳定状态下进行输出，同时，在滤波器、电压跟随器的共同作用下，对本地时钟实现了精准、快速地调整控制，大大缩短本地时钟锁定参考频率的时间，工作效率得到提高，有效解决了有技术中主站和从站在半双工通讯条件下难以实现从站与主站进行频率和相位同步问题的技术问题。
附图说明
图1为本发明中的鉴频鉴相控制系统的信号传输示意图；
图2为本发明中的鉴频鉴相控制系统的结构示意图。
以下结合实施例对本发明的具体内容作进一步详细解释说明。
具体实施方式
需要说明的是，本发明中的所有元器件，在没有特殊说明的情况下，均采用本领域已知的元器件。
以下给出本发明的具体实施例，需要说明的是本发明并不局限于以下具体实施例，凡在本申请技术方案基础上做的等同变换均落入本发明的保护范围。
实施例1：
本实施例给出了一种鉴频鉴相控制系统的方法，如图1所示，该方法具体包括以下步骤：
步骤一，控制单元接收主站发出的控制信息，并对控制信息进行解析，得到控制信息的帧头和频率信息，根据通讯协议或标准确定频率信息的起始位置；
步骤二，控制单元从确定的起始位置开始检测频率信息，判断上升沿或者下降沿是否到来，是则打开模拟开关A；
步骤三，控制单元将频率信息作为参考频率发送给鉴频鉴相器，鉴频鉴相器接收参考频率；
步骤四，鉴频鉴相器实时接收本地时钟发来的实时频率，并将实时频率与参考频率相减得到频率差值实时发送给控制单元；
步骤五，控制单元监控鉴频鉴相器的输出状态是否稳定，若不稳定，则持续监控，直至鉴频鉴相器的输出稳定，控制单元接收鉴频鉴相器发来的频率差值；
步骤六，控制单元根据频率差值计算得到补偿量；
步骤七，控制单元判断补偿量是否在允许范围内，是则认为本地时钟不需要调整，执行步骤十；否则，认为本地时钟需要调整，执行步骤八；
此处的允许范围是指一个较小的范围，也即本地时钟的频率较为接近参考频率，因此不需要调整的一个范围，该范围根据不同频率的本地时钟能够常规选择确定。例如，对于频率为100兆的时钟，其补偿量的允许范围在正负1/100兆范围内。
步骤八，控制单元判断模拟开关B是否处于打开状态，否则打开模拟开关B，将补偿量发送给鉴频鉴相器；鉴频鉴相器将补偿量转换为一组数字量，并将其发送给滤波器，滤波器对其进行滤波处理后经电压跟随器处理得到处理后的数字量，电压跟随器将处理后的数字量发送给本地时钟；
步骤九，本地时钟根据电压跟随器发来的处理后的数字量进行调整，并向鉴频鉴相器发送实时频率；返回步骤四；
步骤十，控制单元控制模拟开关A和模拟开关B处于关闭状态。
模拟开关A和模拟开关B型号可采用ADG794或者RS2057，在本实施例中，模拟开关A和模拟开关B型号均采用ADG794。
在上述技术方案中，控制单元接收来自主站的控制信息并解析得到频率信息，检测频率信息中的上升沿或者下降沿时打开模拟开关A，减少了来自主站的无用信息对鉴频鉴相器的干扰，在检测到鉴频鉴相器的输出稳定后，进入鉴频鉴相器的频率信息与来自本地时钟的实时频率相减得到的频率差值实时发送给控制单元；控制单元根据频率差值计算得到补偿量；控制单元根本根据补偿量是否在允许范围内，判断是否需要对时钟进行调整，再判断模拟开关B是否处于打开状态，当不需要调整本地时钟的时候，模拟开关B关闭，防止了无用信息对本地时钟的干扰，当需要调整本地时钟的时候，模拟开关B开启，根据补偿量进行调整，提高了本地时钟输出的精度。打开模拟开关B后，控制单元能够将补偿量发送给鉴频鉴相器，鉴频鉴相器将其转换为一组数字量，依次经滤波器、电压跟随器处理后发送给本地时钟；电压跟随器能够使本地时钟的工作电压变化很小，稳定了本地时钟的输入，使得本地时钟的输出能够更好的处于保持状态，提高了本地时钟的输出频率的稳定性。最后，当本地时钟的输出稳定时，控制单元控制模拟开关A和模拟开关B处于关闭状态，保证了调整后本地时钟的稳定输出不受干扰。综上，本发明中通过控制单元对模拟开关A和模拟开关B进行开关控制，在鉴频鉴相器稳定状态下进行输出，同时，在滤波器、电压跟随器的共同作用下，对本地时钟实现了精准、快速地调整控制，大大缩短本地时钟锁定参考频率的时间，工作效率得到提高，有效解决了有技术中主站和从站在半双工通讯条件下难以实现从站与主站进行频率和相位同步问题的技术问题。
具体的，控制单元为处理器或可编程器件。
具体的，滤波器为数字滤波器。
实施例2：
本实施例给出了本实施例给出了一种鉴频鉴相控制系统，如图2所示，包括控制单元以及依次相连接的模拟开关A、鉴频鉴相器、模拟开关B、滤波器、电压跟随器和本地时钟；控制单元分别与模拟开关A和鉴频鉴相器连接；鉴频鉴相器还与本地时钟相连接；
控制单元用于对来自主站的控制信息进行解析、从解析后得到的频率信息判断上升沿或者下降沿是否到来、判断和控制模拟开关A和模拟开关B的开启或者关闭、将频率信息作为参考频率发送给鉴频鉴相器、在鉴频鉴相器的输出状态稳定时接收鉴频鉴相器发来的频率差值以及根据频率差值计算补偿量并在补偿量位于允许范围外时将其发送给鉴频鉴相器；
模拟开关A用于控制控制单元发出的频率信息进入鉴频鉴相器；
模拟开关B用于控制鉴频鉴相器输出的数字量进入本地时钟；
鉴频鉴相器用于接收控制单元发送的参考频率和补偿量、接收本地时钟发来的实时频率、将实时频率与参考频率相减得到频率差值实时发送给控制单元以及将控制单元发送的补偿量转换为一组数字量；
滤波器用于对鉴频鉴相器发来的数字量中的干扰波形进行过滤处理，并将处理后的信息发送给电压跟随器；
电压跟随器用于对滤波器发来的信息进行处理，得到处理后的数字量；
本地时钟用于将实时频率发送给鉴频鉴相器以及根据电压跟随器发来的处理后的数字量进行调整。
具体的，控制单元为处理器或可编程器件。
具体的，滤波器为数字滤波器。
Claims (6)
1.一种鉴频鉴相控制系统的方法，其特征在于，该方法具体包括以下步骤：
步骤一，控制单元接收主站发出的控制信息，并对控制信息进行解析，得到控制信息的帧头和频率信息，根据通讯协议或标准确定频率信息的起始位置；
步骤二，控制单元从确定的起始位置开始检测频率信息，判断上升沿或者下降沿是否到来，是则打开模拟开关A；
步骤三，控制单元将频率信息作为参考频率发送给鉴频鉴相器，鉴频鉴相器接收参考频率；
步骤四，鉴频鉴相器实时接收本地时钟发来的实时频率，并将实时频率与参考频率相减得到频率差值实时发送给控制单元；
步骤五，控制单元监控鉴频鉴相器的输出状态是否稳定，若不稳定，则持续监控，直至鉴频鉴相器的输出稳定，控制单元接收鉴频鉴相器发来的频率差值；
步骤六，控制单元根据频率差值计算得到补偿量；
步骤七，控制单元判断补偿量是否在允许范围内，是则认为本地时钟不需要调整，执行步骤十；否则，认为本地时钟需要调整，执行步骤八；
步骤八，控制单元判断模拟开关B是否处于打开状态，否则打开模拟开关B，将补偿量发送给鉴频鉴相器；鉴频鉴相器将补偿量转换为一组数字量，并将其发送给滤波器，滤波器对其进行滤波处理后经电压跟随器处理得到处理后的数字量，电压跟随器将处理后的数字量发送给本地时钟；
步骤九，本地时钟根据电压跟随器发来的处理后的数字量进行调整，并向鉴频鉴相器发送实时频率；返回步骤四；
步骤十，控制单元控制模拟开关A和模拟开关B处于关闭状态。
2.如权利要求1所述的鉴频鉴相控制系统的方法，其特征在于，所述的控制单元为处理器或可编程器件。
3.如权利要求1所述的鉴频鉴相控制系统的方法，其特征在于，所述的滤波器为数字滤波器。
4.一种使用权利要求1至3任一权利要求所述的鉴频鉴相控制系统的方法的系统，其特征在于，包括控制单元以及依次相连接的模拟开关A、鉴频鉴相器、模拟开关B、滤波器、电压跟随器和本地时钟；控制单元分别与模拟开关A和鉴频鉴相器连接；鉴频鉴相器还与本地时钟相连接；
所述的控制单元用于对来自主站的控制信息进行解析、从解析后得到的频率信息判断上升沿或者下降沿是否到来、判断和控制模拟开关A和模拟开关B的开启或者关闭、将频率信息作为参考频率发送给鉴频鉴相器、在鉴频鉴相器的输出状态稳定时接收鉴频鉴相器发来的频率差值以及根据频率差值计算补偿量并在补偿量位于允许范围外时将其发送给鉴频鉴相器；
所述的模拟开关A用于控制控制单元发出的频率信息进入鉴频鉴相器；
所述的模拟开关B用于控制鉴频鉴相器输出的数字量进入本地时钟；
所述的鉴频鉴相器用于接收控制单元发送的参考频率和补偿量、接收本地时钟发来的实时频率、将实时频率与参考频率相减得到频率差值实时发送给控制单元以及将控制单元发送的补偿量转换为一组数字量；
所述的滤波器用于对鉴频鉴相器发来的数字量中的干扰波形进行过滤处理，并将处理后的信息发送给电压跟随器；
所述的电压跟随器用于对滤波器发来的信息进行处理，得到处理后的数字量；
所述的本地时钟用于将实时频率发送给鉴频鉴相器以及根据电压跟随器发来的处理后的数字量进行调整。
5.如权利要求4所述的系统，其特征在于，所述的控制单元为处理器或可编程器件。
6.如权利要求4所述的系统，其特征在于，所述的滤波器为数字滤波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210335681.1A CN114421956B (zh) | 2022-04-01 | 2022-04-01 | 一种鉴频鉴相控制系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210335681.1A CN114421956B (zh) | 2022-04-01 | 2022-04-01 | 一种鉴频鉴相控制系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114421956A CN114421956A (zh) | 2022-04-29 |
| CN114421956B true CN114421956B (zh) | 2022-07-01 |
Family
ID=81263781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210335681.1A Active CN114421956B (zh) | 2022-04-01 | 2022-04-01 | 一种鉴频鉴相控制系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114421956B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1410251A (en) * | 1972-01-12 | 1975-10-15 | Gruning H | Superheterodyne receiver particularly for the short wave or ultrashort wave range |
| CN101179371A (zh) * | 2006-11-09 | 2008-05-14 | 大唐移动通信设备有限公司 | 提取全球定位系统同步时钟的时钟锁相方法及时钟锁相环 |
| CN101888244A (zh) * | 2010-07-16 | 2010-11-17 | 上海集成电路研发中心有限公司 | 低功耗锁相环电路 |
| CN102647184A (zh) * | 2012-04-28 | 2012-08-22 | 北京握奇数据系统有限公司 | 锁相环、主动rfid标签、双界面卡和锁相环的控制方法 |
| CN109495203A (zh) * | 2018-12-28 | 2019-03-19 | 浙江赛思电子科技有限公司 | 一种ptp从钟的恢复系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008252824A (ja) * | 2007-03-30 | 2008-10-16 | Fujitsu Ltd | ディジタルネットワークの網同期装置及びディジタルネットワークの局に設けられる網同期装置 |
| US8619755B2 (en) * | 2010-09-10 | 2013-12-31 | Broadcom Corporation | Systems and methods for providing a dual-master mode in a synchronous ethernet environment |
| US8693608B2 (en) * | 2010-09-20 | 2014-04-08 | Alcatel Lucent | Frequency synchronization using clock recovery loop with adaptive packet filtering |
-
2022
- 2022-04-01 CN CN202210335681.1A patent/CN114421956B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1410251A (en) * | 1972-01-12 | 1975-10-15 | Gruning H | Superheterodyne receiver particularly for the short wave or ultrashort wave range |
| CN101179371A (zh) * | 2006-11-09 | 2008-05-14 | 大唐移动通信设备有限公司 | 提取全球定位系统同步时钟的时钟锁相方法及时钟锁相环 |
| CN101888244A (zh) * | 2010-07-16 | 2010-11-17 | 上海集成电路研发中心有限公司 | 低功耗锁相环电路 |
| CN102647184A (zh) * | 2012-04-28 | 2012-08-22 | 北京握奇数据系统有限公司 | 锁相环、主动rfid标签、双界面卡和锁相环的控制方法 |
| CN109495203A (zh) * | 2018-12-28 | 2019-03-19 | 浙江赛思电子科技有限公司 | 一种ptp从钟的恢复系统 |
Non-Patent Citations (2)
| Title |
|---|
| Precise time provider with speed optimal phase-locked loop for digital substations of smart grid systems;D. Kalian;《2018 14th International Conference on Advanced Trends in Radioelecrtronics, Telecommunications and Computer Engineering (TCSET)》;20180412;1199-1204 * |
| 面向智能变电站全场景试验的无线时钟同步方法;井实 黄琦 甄威 吴杰;《电力系统自动化》;20130128;103-109 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114421956A (zh) | 2022-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101179371B (zh) | 提取全球定位系统同步时钟的时钟锁相方法及时钟锁相环 | |
| CN101098220B (zh) | 一种基于数字锁相环的时钟同步方法及其系统 | |
| CN108521324B (zh) | 一种同步时钟装置 | |
| CA2420681A1 (en) | Digital-data receiver synchronization method and apparatus | |
| US20230341892A1 (en) | Device synchronous calibration method and apparatus, devices, and storage medium | |
| EP2573975B1 (en) | Method and device for selecting sampling clock signal | |
| CN101257343B (zh) | 一种用于天线校准射频远端单元端的数据同步方法 | |
| US4707653A (en) | Frequency measurement circuit | |
| CN116979959B (zh) | 锁相环、芯片及电子设备 | |
| CN101764608A (zh) | 逐位逼近延迟锁相环电路及调整输入时钟信号的方法 | |
| CN1897475B (zh) | 数字直放站系统中的光纤时延测量方法及电路 | |
| CN101483435A (zh) | 双环路频率综合器及双环路频率综合器的调谐方法 | |
| CN114421956B (zh) | 一种鉴频鉴相控制系统及方法 | |
| US20210028920A1 (en) | Clock phase recovery apparatus and method, and chip | |
| CN110401431B (zh) | 一种频率跟随数字离散滤波器、实现方法及其应用 | |
| CN102348277B (zh) | 一种在混合自组织网络中实现终端同步的方法及系统 | |
| CN101534152A (zh) | 一种无线接入网的同步实现方法及装置 | |
| CN108271088B (zh) | 光模块的cdr带宽调整方法及装置 | |
| WO2022242349A1 (zh) | 授时补偿方法、无线授时终端、电子设备及存储介质 | |
| CN113541915A (zh) | 一种宽动态范围的快速时钟恢复实现方法及装置 | |
| US20030007584A1 (en) | Method of and arrangement for recovering a clock signal from a data signal | |
| US5485113A (en) | Jitter-compensated sampling phase control apparatus | |
| CN107565959B (zh) | 一种高速延迟锁相环 | |
| CN114594669A (zh) | 一种暂态录波型故障指示器的精确同步方法 | |
| CN109391250A (zh) | 一种模块化多电平脉宽调制的同步系统和同步方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |