CN114402299A - 用于直接存取混合测试的设备和方法 - Google Patents

用于直接存取混合测试的设备和方法 Download PDF

Info

Publication number
CN114402299A
CN114402299A CN202080061771.5A CN202080061771A CN114402299A CN 114402299 A CN114402299 A CN 114402299A CN 202080061771 A CN202080061771 A CN 202080061771A CN 114402299 A CN114402299 A CN 114402299A
Authority
CN
China
Prior art keywords
test
memory
mode
circuit
direct access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080061771.5A
Other languages
English (en)
Inventor
堂野千晶
近藤力
R·A·鲁瓦耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114402299A publication Critical patent/CN114402299A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208—Error catch memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开的实施例描绘用于直接存取混合测试的设备、系统和方法。例如高带宽存储器(HBM)的存储器装置可包含直接存取端子。在测试程序期间，可通过所述直接存取端子将测试指令提供给所述存储器。所述测试指令包含与预加载于所述存储器中的多个测试样式中的一个相关联的数据指针和地址。所述所选测试样式可写入到与所述地址相关联的所述存储器单元并且随后从与所述地址相关联的所述存储器单元读取。所述读取测试样式可与所述所选测试样式进行比较以产生结果信息。在不同于其中提供所述测试指令的所述操作模式的操作模式中，所述测试样式可加载到所述存储器，并且可从所述存储器读出所述结果信息。

Description

用于直接存取混合测试的设备和方法
相关申请案的交叉引用
本申请案主张2019年10月2日申请的第16/590,694号美国专利申请案的权益。前述申请案出于任何目的以引用的方式整体并入本文中。
背景技术
本公开大体上涉及半导体装置，且更确切地说，涉及半导体存储器装置。一些存储器装置可作为系统级封装(SiP)安装于第二装置(例如，图形卡、母板、计算系统等)上。SiP可包含主机装置(例如，处理器)并且在正常操作模式中，可通过主机装置执行对存储器的电路的存取。存储器装置还可包含直接存取端子，其为允许信号直接耦合到存储器装置且信号无需通过存储器装置和主机装置之间的接口的端子。
可能需要在存储器装置封装到SiP装置上之后测试所述存储器装置。举例来说，测试可涉及将数据样式写入到一或多个存储器单元，并且接着读回写入的数据。可能需要绕过SiP装置的其它组件以便通过直接存取端子执行测试，然而，可能难以通过直接存取端子提供长数据样式。
发明内容
在至少一个方面中，本公开涉及一种设备，其包括：直接存取(DA)端子；存储器阵列；查找表，其存储多个测试样式；直接存取混合(DA混合)电路和错误捕捉存储器(ECM)电路。所述DA混合电路从所述直接存取端子接收测试指令，并且基于所述测试指令提供来自所述查找表的所述多个测试样式中的一个所选测试样式。所述ECM电路基于所述测试指令存储结果信息。
所述设备还可包含高带宽存储器(HBM)装置。所述HBM装置可包含：接口裸片，其可包含所述直接存取端子、所述查找表、所述DA混合电路和所述ECM电路；和核心裸片，其可包含所述存储器阵列。
所述测试指令可包含与所述存储器阵列的所选存储器单元相关联的地址和与所述查找表中的所述多个测试样式中的所述所选测试样式相关联的指针值。响应于所述测试指令，可将所述所选测试样式存储于所述所选存储器单元中。所述DA混合电路可存储所述测试指令并且当从与所述测试指令相关联的所述所选存储器单元读取数据时，将所述指针值提供给所述查找表。
所述ECM电路可接收来自所述存储器阵列的存储器单元的读取数据和来自所述查找表的所述所选测试样式，并且基于所述读取数据与所述所选测试样式的比较，产生所述结果信息。
所述设备还可包含测试接口电路，其接收来自所述DA端子的所述多个测试样式并将其存储于所述查找表中，并且将来自所述ECM电路的所述结果信息提供给所述DA端子。所述测试接口电路可为IEEE 1500接口电路。
在至少一个方面中，本公开可涉及一种设备，其包括：直接存取(DA)端子；至少一个核心裸片，其包含多个存储器单元；和接口裸片，其存储多个测试样式。所述接口裸片通过所述DA端子接收与所述多个存储器单元中的至少一个相关联的地址以及与所述多个测试样式中的一个所选测试样式相关联的索引指针，并且将所述多个测试样式中的所述所选测试样式存储到与所述地址相关联的所述存储器单元。
所述接口裸片也可从所述存储器单元读取所述多个测试样式中的所述所选测试样式，将所述读取测试样式与所述多个测试样式中的所述所选测试样式进行比较，并且基于所述比较产生结果信息。所述接口裸片可将所述结果信息提供给所述DA端子。
所述接口裸片可包含可存储所述多个测试样式的查找表。可在所述设备的第一操作模式中通过所述DA端子将所述多个测试样式加载到所述查找表中。作为所述设备的第二操作模式的部分，可将所述地址和所述索引指针提供给所述DA端子。所述设备还可包含测试接口电路，所述测试接口电路可在所述设备处于所述第一操作模式中时接收所述多个测试样式。所述DA端子可包含探测垫。
在至少一个方面中，本公开可涉及一种方法。所述方法包含在存储器的直接存取端子处接收测试指令；基于所述接收到的测试指令，从存储于所述存储器的查找表中的多个测试样式选择测试样式；将所述测试样式写入到所述存储器的存储器单元；从所述存储器单元读取数据；和将所述测试样式与所述读取数据进行比较并且基于所述比较产生结果信息。
所述方法还可包含将所述存储器置于直接存取IEEE 1500操作模式中并且在所述IEEE 1500操作模式中通过所述直接存取端子读取所述结果信息。所述方法还可包含将所述存储器置于直接存取IEEE 1500操作模式中并且将所述多个测试样式存储于所述查找表中。
所述方法还可包含存储所述接收到的测试指令。将所述测试样式与所述读取数据进行比较可包含基于所述所存储的测试指令检索所述测试样式。所述测试指令可包含与所述所选测试样式相关联的数据指针和与所述存储器单元相关联的地址。所述方法还可包含在时钟信号的上升边沿接收第一地址并且在所述时钟信号的下降边沿接收第二地址。
在至少一个方面中，本公开可涉及一种设备，其包含具有直接存取端子的存储器装置和测试器。所述测试器将所述存储器装置置于第一操作模式中并且将多个测试样式提供给所述直接存取端子。所述测试器将所述存储器装置置于第二操作模式中并且将至少一个测试指令提供给所述直接存取端子。所述测试器将所述存储器装置置于所述第一操作模式中并且接收与所述至少一个测试指令相关联的结果信息。
所述第一操作模式可为直接存取IEEE 1500模式。所述至少一个测试指令可包含地址和与所述多个测试样式中的一个相关联的数据指针。所述数据指针可包含第一数目的位且所述多个测试样式中的每一个可包含大于所述第一数目的位的第二数目的位。
附图说明
图1是根据本公开的实施例的系统级封装(SiP)装置的横截面。
图2是根据本公开的实施例的存储器装置的框图。
图3是根据本公开的实施例的存储器装置的操作模式的状态图。
图4是根据本公开的实施例的执行测试操作的方法的流程图。
图5是根据本公开的实施例的直接存取转换器电路。
图6是根据本公开的实施例的直接存取混合模式测试操作中的信号的定时图。
图7是根据本公开的实施例的存储器装置的框图。
图8是根据本公开的实施例的存储器装置的框图。
具体实施方式
以下对某些实施例的描述在本质上仅是示范性的，且决不意图限制本公开的范围或其应用或用途。在对本发明的系统和方法的实施例的以下详细描述中，参考形成本文的一部分的附图，以及借助于说明示出的其中可实践所描述的系统和方法的特定实施例。足够详细地描述这些实施例，以使所属领域的技术人员能够实践当前公开的系统和方法，且应理解，可利用其它实施例，且在不脱离本公开的精神和范围的情况下可进行结构和逻辑改变。此外，为清晰起见，某些特征的详细描述在其对于所属领域的技术人员来说将显而易见时将不予以论述，以免使本公开的实施例的描述混淆不清。因此，以下详细描述不应在限制性意义上理解，且本公开的范围仅由所附权利要求书限定。
存储器装置可包含可用于存储信息的数个存储器单元。举例来说，每一存储器单元可存储单一信息位。一些存储器装置可与一或多个其它装置一起封装于系统级封装(SiP)装置中。举例来说，SiP装置可包含封装于包含可充当SiP的主机装置的一或多个处理器(例如，GPU、CPU等)的计算装置上的存储器装置。在正常操作模式中，可沿着主机装置和存储器装置之间的通道发送和接收信息(例如，数据、指令、时钟信号和/或其它信号)。SiP装置还可包含直接存取端子，其允许在无需通过主机装置的情况下传送信息进出存储器装置。
可能需要在存储器装置已封装到SiP装置中之后对所述存储器装置执行一或多个测试。一般来说，测试可涉及作为写入操作的部分，将数据样式加载到存储器装置的一或多个存储器单元中；作为读取操作的部分，从存储器单元检索所存储的信息；和将写入的数据与读取数据进行比较。可使用存储器的内置式自测试(BIST)电路执行测试，所述BIST电路可加载有数据测试样式以及用于执行测试的指令。然而，在许多情况下，使用具有随机特性的极长测试样式执行测试可为有用的，这需要比BIST电路中的实际存储空间更多的存储空间。也可通过直接存取端子直接发送测试样式和指令来执行测试。然而，可存在相对少的数目的可用直接存取端子(例如，与主机和存储器装置之间的连接数目相比)，且在每个测试操作期间通过直接存取端子提供长测试样式可为效率低下的。
本公开是针对用于直接存取混合测试的设备、系统和方法。数个测试样式可预装载到存储器装置中并且存储于存储器的查找表中。作为直接存取(DA)混合模式中的测试操作的部分，可通过直接存取端子提供测试指令。测试指令可包含一或多个存储器单元的地址信息，以及从查找表检索一或多个测试样式的指针信息(例如，查找表的索引)。由指针信息指示的测试样式接着可写入到由地址信息指示的存储器单元。存储器装置还可包含错误捕捉存储器(ECM)电路。ECM电路可将从存储器单元读取的信息与查找表中的写入到那些存储器单元的测试样式进行比较并且可基于所述比较产生结果信息。可通过直接存取端子从存储器读出所述结果信息。
图1是根据本公开的实施例的系统级封装(SiP)装置的横截面。SiP装置100包含存储器装置102和处理器110，所述存储器装置102和处理器110与插入件112一起封装于封装衬底114上。
如图1的实例中所示，存储器装置102可为高带宽存储器(HBM)装置，其包含接口裸片(或逻辑裸片)104和堆叠于接口裸片104上的一或多个存储器核心裸片106。存储器装置102包含用以耦合接口裸片104和核心裸片106的一或多个穿硅通孔(TSV)108。处理器110可充当SiP 100的主机装置。
处理器110和存储器装置102两者通过数个微凸块111耦合到插入件112。穿过插入件112的通道105可将与处理器110耦合的微凸块111中的一些耦合到与存储器装置102耦合的微凸块111中的相应微凸块以形成存储器装置102和处理器110之间的接口。虽然在图1中仅示出三个通道105，但可使用更多或更少数目的通道105。插入件112可由一或多个凸块(例如C4凸块113)耦合到封装衬底。封装衬底114包含凸块115，所述凸块115中的一些耦合到处理器110且所述凸块115中的一些耦合到存储器装置102。直接存取(DA)凸块116通过封装衬底114和插入件112耦合到接口裸片104。
直接存取凸块116(例如，凸块115的耦合到接口裸片104的部分)可组织成探测垫。例如测试器的外部装置可耦合到探测垫上以便发送和接收来自存储器装置102的信号，且无需那些信号传送到处理器110。特定来说，测试器可用于将一或多个测试样式预加载到接口裸片104的查找表中。测试器接着可沿着直接存取端子116提供一或多个测试指令。接口裸片104可基于测试指令和预加载的测试样式对核心裸片106执行一或多个测试并且可产生结果信息。在执行测试之后，测试器可通过DA端子116读出结果信息。
图2是根据本公开的实施例的存储器装置的框图。图3是根据本公开的实施例的存储器装置的操作模式的状态图。在一些实施例中，存储器装置200可包含在图1的存储器装置102中。状态图300表示实例存储器装置(例如存储器装置200)的操作。应理解，存储器装置200可具有比图3中示出的操作模式更多或更少的操作模式，且可在其它实施例中使用状态之间的不同路径(例如，在一些实施例中，信号可使存储器装置200从HBM待机模式312转变到P1500待机模式332)。
类似于图1中示出的存储器装置，存储器装置200可为HBM装置，具有接口裸片204和一或多个核心裸片206。为了清楚起见，在图2中仅示出单一核心裸片206，然而，应理解，多个核心裸片206可耦合到接口裸片204(例如，可存在3或7个核心裸片206)。
为了突出显示测试程序的操作，仅示出了接口裸片204的在测试过程中涉及的某些组件。应理解，可在各种操作中涉及接口裸片204的未示出的其它组件。举例来说，各种组件示出为经由多路复用器被耦合以表示可沿着不同信令路径路由信号。出于清楚起见，未示出控制这些多路复用器的信号以及控制这类路由的逻辑电路。
存储器装置200包含用于存取核心裸片206和/或存储器的一或多个电路的三个不同接口端子，即固有微凸块(uBump)205、直接存取(DA)uBump 216和测试接口uBump 220。测试接口uBump 220可为特定接口协议(例如IEEE 1500接口(还被称作P1500接口))的部分。一般来说，测试接口uBump 220可被称为P1500 uBump 220(以及相关P1500操作模式、P1500电路等)，然而，应理解，可在其它实例实施例中使用其它测试接口协议。
图3的状态图300示出固有模式310、DA模式320和P1500模式330。这些模式中的每一个可含有一或多个操作模式，所述操作模式中的每一个主要使用指定接口端子传送信息进出存储器装置200。举例来说，固有模式310包含HBM待机模式312和固有模式314，其中的每一个主要使用固有uBump 205与存储器通信。DA模式320包含DA 1500模式322、DA直接模式324和DA混合模式326，其中的每一个主要使用DA uBump 216与存储器装置200通信。P1500模式330包含P1500待机模式332和内置式自测试(BIST)模式334，其中的每一个主要使用P1500 uBump 220。
在接收到重置信号之后，存储器装置200可进入HBM待机模式312。在处于HBM待机模式312中时，存储器装置200可进行检查以确定存储器装置200是否应转变到DA1500模式322。在处于HBM待机模式312中时，存储器装置200可接收将存储器装置200置于固有操作模式314中的命令(例如，沿着固有uBump 205)。固有操作模式314可表示存储器装置200的正常操作模式，其中根据从主机装置(例如，图1的处理器110)发送和接收的信号来执行存储器操作。
在固有操作模式314中，逻辑裸片可通过固有uBump 205发送和接收信息。在一些实施例中，这些固有uBump 205可包含在图1的uBump 111中。固有uBump 205可经由一个或多个通道(例如，图1的105)耦合到处理器(例如，图1的处理器110)。处理器可通过固有uBump 205发送和接收信息以存取核心裸片206中的信息(例如，执行读取或写入操作)。处理器也可使用固有uBump 205执行存储器装置200的一或多个其它操作，例如起始存储器装置200的刷新模式。
在作为固有模式314的部分的实例存取操作中，可在固有uBump 205处接收到请求核心裸片206中的一或多个的存储器单元上的存取操作(例如读取操作)的信号。可在固有uBump 205处接收到与指定将读取的存储器单元的地址一起指示读取操作的命令指令以作为被称为‘AWORD’的数据包的部分。AWORD可含有地址信息，所述地址信息可指示将读取哪些存储器单元。举例来说，核心裸片206中的每一个可包含存储器阵列，所述存储器阵列可包含布置于行(字线)和列(位线)的相交点处的存储器单元。AWORD可含有地址信息，例如指定一或多个行和列的相交点处的存储器单元的行地址和列地址。AWORD也可含有额外地址信息，例如组地址、特定核心裸片206的地址等。AWORD还可包含命令信息，例如用于操作和命令定时以指示正在执行的是读取操作还是写入操作的时钟信号。响应于在读取命令期间的地址信息，核心裸片206可通过从地址信息指定的存储器单元读取数据并且接着提供所述数据作为DWORD的部分来做出响应，所述DWORD可提供给固有uBump 205。
在固有模式314的另一实例操作中，可在固有uBump 205处接收到请求核心裸片206中的一或多个的某些存储器单元上的存取操作(例如写入操作)的信息。可在固有uBump205处接收到AWORD以及含有将写入的数据的DWORD，所述AWORD指定写入操作并且包含将被写入的存储器单元的地址信息。AWORD和DWORD可提供给核心裸片206，所述核心裸片206可将含于DWORD中的信息写入到AWORD中的地址信息指定的存储器单元。
在一些实施例中，接口裸片204可包含沿着将出自核心裸片206中的一个的DWORD耦合到固有uBump 205的路径的串行器电路233。在这类实施例中，与存在的固有uBump 205相比，在接口裸片204和核心裸片206之间可存在数目大得多的连接。串行器电路233可沿着第一数目的数据线(例如，从核心206)并行接收信息，并且接着沿着小于第一数目的第二数目的数据线(例如，通到固有uBump 205)以串联方式提供所述信息。
在一些情况下，可能需要将存储器装置200置于测试模式中以便确定存储器装置200的一或多个特性。存储器装置200可包含一或多个测试模式，其中的一些可利用通过P1500 uBump 220的测试接口且其中的一些可利用DA uBump 216。P1500 uBump 220可用于使用用于发送和接收信号的特定测试接口发送或接收通过主机装置的信号。存储器装置200可接收将其置于P1500待机模式332中的测试模式重置信号。类似于HBM待机模式312，在P1500待机模式332中，存储器装置200可等待沿着P1500 uBump 220接收一或多个命令。当沿着P1500 uBump 220接收到命令时，存储器装置200可从P1500待机模式332转变到BIST模式334。
在BIST模式334期间，存储器装置200可使用P1500 uBump 220发送和接收信号以操作BIST定序器228。P1500 uBump 220耦合到测试接口电路(例如，P1500电路)224，所述测试接口电路224可解译使用P1500信号协议发送和接收的信号。举例来说，P1500电路224可将在P1500 uBump处接收到的信号转译成可供存储器装置200的其它电路使用的信号且反之亦然。在P1500操作模式330中，存储器装置200可接收通过P1500 uBump 220的信号并且将那些信号提供给P1500电路224。类似地，来自存储器装置200的信号可提供给P1500电路224，所述P1500电路224接着可经由P1500 uBump 220将那些信号发送出存储器装置。
在BIST操作模式334期间，可接收到操作BIST定序器228以对存储器执行测试的指令。BIST定序器228可产生将写入到核心裸片206的存储器单元的测试序列(例如，逻辑位串)。BIST定序器228可包含可用于存储将测试的存储器单元的地址以及测试序列的数个寄存器。由于BIST定序器228中的空间可为有限的，因此测试序列和/或地址可基于指令在BIST定序器228内产生。举例来说，BIST定序器228可对特定地址值执行测试，使所述地址值递增一，并且接着再次执行测试。在一些实施例中，为节约BIST定序器228中的空间，BIST定序器228可将测试序列加载到查找表中，所述查找表例如数据拓朴(DTOPO)电路230。DTOPO电路230中的每一条目可与指针值(例如，索引值)相关联，并且BIST定序器228可以类似于地址的方式产生指针值序列。
在BIST模式334中的测试的写入部分期间，BIST定序器228可将地址信息(例如，一或多个行地址和列地址)和测试序列(例如，将写入到地址信息指定的存储器单元的数据)提供给输入缓冲器234。在一些实施例中，BIST定序器228可将地址信息提供给输入缓冲器234，并且可将索引信息提供给DTOPO电路230，所述DTOPO电路230可将测试序列提供给输入缓冲器234。
输入缓冲电路234可为寄存器，所述寄存器可存储值并且接着将所述值写入到核心裸片206。输入缓冲电路234可操作为先进先出(FIFO)电路，并且可被称为写入FIFO(WFIFO)电路234。基于从WFIFO 234提供的地址信息，测试序列可写入到地址信息指定的存储器单元。
在BIST模式334中的测试的读取部分期间，BIST定序器228可提供地址信息以检索先前存储于核心裸片206中的测试序列。信息可从地址信息指定的存储器单元读出到输出缓冲电路235。输出缓冲电路235可大体类似于输入缓冲器234，不同之处在于输出缓冲器235接收来自核心裸片206的信息并且接着将所述信息提供到接口裸片204的其它电路上。输出缓冲器235可为读取FIFO(RFIFO)电路235。
错误捕捉存储器(ECM)电路232可用于基于读取测试序列产生结果信息。ECM电路232可耦合到提供给输入缓冲器234的地址信息和测试序列，并且还包含用以存储写入的测试序列以及关于测试序列写入到哪些存储器单元的地址信息的一或多个寄存器。当执行读取操作时，ECM电路232可将来自输出缓冲器235的读取测试序列与作为较早写入操作的部分写入到那些存储器单元的测试序列进行比较，并且可基于所述比较产生结果信息。ECM电路232接着可将结果信息(例如，哪些存储器单元未通过、作为什么测试的部分等)提供给P1500电路224，所述P1500电路224接着可在P1500 uBump上提供出自存储器的结果信息。
除固有模式310和P1500模式330以外，存储器装置200也可进入DA模式320。在一些情境中，可能需要绕过SiP封装的其它组件(例如，图1的处理器110)以直接发送和接收来自存储器装置200的信号。在装置处于DA模式320中的一个中时，可沿着DA uBump 216发送和接收信号，可绕过SiP的其它组件并且允许外部装置(例如，测试器电路、探测器)直接发送和接收来自存储器装置200的信号。
在处于HBM待机模式312中时，存储器装置200可转变到直接存取模式320中的一个，例如DA1500模式322。这可涉及激活DA启用信号。举例来说，DA uBump 216中的一个可用作DA启用引脚，并且当在DA启用引脚处接收到DA启用信号(例如逻辑高)时，存储器可转变到DA1500模式322。如果未接收到DA启用信号(例如，DA启用引脚处于低逻辑电平)，那么存储器装置可保持于HBM待机模式312中。存储器装置200也可从BIST模式334转变到DA1500模式322。这可涉及DA启用信号/引脚，且/或可涉及经由P1500接口发送的信号。
接口裸片204包含绕过SiP的其它组件以允许进出存储器装置的直接耦合的数个直接存取(DA)uBump 216(例如，图1的DA凸块116)。在一些实施例中，这些DA uBump 216可组织成探测垫，其中外部装置(例如，探测器、测试器)可耦合到DA uBump 216以便存取接口裸片204(并且通过接口裸片204存取核心裸片206)。
在DA1500模式322中，DA uBump 216可用于使用P1500接口协议发送和接收信号。这些信号可遵守P1500 uBump 220的接口标准，不同之处在于通过DA uBump 216而非P1500uBump 220发送和接收信号。如本文中更详细描述，DA1500模式322可用于加载出于测试电路(例如DTOPO电路230和/或ECM电路232)的信息。这类信息可在DA uBump 216和P1500电路224之间传送并且接着传达进出其它电路，如先前关于BIST模式334所描述。
举例来说，在存储器处于DA1500模式322中时，测试序列可通过DA uBump 216加载到DTOPO电路230中。每个测试序列可表示可(串行或并行地)提供给核心裸片的逻辑位串。测试序列可具有匹配一或多个DWORD中的数据量的位数。在实例操作中，当加载DTOPO电路时，存储器200可置于DA1500模式322中，且测试器可将位串提供给DA uBump 216，所述DAuBump 216可路由到P1500电路224。P1500电路接着又可将位串提供给DTOPO电路230，在所述DTOPO电路230中可存储位。
可将存储器装置200从DA1500模式322放置到其它DA模式320中。举例来说，存储器装置200可置于DA直接模式324中。在DA直接模式324中，存储器装置200可以类似于固有模式314的方式操作，不同之处在于沿着DA uBump 216而非固有uBump 205提供信息。
举例来说，在DA直接模式324中，DA uBump 216可以类似于固有模式314的方式接收(和/或提供)AWORD和DWORD。在一些实施例中，与存在的固有uBump 205相比，可存在较少DA uBump 216。为了模仿沿着固有uBump 205的信号的操作，可使用并行器电路222。并行器电路222可从DA uBump 216接收AWORD和DWORD并且接着将接收到的串行数据拆分成数个并行通道。在一些实施例中，并行器电路222可将AWORD和DWORD拆分成数个并行通道以模仿固有uBump 205接收AWORD和DWORD所沿循的数个通道。
在DA直接模式324中，AWORD和DWORD可在DA uBump 216处被接收，提供给并行器电路222，并且接着提供给核心裸片206。类似地，在DA直接模式324中，AWORD和DWORD可从核心裸片206提供到DA uBump。以此方式，在处于DA直接模式324中时，存储器装置200可通过DAuBump以类似于存储器200在固有模式314中通过固有uBump 205进行操作的方式的方式进行操作。
存储器装置200可使用DA混合模式326。对核心裸片206中的一或多个中的一或多个存储器单元执行测试。在DA混合模式中，存储器可通过DA uBump 216接收指引测试操作的命令指令。可通过DA uBump 216接收例如AWORD和DWORD的命令，但是代替提供测试序列作为DWORD的部分，DWORD可包含用以从DTOPO电路230检索预加载的测试样式的指针信息。在DA混合模式326中，DA混合电路225可用于管理测试程序。如图2所示，DA混合电路225可包含数个组件，例如P1500电路224、DA转换器电路226、BIST定序器228、DTOPO电路230和/或ECM电路232。这些组件中的一些可为任选的并且可省略。举例来说，图8示出其中省略BIST定序器228的实施例。DA混合电路225的一些组件可主要(或唯一地)用于DA混合模式326中(例如，DA转换器电路226)，而DA混合电路225的其它组件可在多个操作模式之间共享(例如，P1500电路用于DA混合模式326以及DA1500模式322和P1500模式330中)。
图4是根据本公开的实施例的执行测试操作的方法的流程图。方法400可说明使用DA混合模式(例如，图3的DA混合模式326)的测试模式。可参考图2的存储器装置200和图3的状态图300来说明方法400可如何操作。
方法400使用方框410和430表示当存储器装置200处于DA1500模式322中时执行的步骤，且方框420表示在存储器装置200处于DA混合模式326中时执行的步骤。一般来说，方法400允许通过DA uBump 216发送测试指令来执行测试，而将在存储器单元上执行的实际测试序列预加载于存储器装置200上(例如，DTOPO电路230中)。每个测试指令可包含指定将测试的一或多个存储器单元的地址信息和指定将用以测试存储器单元的测试样式中的一个的指针信息。在一些实施例中，通过提供这类测试指令序列，可通过在不同测试的进程中混合和匹配预加载的测试样式来构造相对长的测试样式。
方法400开始通常可为方框412，其描述启用存储器的DA1500模式。如先前所描述，可从HBM待机模式312或从BIST模式334进入DA1500模式322。可通过提供DA启用信号激活DA1500模式322。举例来说可沿着DA uBump 216中的一个指定DA uBump 216来提供DA启用信号。
方框412后面通常可为方框414，其描述初始化DTOPO电路和ECM电路。在处于DA1500模式322中时，可通过DA uBump 216将信息提供给P1500电路224。基于提供的信息，P1500电路224接着可将信息(全部或一部分)路由到DTOPO电路230和/或ECM电路232。
可通过以数个不同的数据样式(稍后用以构建测试序列)加载DTOPO电路230来初始化DTOPO电路230。数据样式可为可写入到存储器单元的位串。DTOPO电路230可充当查找表，所述查找表具有各自与索引值相关联的多个条目。举例来说，DTOPO电路230可包含8个不同条目，并且可使用3个位索引代码(例如，具有总共8个值)。可在其它实例中使用更多或更少数目的条目和其它编索引系统。
DTOPO电路230的每一条目可用于存储在存储器处于DA1500模式322中时通过DAuBump 216加载的数据样式中的一个不同数据样式。在一些实施例中，每个数据条目可包含数个字节的数据。在一些实施例中，每一条目还可包含与那些字节相关联的错误校正信息(例如，错误校正码)。也可基于数据提供给核心裸片206的方式结构化数据条目。举例来说，如果核心裸片206能够在给定时钟循环中(例如，基于核心裸片206的数据端子数目)接受并行接收到的数个数据位，那么每个数据条目可包含将并行提供给每个数据端子的数个位。在一些实施例中，每一条目可包含将在第一时间间隔期间在数据端子处提供的第一位集、将在第二时钟间隔期间提供的第二位集等。表1示出可作为DTOPO电路230的条目中的一个加载的位序列的实例。表1的实例示出存储于DTOPO条目中的特定位排序，然而，应理解，可在其它实例实施例中使用其它位排序。
表1.实例测试样式/DTOPO条目
Figure BDA0003529505730000111
Figure BDA0003529505730000121
不同的字节示出为一起分组在寄存器群组A-P中。每个寄存器群组可表示DTOPO电路的给定条目中的位的一部分。举例来说，如果每个寄存器群组存储数据字节，那么每个寄存器群组可存储8位的信息。在一些实施例中，每个寄存器群组可存储更多位以便容纳与数据相关联的额外信息，例如错误校正信息。表1的实例DTOPO条目包含在四个不同单位间隔中的每一个处提供的四个字节(例如，四个‘突发’，每突发四个字节)。单位间隔可表示用以控制存储器中的定时的时钟波形(或其部分)。举例来说，UI可表示半时钟周期(例如，上升边沿或下降边沿)。换句话说，当从DTOPO电路230调用时，每个数据条目可用于在第一单位间隔期间提供四个字节的第一集，随后在第二单位间隔期间提供四个字节的第二集，在第三单位间隔期间提供四个字节的第三集，并且在第四单位间隔期间提供四个字节的第四集。举例来说，在第一单位间隔期间，可一起提供来自寄存器群组A、E、I和M的字节。随后，在第二单位间隔期间，可提供来自寄存器群组B、F、J和N的字节等等。
在一些实施例中，存储器装置200中可存在多个DTOPO电路230。举例来说，存储器的每一通道且可沿着那些通道提供给存储器的每个DWORD都可存在DTOPO电路230。所述DTOPO电路230可用以将类似于在固有操作模式314中接收到的DWORD流的数据流提供到核心。举例来说，如果存在8个通道，所述8个通道中的每一个可携载4个DWORD，那么可存在总计32个不同的DTOPO电路230，所述32个不同的DTOPO电路230中的每一个可包含多个条目(例如，32个DTOPO中每DOTOP 8个条目，总共128个条目)。
框414后面通常可为框422，其描述进入DA混合模式。当处于DA混合模式326中时，可在DA uBump 216接收信息并将所述信息提供给DA转换器电路226。举例来说，在DA混合模式326中接收到的信息可包含测试指令，例如地址信息，以及可用于选择先前存储于DTOPO电路230中的的数据样式的一或多个数据指针。DA转换器电路226可路由信息以使得对核心裸片206执行测试程序。
框422后面通常可为框424，其描述对存储器执行测试。如先前论述，通常可通过将测试数据写入到核心裸片206的存储器单元，读取存储于那些存储器单元中的数据并且将写入的测试数据与读取的测试数据进行比较以确定是否存在任何差异，以此执行所述测试。
在框424期间，可通过DA uBump 216提供测试指令以对核心裸片206执行一或多个写入操作。在实例写入操作中，DA转换器电路226可接收包含地址信息和数据指针的测试指令。地址信息可拆分并且可作为AWORD提供给输入缓冲器234。数据指针可提供给DTOPO电路230，所述DTOPO电路230将存储于与数据指针的值相关联的条目中的数据样式作为DWORD提供给输入缓冲器234。因此，从DTOPO电路230检索的数据样式可写入到地址信息指定的存储器单元。以此方式，可在DA uBump 216上提供测试指令，无需在DA uBump 216处还提供测试数据样式，原因是测试数据样式预加载于DTOPO电路230中。在表2中提供测试指令的实例。
表2.实例测试指令
Figure BDA0003529505730000131
表2的第一列描述接收到给定信号的引脚。每个引脚可为DA uBump 216中的一个个别DA uBump 216。可在各种实施例中使用不同引脚指派，因此在表2的实例中，已通过使用字母表示与给定信号相关联的引脚群组来抽象化引脚指派。例如m、n、ⅰ、j、k、p、x、q、r和y等字母各自用以表示整数数目。举例来说，DA[m+8:m]表示从引脚编号m到引脚编号8+m的引脚。在不同实施例中，给定字母的准确值可改变。
在表2表示的实施例中，可存在60个不同的DA uBump 216，然而，在一些实施例中，那60个DA uBump 216中的一些可预留并且在DA混合模式326中不可用。举例来说，在一些实施例中，38个DA uBump 216在DA混合模式326中可用。在一些实施例中，DA转换器226可基于多少个DA uBump 216可用而在不同模式之间转变。举例来说，可存在38个DA模式(例如，其中60个DA uBump 216中仅38个DA uBump 216可用)和60个DA模式。表2的实例可表示38个DA模式。可在其它实施例中使用引脚到不同功能的不同指配。
在表2的实例中，预留一个引脚以用作DA启用信号DA En。此DA启用信号DA En可用于指示存储器是否应从固有模式310或P1500模式330转变到DA模式320。如表2的实例中所示，此引脚可为引脚编号28，然而，在其它实施例中，可使用不同引脚用于DA启用信号。九个引脚用于列地址C[0]到C[8]，而七个引脚用于行地址R[0]到R[6]。两个引脚可分别用于时钟信号CK_t和CK_c，而另一引脚用于时钟启用信号CKE。列地址C和行地址R以及时钟信号可提供给输入缓冲器234。
测试指令还可包含数据指针信息位(例如，Dptr)。在实例实施例中，由于每个DTOPO包含八个条目，因此指针信息的长度可为三个位。可在其它实施例中使用数据指针的其它数目的位。还包含数据反转位(例如，Dinv)。当数据反转位处于作用中(例如，处于高逻辑电平)时，可发指令给DTOPO电路230以反转所提供的测试样式的所述的逻辑电平。以此方式，可用测试样式的数目可加倍而无需DTOPO电路230中有更多条目。还提供数据掩蔽位(例如，dm)，可用于掩蔽数据总线中的一个的输出。数据掩蔽位可用作比较操作的部分。
DA转换器电路226可存储对什么信息写入到哪些存储器单元的记录。举例来说，DA转换器电路226可包含可存储行和列地址信息(C和R)以及数据指针信息(Dptr)并且在一些实施例中，还存储反转位Dinv和掩蔽位dm的查找表。此所存储的信息可当读取命令发到相同存储器单元(例如，基于地址信息)时被检索并且用以提供原始测试样式以与读取的测试样式进行比较。
当从存储器单元读取测试数据时，也可提供行和列地址信息。当读取命令与行地址和列地址一起提供给DA转换器电路226时，DA转换器电路可从查找表检索数据信息。此数据信息可提供给DTOPO电路230，所述DTOPO电路230继而可将与所述数据信息相关联的测试样式提供给ECM电路232。此测试样式可为作为较早写入操作的部分写入到与地址信息相关联的存储器单元的测试样式。同时，读取命令和地址信息可提供给核心裸片206，可将来自与所述地址信息相关联的存储器单元的读取测试数据提供给ECM电路232。ECM电路232可将来自DTOPO 230的测试数据与读取测试样式进行比较并且可基于所述比较产生结果信息。ECM电路232可存储数个这类结果信息片段直到随后从ECM电路232检索这类结果信息片段为止。
框424后面通常可为框432，其描述将存储器装置200置于DA1500模式中。存储器装置200可从DA混合模式326转变到DA1500模式322。
框432后面通常可为框434，其描述读取ECM结果。如先前论述，ECM电路232可用于存储结果信息的多个条目，其中每一条目表示写入的测试样式和读取的测试样式之间的比较的概述。表3表示可从ECM电路232读出的条目的实例。
表3.ECM电路的实例条目
位 描述
寄存器群组X SID
寄存器群组W 组
寄存器群组V 行地址
寄存器群组U 列地址
寄存器群组T 数据Inv
寄存器群组S DtopO指针
寄存器群组R 字节/DQ/UI失败信息
寄存器群组Q 失败旗标
类似于表1，第一列识别存储于ECM电路232的条目中的位串的一或多个位。在一些实例实施例中，每个条目可比每个DTOPO条目长(例如，更多位)。第二列识别与第一列中识别的位相关联的含义是什么，且第三列提供额外注释。
ECM电路232的条目可包含失败信息。举例来说，寄存器群组Q一失败旗标，其可用于指示进行测试的过程是否成功执行。如果失败旗标处于低电平，那么这可指示测试以某一方式失败，且条目中的数据的剩余部分无效。ECM电路232的条目可包含关于测试的存储器单元和对其执行的测试的信息。举例来说，寄存器群组U、V和W包含地址信息，例如组信息、行地址信息和列地址信息。寄存器群组X可包含系统识别(SID)信息。ECM电路232的条目可包含关于使用的测试样式的信息。举例来说，寄存器群组S和T包含指针信息(例如，Dptr的值)和数据反转信息(例如，Dinv)。
ECM电路232的条目还可包含表示测试结果的数个‘失效’位。每一位可存在作为测试样式的部分写入(且因此还作为读取测试样式的部分读取)的失效位。每个失效位可表示将写入的测试样式的位与读取的测试样式的对应位进行比较的结果。在一些实施例中，失效位可为逻辑操作(例如写入的测试位和对应的读取的测试位之间的XOR)的结果。因此，如果写入的测试位和读取的测试位匹配，那么失效位可处于逻辑低，且如果所述位不匹配，那么失效位可处于高逻辑电平。可在其它实例实施例中使用将写入的测试位与读取的测试位进行比较的其它方法。
表3的实施例可包含使用表1中描述的测试样式执行的测试的结果信息。因此，可存在四个集，每个集四个字节，其中四个字节的集在单位间隔期间一起写入。相应地，寄存器群组R包含四个不同单位间隔中的每一个内四个字节中的每一个的失效信息(例如，总共16个字节的失效信息)。在一些实施例中，寄存器群组R还可包含错误校正信息。
类似于可为多个DTOPO电路230，还可存在多个ECM电路232。举例来说，存储器的每一通道并且沿着那个通道的每个数据字都可存在单独的ECM电路232。举例来说，如果存在八个通道和每通道四个数据字，那么可存在总共32个ECM电路232。每个ECM电路232还可包含各自与写入的数据字值的测试数据与读取的数据字值的测试数据的比较相关联的多个条目(例如，类似于表3中示出的实例条目)。在一些实施例中，与每个DTOPO 230相比，每个ECM 232可具有不同数目的条目。在一些实施例中，每个ECM 232可与每个DTOPO 230具有相同数目的条目。
在一些实施例中，可执行方法400以使得在从ECM电路232读出那些测试的结果之前将所有所要测试样式写入到存储器以及从存储器读取所有所要测试样式(例如，作为步骤424的部分)。在一些实施例中，执行测试通常可比读取所述测试的结果更快速。举例来说，沿着DA uBump 216提供的用以执行测试的数据(例如，表2的实例的的28个位)比提供的用以检索所述测试的结果的数据(例如，表3的实例的184个位)少。因此，为了有效地利用时间，可快速执行数个测试，并且接着可读出结果。在一些实施例中，可基于ECM电路232的总条目数目来运行数个测试。举例来说，在框424中描述的步骤期间，可执行数个测试直到跨ECM电路232的总条目数已满。方法400接着可继续进行到框434，其中通过读出那些条目清空ECM电路232。在一些实施例中，如果期望与ECM电路232具有用以存储测试结果的空间相比执行更多的测试，那么在执行框434的步骤之后，方法可返回到框422的步骤，且测试可重复。
图5是根据本公开的实施例的直接存取转换器电路。在一些实施例中，DA转换器电路500可包含在图2的DA转换器电路226中。当存储器装置处于DA混合模式(例如，图4的422)中时，DA转换器电路500可从DA uBump(例如，图2的216)接收信号。DA转换器电路可接收包含作为AWORD的命令和地址信息的信息和包含作为DWORD的数据信息的信息。因为在当接收到将测试样式写入到一些指定存储器单元的命令时与当从那些存储器单元读回数据时之间可存在延迟，所以DA转换器电路500可存储对什么测试数据写入到哪些存储器单元的记录，使得可执行稍后的比较。
DA转换器电路500包含从DA uBump(例如，图2的216)接收经由并行器电路(例如，图2的222)提供的AWORD和DWORD的解码器电路540。解码器电路540可用于解译AWORD和DWORD中的信息。举例来说，AWORD可接收来自各个DA uBump的输入，并且可基于其DA uBump用以传送哪些信息片段的映射(例如，基于表2的引脚映射)将信息分组在一起。经解码信息可提供给编码器电路544，所述编码器电路544可将经解码信息组织成一型式以使得可以存储器的核心裸片(例如，图2的核心裸片206)辨识的格式提供信息。举例来说，编码器电路544可将从解码器电路540接收的信息编码为命令流总线信息。
DA转换器电路500还包含查找表542，其可用于存储解码器电路540提供的(全部或一部分)信息。举例来说，查找表542可存储解码器电路提供的地址信息(例如，行地址、列地址和组地址信息)以及关于测试样式的信息(例如，数据指针、数据掩蔽和数据反转位)。在一些实施例中，一或多个地址信息片段可用作查找表342的索引信息。举例来说，在一些实施例中，组信息可用于为查找表342加索引。在一个实例实施例中，在查找表342中可存在针对组地址的每一值的一个条目。因此，如果存在32个组，那么在查找表342中可存在32个条目。
当正在执行测试操作时(例如，在图4的步骤424期间)，可将测试样式写入到存储器单元并且接着从那些存储器单元读取所述测试样式，且可将写入的测试数据与读取的测试数据进行比较。然而，对某一存储器单元集(例如，对给定行地址/列地址/组地址)的写入操作未必紧跟着来自那个存储器单元集的读取命令。换句话说，在将测试样式写入到第一存储器单元集之后，可在从第一存储器单元集读出测试样式之前，将数据写入到一或多个其它存储器单元集或从一或多个其它存储器单元集读取数据。当发出读取命令时，查找表542可基于地址信息提供关于哪个测试样式先前写入到那些存储器单元的信息。举例来说，查找表可将数据指针、数据掩蔽和数据反转信息通过编码器电路544提供给DTOPO电路。DTOPO电路继而可将测试样式提供给ECM电路以用于比较。
图6是根据本公开的实施例的直接存取混合模式测试操作中的信号的定时图。定时图600表示在使用DA混合模式测试操作(例如，图4的框424)期间提供给DA uBump(例如，图2的216)的各个信号的操作。
第一信号线表示DA启用信号，所述DA启用信号可在整个DA混合模式操作中处于作用中。下一信号集表示命令和地址信号，例如AWORD。第一信号是用于确定存储器装置是否正在接收时钟信号的时钟启用信号CKE。下两个信号CK_t和CK_c是时钟信号。AWORD的剩余两个信号是行地址和列地址。行地址可为七位信号，且列地址可为九位信号。下两个信号线表示可包含在数据信息(例如DWORD)中的信号。特定来说，示出了数据指针信号Dptr和数据反转信号Dinv。定时图600的最后信号线表示用以将接地电压(例如，VSS)发射到存储器装置的预留信号线。
特定来说，定时图600中示出的实施例可为其中上升时钟边沿和下降时钟边沿两者均用以对正在沿着DA uBump提供给存储器装置的信息计时的实施例。在实例中，时钟信号具有频率1.6GHz，随后可以3.2Gbps的速率(例如，是时钟信号的频率的两倍)发射行地址和列地址信息。应注意，DWORD信号仍可计时到时钟信号的上升边沿或下降边沿并且因此可具有1.6GBps的数据速率。因此，由于行地址和列地址信息可以两倍快的速度提供给存储器，因此可需要比表2的实例中使用的引脚指派更多的引脚指派。除了表2的引脚指派之外，表4还示出可供图6的实例实施例使用的实例引脚指派集。
表4.实例下降边沿地址引脚指派
Figure BDA0003529505730000181
表4的实例示出16个额外引脚(7个用于行地址且9个用于列地址)可如何用于提供可在时钟信号的下降边沿读取的行地址和列地址。表4的引脚指派可与先前在表2的实例中描述的引脚指派一起用于在时钟信号的上升边沿提供行地址和列地址并且在时钟信号的下降边沿提供行地址和列地址。两个不同的地址集可共享数据信息(例如，数据指针Dptr、数据反转Dinv和数据掩蔽dm)。
图7是根据本公开的实施例的存储器装置的框图。存储器装置700可大体类似于图2的存储器装置200，并且出于简洁起见，先前关于图2描述的特征和组件将不再进行描述。
存储器装置700表示其中存储器装置700的DA直接模式已经移除，且通过DA uBump716的仅有存取模式是DA混合模式或DA 1500模式的实施例。因此，允许刚好来自并行器722之后的信息直接发到核心裸片706的信号线已经移除。替代地，从并行器722提供的信息提供给DA转换器电路726。
图8是根据本公开的实施例的存储器装置的框图。存储器装置800可大体类似于图2的存储器装置200，并且出于简洁起见，先前关于图2描述的特征和组件将不再进行描述。
存储器装置800表示不具有BIST电路(例如，已经省略BIST定序器228)的实施例。因此，存储器装置800可能不具有BIST模式，并且可从P1500模式直接转变到DA1500模式。
当然，应了解，本文中所描述的实例、实施例或过程中的任一个可与一或多个其它实例、实施例和/或过程组合或分离和/或在根据本发明系统、装置和方法的单独装置或装置部分当中执行。
最后，上文的论述仅旨在说明本发明系统，且不应解释为将所附权利要求书限于任何特定实施例或实施例群组。因此，虽然已参考示范性实施例详细地描述了本发明系统，但还应了解，在不脱离如在所附权利要求书中所阐述的本发明系统的更广和既定精神和范围的情况下，所属领域的技术人员可设计众多修改和替代实施例。因此，说明书和附图应以说明性方式看待，且并不旨在限制所附权利要求书的范围。

Claims (24)

1.一种设备，其包括：
直接存取(DA)端子；
存储器阵列；
查找表，其被配置成存储多个测试样式；
直接存取混合(DA混合)电路，其被配置成从所述直接存取端子接收测试指令，并且基于所述测试指令提供来自所述查找表的所述多个测试样式中的一个所选测试样式；
错误捕捉存储器(ECM)电路，其被配置成基于所述测试指令存储结果信息。
2.根据权利要求1所述的设备，其中所述设备包含高带宽存储器(HBM)装置，所述HBM装置包括：
接口裸片，其包含所述直接存取端子、所述查找表、所述DA混合电路和所述ECM电路；和
核心裸片，其包含所述存储器阵列。
3.根据权利要求1所述的设备，其中所述测试指令包含与所述存储器阵列的所选存储器单元相关联的地址和与所述查找表中的所述多个测试样式中的所述所选测试样式相关联的指针值，且其中响应于所述测试指令，将所述所选测试样式存储于所述所选存储器单元中。
4.根据权利要求3所述的设备，其中所述DA混合电路被配置成存储所述测试指令并且当从与所述测试指令相关联的所述所选存储器单元读取数据时，将所述指针值提供给所述查找表。
5.根据权利要求1所述的设备，其中所述ECM电路被配置成接收来自所述存储器阵列的存储器单元的读取数据和来自所述查找表的所述所选测试样式，并且基于所述读取数据与所述所选测试样式的比较，产生所述结果信息。
6.根据权利要求1所述的设备，其另外包括测试接口电路，所述测试接口电路被配置成接收来自所述DA端子的所述多个测试样式并将其存储于所述查找表中，并且将来自所述ECM电路的所述结果信息提供给所述DA端子。
7.根据权利要求6所述的设备，其中所述测试接口电路是IEEE 1500接口电路。
8.一种设备，其包括：
直接存取(DA)端子；
至少一个核心裸片，其包含多个存储器单元；和
接口裸片，其被配置成存储多个测试样式，其中所述接口裸片被配置成通过所述DA端子接收与所述多个存储器单元中的至少一个相关联的地址以及与所述多个测试样式中的一个所选测试样式相关联的索引指针，并且将所述多个测试样式中的所述所选测试样式存储到与所述地址相关联的所述存储器单元。
9.根据权利要求8所述的设备，其中所述接口裸片被进一步配置成从所述存储器单元读取所述多个测试样式中的所述所选测试样式，将所述读取测试样式与所述多个测试样式中的所述所选测试样式进行比较，并且基于所述比较产生结果信息。
10.根据权利要求9所述的设备，其中所述接口裸片被配置成将所述结果信息提供给所述DA端子。
11.根据权利要求8所述的设备，其中所述接口裸片包括被配置成存储所述多个测试样式的查找表。
12.根据权利要求11所述的设备，其中在所述设备的第一操作模式中通过所述DA端子将所述多个测试样式加载到所述查找表中，且其中作为所述设备的第二操作模式的部分，将所述地址和所述索引指针提供给所述DA端子。
13.根据权利要求12所述的设备，其另外包括测试接口电路，所述测试接口电路被配置成在所述设备处于所述第一操作模式中时接收所述多个测试样式。
14.根据权利要求8所述的设备，其中所述DA端子包含探测垫。
15.一种方法，其包括：
在存储器的直接存取端子处接收测试指令；
基于所述接收到的测试指令，从存储于所述存储器的查找表中的多个测试样式选择测试样式；
将所述测试样式写入到所述存储器的存储器单元；
从所述存储器单元读取数据；和
将所述测试样式与所述读取数据进行比较并且基于所述比较产生结果信息。
16.根据权利要求15所述的方法，其另外包括将所述存储器置于直接存取IEEE 1500操作模式中并且在所述IEEE 1500操作模式中通过所述直接存取端子读取所述结果信息。
17.根据权利要求15所述的方法，其另外包括将所述存储器置于直接存取IEEE 1500操作模式中并且将所述多个测试样式存储于所述查找表中。
18.根据权利要求15所述的方法，其另外包括存储所述接收到的测试指令且其中将所述测试样式与所述读取数据进行比较包含基于所述所存储的测试指令检索所述测试样式。
19.根据权利要求15所述的方法，其中所述测试指令包含与所述所选测试样式相关联的数据指针和与所述存储器单元相关联的地址。
20.根据权利要求19所述的方法，其另外包括在时钟信号的上升边沿接收第一地址并且在所述时钟信号的下降边沿接收第二地址。
21.一种设备，其包括：
存储器装置，其包含直接存取端子；和
测试器，其被配置成
将所述存储器装置置于第一操作模式中并且将多个测试样式提供给所述直接存取端子，
将所述存储器装置置于第二操作模式中并且将至少一个测试指令提供给所述直接存取端子，和
将所述存储器装置置于所述第一操作模式中并且接收与所述至少一个测试指令相关联的结果信息。
22.根据权利要求21所述的设备，其中所述第一操作模式是直接存取IEEE 1500模式。
23.根据权利要求21所述的设备，其中所述至少一个测试指令包含地址和与所述多个测试样式中的一个相关联的数据指针。
24.根据权利要求23所述的设备，其中所述数据指针包含第一数目的位且其中所述多个测试样式中的每一个包含大于所述第一数目的位的第二数目的位。
CN202080061771.5A 2019-10-02 2020-10-01 用于直接存取混合测试的设备和方法 Pending CN114402299A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/590,694 US10896738B1 (en) 2019-10-02 2019-10-02 Apparatuses and methods for direct access hybrid testing
US16/590,694 2019-10-02
PCT/US2020/053822 WO2021067610A1 (en) 2019-10-02 2020-10-01 Apparatuses and methods for direct access hybrid testing

Publications (1)

Publication Number Publication Date
CN114402299A true CN114402299A (zh) 2022-04-26

Family

ID=74180666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080061771.5A Pending CN114402299A (zh) 2019-10-02 2020-10-01 用于直接存取混合测试的设备和方法

Country Status (5)

Country Link
US (2) US10896738B1 (zh)
KR (1) KR20220053011A (zh)
CN (1) CN114402299A (zh)
DE (1) DE112020004747T5 (zh)
WO (1) WO2021067610A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220084648A (ko) * 2020-12-14 2022-06-21 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 테스트 시스템
US11886376B2 (en) 2021-08-10 2024-01-30 Micron Technology, Inc. Apparatus including reconfigurable interface and methods of manufacturing the same
US11675589B2 (en) 2021-09-01 2023-06-13 Micron Technology, Inc. Serial interfaces with shadow registers, and associated systems, devices, and methods
CN117389815B (zh) * 2023-12-08 2024-03-22 浙江普可医疗科技有限公司 穿戴式数据采集终端的测试装置、方法、设备及存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7694246B2 (en) * 2002-06-19 2010-04-06 Formfactor, Inc. Test method for yielding a known good die
US7463062B2 (en) * 2004-07-27 2008-12-09 Easic Corporation Structured integrated circuit device
US20090196093A1 (en) * 2008-01-31 2009-08-06 Qimonda Ag Stacked die memory
US8392772B2 (en) * 2010-09-16 2013-03-05 Texas Instruments Incorporated On-chip memory testing
US9864007B2 (en) * 2014-04-30 2018-01-09 Duke University Software-based self-test and diagnosis using on-chip memory
KR102578648B1 (ko) 2016-03-14 2023-09-13 삼성전자주식회사 모뎀 데이터에 따라 코어 스위칭이 수행되는 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩
US10008287B2 (en) * 2016-07-22 2018-06-26 Micron Technology, Inc. Shared error detection and correction memory
KR102387195B1 (ko) * 2017-11-30 2022-04-18 에스케이하이닉스 주식회사 메모리 시스템 및 이의 에러 정정 방법
US10996885B2 (en) * 2018-03-12 2021-05-04 Samsung Electronics Co., Ltd. High bandwidth memory device and system device having the same

Also Published As

Publication number Publication date
US20210104293A1 (en) 2021-04-08
US10896738B1 (en) 2021-01-19
DE112020004747T5 (de) 2022-07-21
US11581056B2 (en) 2023-02-14
KR20220053011A (ko) 2022-04-28
WO2021067610A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
US11581056B2 (en) Apparatuses and methods for direct access hybrid testing
US11156658B2 (en) Semiconductor memory device
US8799726B2 (en) Method and apparatus for testing high capacity/high bandwidth memory devices
US5283877A (en) Single in-line DRAM memory module including a memory controller and cross bar switches
US20170083398A1 (en) Repair circuit, semiconductor apparatus and semiconductor system using the same
US7844867B1 (en) Combined processor access and built in self test in hierarchical memory systems
US9361973B2 (en) Multi-channel, multi-bank memory with wide data input/output
KR100713013B1 (ko) 메모리 모듈 및 그 테스트 방법
CN115881206B (zh) 存储器
US11705214B2 (en) Apparatuses and methods for self-test mode abort circuit
CN115938453A (zh) 包含内部测试机构的设备及相关联方法
US7716541B2 (en) Test apparatus and electronic device for generating test signal to a device under test
US20210182065A1 (en) Apparatuses and methods for in-line no operation repeat commands
US6915467B2 (en) System and method for testing a column redundancy of an integrated circuit memory
CN115732011A (zh) 具有影子寄存器的串行接口，以及相关联的系统、装置和方法
KR100314811B1 (ko) 에프피지에이를 이용한 프로그래머블 메모리테스트장치
US11630153B2 (en) Chip testing apparatus and system with sharing test interface
KR100891408B1 (ko) 불휘발성 메모리 장치
EP0143516A2 (en) Multimode scan apparatus
EP0157036A2 (en) Serial chip scan
US7881127B2 (en) Nonvolatile memory device and method of testing the same
JPH0249520B2 (zh)
US9087557B2 (en) Programming multiple serial input devices
Noore Memory design to improve testability

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination