CN114401011B - 一种基于自适应增量预测调制的模拟数字转换电路及方法 - Google Patents

一种基于自适应增量预测调制的模拟数字转换电路及方法 Download PDF

Info

Publication number
CN114401011B
CN114401011B CN202210038738.1A CN202210038738A CN114401011B CN 114401011 B CN114401011 B CN 114401011B CN 202210038738 A CN202210038738 A CN 202210038738A CN 114401011 B CN114401011 B CN 114401011B
Authority
CN
China
Prior art keywords
signal
adaptive
quantization
analog
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210038738.1A
Other languages
English (en)
Other versions
CN114401011A (zh
Inventor
杨少军
高东兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jingyang Electronics Co ltd
Original Assignee
Shenzhen Jingyang Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jingyang Electronics Co ltd filed Critical Shenzhen Jingyang Electronics Co ltd
Priority to CN202210038738.1A priority Critical patent/CN114401011B/zh
Publication of CN114401011A publication Critical patent/CN114401011A/zh
Application granted granted Critical
Publication of CN114401011B publication Critical patent/CN114401011B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/458Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及一种基于自适应增量预测调制的模拟数字转换电路及设计方法,该电路包括:求和电路,其用于对输入模拟信号与反馈信号进行比较并求差,得到误差信号;环路滤波器,其与求和电路连接,用于接收误差信号;比较器,其与所述环路滤波器连接,环路滤波器的输出信号的和通过所述比较器进行判决;自适应增量预测编解码器,其接收比较器的判决结果,根据该判决结果进行自适应增量预测编解码,得到与输入模拟信号对应的数字信号;以及数字模拟转换器,其将数字信号转换为模拟的反馈信号,该反馈信号输入到求和电路。本发明降低了因为自适应回路反复调整带来的抖动噪声,从而减少量化噪声功率,有效提高了调制器的信噪比,提升了整体性能。

Description

一种基于自适应增量预测调制的模拟数字转换电路及方法
技术领域
本发明涉及模拟数字转换电路技术领域,特别涉及一种基于自适应增量预测调制的模拟数字转换电路及方法。
背景技术
专利文献1中公开了一种包含自适应增量调制的模数转换器。该方案的环路滤波器中由于仅采用了增益环节,因为环路不具有对量化噪声的整形功能。虽然该方案结构简单易行,但是由于整体的输出信噪较差,在实际应用中有诸多限制,很难满足高精度的应用需求。
专利文献2中公开了一种使用了噪声整形方法,包含了自适应增量调制的模数转换器。由于在环路滤波器中引入了积分和增益环节,因此可对低频的量化噪声进行噪声整形,提高了信号带宽内的信噪比。
但是,由于自适应增量编解码通过自动调整量化步进,从而完成对信号的自动跟踪,整个跟踪过程中为了对信号进行较好的跟踪量化,量化步进在每个时钟周期中均需要进行调整,由此会产生大量的高频噪声,该噪声即使通过环路的噪声整形滤波后,仍然会对系统的整体噪声产生决定性的影响。
现有技术文献
专利文献
专利文献1:CN104883191B
专利文献2:CN104883190A
发明内容
发明所要解决的问题
为了解决现有方案中由于自适应增量调制中,量化步进频繁变动所带来的大量额外量化噪声,以及由此导致噪声整形抑制效率过低,整体输出噪声本底较高等问题,本发明提出了一种基于自适应增量预测调制的模拟数字转换电路及方法,很大程度上消除了自适应量化所带来的额外噪声,从而有效提高系统输出的信噪比。
用于解决问题的方案
为了达到上述目的,本发明提供一种基于自适应增量预测调制的模拟数字转换电路,其特征在于,包括:
求和电路,其用于对输入模拟信号与反馈信号进行比较并求差,得到误差信号;
环路滤波器,其与所述求和电路连接,用于接收所述误差信号;
比较器,其与所述环路滤波器连接,所述环路滤波器的输出信号的和通过所述比较器进行判决;
自适应增量预测编解码器,其接收比较器的判决结果,根据该判决结果进行自适应增量预测编解码,得到与输入模拟信号对应的数字信号;以及
数字模拟转换器,其将所述数字信号转换为模拟的反馈信号,该反馈信号输入到所述求和电路。
优选地,所述自适应增量预测编解码器包括低通滤波器,并对所述低通滤波器施加增益,该增益是预先设定的固定值,或者是根据设置随系统参数和时间变化。优选地,所述低通滤波器为一阶的低通滤波器、二阶的低通滤波或者高阶低通滤波器。
优选地,所述的环路滤波器为一阶的环路滤波器和拥有两对或者多对零极点传递函数的高阶滤波器中的任一种。
为了达到上述目的,本发明还提供一种基于自适应增量预测调制的模拟数字转换电路的设计方法,包括如下步骤:
设置求和电路,其用于对输入模拟信号与反馈信号进行比较并求差,得到误差信号;
设置环路滤波器,将其与所述求和电路连接,用于接收所述误差信号;
设置比较器,将其与所述环路滤波器连接,将所述环路滤波器的输出信号的和通过所述比较器进行判决;
设置自适应增量预测编解码器,其接收比较器的判决结果,根据该判决结果进行自适应增量预测编解码,得到与输入模拟信号对应的数字信号;
设置数字模拟转换器,将所述数字信号转换为模拟的反馈信号,该反馈信号输入到所述求和电路。
本发明还提供一种基于自适应量化编解码的方法,包括如下步骤:
步骤S1:比较器根据输入信号,将其量化为+1或者是-1,并送入自适应增量编解码调制器;
步骤S2:将当前输入与上一个输入比较,判断两次输入是否相同,如果两次输入相同,则增加量化步进并饱和到最大步进值,如果两次输入不同,则减小量化步进并饱和到最小步进值;
步骤S3:将该量化步进值与系统先前预设的最大量化步进值和最小量化步进值进行比对;
步骤S4:增加了一个前向预测器,再施加一个增益,在稳定的反馈环路中,该增益用于减弱当前步进值模块输出中的噪声贡献;
步骤S5:通过求和电路将当前量化步进值模块输出和前向预测滤波器的输出相加;
步骤S6:根据输入是+1或者-1来确定信号的变动方向,通过乘积单元给该量化步进值增加正负号,即为信号的变动值;
步骤S7:将该信号变动值增加到现有的输出信号上,即作为系统的自适应量化编解码输出。
优选地,在步骤S3中,确保该量化步进不超过最大量化步进值的最大范围和最小量化步进值的最小范围。
优选地,在步骤S4中,所述前向预测器包括低通滤波器,该低通滤波器将量化步进中的高频杂散分量滤除后,再施加所述增益。
优选地,在步骤S4中,所述增益是预先设定的固定值,或者是根据设置随系统参数和时间变化。
本发明还提供一种电子设备,所述电子设备存储器和处理器,所述存储器存储有计算机程序,所述处理器执行所述计算机程序时实现上述方法的步骤。
发明的效果
与现有技术相比,本发明具有如下有益效果:
本发明通过包含了带预测功能的自适应增量调制器,并采用噪声整形技术的过采样模拟数字转换器由于增加了预测功能,预测通路能很好的对输入低频信号进行估计,极大降低了因为自适应回路反复调整带来的抖动噪声,降低了量化噪声功率,从而有效提高了调制器的信噪比,提升了整体性能。也就是说,在自适应量化的基础上增加了一个预测器,根据量化步进的历史数值进行预测,降低了量化步进自适应过程中产生的噪声对系统的整体影响,提高了对量化噪声的整形抑制能力。
附图说明
图1是专利文献1和专利文献2的技术方案的原理结构图。
图2是现有技术方案中的自适应量化编解码的方法流程图。
图3是现有方案中采用了自适应量化编解码和拥有一对零极点环路滤波器的整体系统模型结构图。
图4A是本发明所公开技术方案的原理结构图。
图4B是本发明所公开技术方案的结构示意图。
图5A是本发明所公开的方案中的自适应量化编解码的方法的流程图。
图5B是本发明所公开的方案中的自适应量化编解码的方法的流程示意图。
图6是采用了自适应量化预测编解码和拥有一对零极点环路滤波器的整体系统模型结构图。
图7是本发明的前向预测滤波器对系统的高频误差的有效作用的示意图。
图8是本发明基于自适应增量预测调制的模拟数字转换电路的设计方法的流程图。
具体实施方式
下面将结合本发明实施例中的图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。并且,在此处需要进一步强调的是,以下的具体实施例提供的优选的技术方案,各方案(实施例)之间是可以相互配合或结合使用的。
如图1所示,是专利文献1和专利文献2的技术方案的原理结构图。
在现有方案中,输入模拟信号与反馈信号进行比较并求差得到误差信号,其中反馈信号是输出数字信号通过数字模拟转换器后的模拟输出,误差信号通过一个环路滤波器后,用比较器进行判决。根据其判决结果进行自适应增量编解码,得到与输入模拟信号对应的数字信号,从而完成对输入信号的模拟到数字的转换。
整体的控制环路通过环路滤波器可以对量化噪声进行整形,从而提高了系统在信号带宽内的信噪比。
噪声整形可以极大程度上对比较器和自适应增量编码器中产生的量化噪声进行抑制。但是,由于自适应增量编解码需要通过自动调整量化步进,从而完成对信号的自动跟踪,这个过程中为了对信号进行较好的跟踪量化,在每个时钟周期中均需要对量化步进进行调整,由此会产生大量的高频噪声,该噪声即使通过环路的噪声整形滤波后,仍然会对系统的整体噪声产生决定性的影响。
如图2所示,是现有技术方案中的自适应量化编解码的方法流程图。
自适应量化编解码的输入为比较器输入,输出为对输入信号的数字量化后的具体重建,也即对输入的模拟信号完成了模拟/数字转换后的数字信号。
比较器根据输入信号,将其量化为+1或者是-1,并送入自适应增量编解码调制器。首先将当前输入与上一个输入比较,如果两次输入相同,则增加量化步进,如果两次输入不同,则减小量化步进。同时将该量化步进值与系统先前预设的最大量化步进值和最小量化步进值进行比对。确保该量化步进不超过上述最大最小范围。
确定当前量化步进值后,根据输入是+1或者-1来确定信号的变动方向,通过乘积单元给该量化步进值增加正负号,也即步进方向,这即为信号的变动值。
将该信号变动值增加到现有的输出信号上,即可以作为系统的自适应量化编解码输出。
如图3所示,是现有方案中,采用了自适应量化编解码和拥有一对零极点环路滤波器的整体系统模型结构图。
其中输出信号与输入信号的差通过求和1模块后,送至环路滤波器,比较器对环路滤波器的输出进行判决,判决后的逻辑信号,通过寄存器1、求和2、和逻辑运算模块,得到与上一周期中的比较器输出是否一致,并由此控制选择开关来选择Step_gain(将量化步进增加)或者选择Step_atten(将量化步进减少)。选择输出的量化步进调整系数通过乘积单元将前一周期的量化步进进行调整后,饱和单元将其大小限制在最大步进和最小步进范围之内。寄存器2用来讲量化步进进行保存以待下一周期调整。乘法2模块根据比较器输出确定步进的方向,寄存器3中保存上一周期的输出信号,并将其通过求和3电路将当前步进累加后,得到整体系统的输出。
如图4A和4B所示,为本发明所公开技术方案的原理结构图,本发明的基于自适应增量预测调制的模拟数字转换电路1包括:求和电路11、环路滤波器12、比较器13、自适应增量预测编解码器14以及数字模拟转换器(ADC)15,其中,
求和电路11可为模拟加法器,模拟加法器用于对输入模拟信号与反馈信号进行比较并求差,得到误差信号,其中,反馈信号是输出数字信号通过数字模拟转换器15后的模拟输出,误差信号通过环路滤波器12后,其输出信号的和用比较器13进行判决。将判决结果输入到自适应增量预测编解码器14后,自适应增量预测编解码器14根据比较器的判决结果进行自适应增量预测编解码,得到与输入模拟信号对应的数字信号,从而完成对输入信号的模拟到数字的转换。转换后的数字信号经过数字模拟转换器15转换为模拟的反馈信号。其中,上述的适应增量预测编解码器14可为前向预测滤波器。
整体的控制环路通过环路滤波器可以对量化噪声进行整形,从而提高了系统在信号带宽内的信噪比。
噪声整形可以极大程度上对比较器和自适应增量编码器中产生的量化噪声进行抑制。由于在已有方案的基础上,增加了信号预测单元,可以极大程度上减小因为自适应量化步长而引入的高频噪声。从而有效的降低了输出量化噪声,提高了系统的信噪比。
如图5A和图5B所示,为本发明所公开的方案中的自适应量化编解码的方法流程图以及流程示意图。本发明的自适应量化编解码的方法的如下:
本发明的自适应量化编解码的输入为比较器13输入,输出为对输入信号的数字量化后的具体重建,也即对输入的模拟信号完成了模拟/数字转换后的数字信号。
比较器根据输入信号,将其量化为+1或者是-1,并送入自适应增量编解码调制器。将当前输入与上一个输入比较,如果两次输入相同,则增加量化步进,如果两次输入不同,则减小量化步进。同时将该量化步进值与系统先前预设的最大量化步进值和最小量化步进值进行比对。确保该量化步进不超过上述最大最小范围。
由于上述量化步进在每个不同周期内都会频繁的进行变大或者变小的调整,因此即使输入信号缓慢变化,输出也会存在大量的高频波动。这些高频波动会产生覆盖整个频率范围之内的量化噪声谱。从而影响了系统整体性能。
因此在得到当前量化步进值后,系统中增加了一个前向预测器。该预测器的核心功能是将量化步进中的高频杂散分量滤除后,再施加一个给定的增益,在稳定的反馈环路中,该增益将会进一步减弱当前步进值模块输出中的噪声贡献。
确定当前量化步进值模块输出和前向预测滤波器的输出通过求和电路相加后,再根据输入是+1或者-1来确定信号的变动方向,通过乘积单元给该量化步进值增加正负号,也即步进方向,这即为信号的变动值。
将该信号变动值增加到现有的输出信号上,即可以作为系统的自适应量化编解码输出。这样就完成了带预测功能的自适应量化信号编解码。
也就是说,本发明的自适应量化编解码的方法包括如下步骤:
步骤S1:比较器根据输入信号,将其量化为+1或者是-1,并送入自适应增量编解码调制器。
步骤S2:将当前输入与上一个输入比较,判断两次输入是否相同,如果两次输入相同,则增加量化步进并饱和到最大步进值,如果两次输入不同,则减小量化步进并饱和到最小步进值。
步骤S3:将该量化步进值与系统先前预设的最大量化步进值和最小量化步进值进行比对。确保该量化步进不超过最大量化步进值的最大范围和最小量化步进值的最小范围。
步骤S4:增加了一个前向预测器,该前向预测器包括低通滤波器,该低通滤波器将量化步进中的高频杂散分量滤除后,再施加一个增益,在稳定的反馈环路中,该增益将会进一步减弱当前步进值模块输出中的噪声贡献,其中,该增益是预先设定的固定值,或者是根据设置随系统参数和时间变化。
步骤S5:通过求和电路将当前量化步进值模块输出和前向预测滤波器的输出相加;
步骤S6:根据输入是+1或者-1来确定信号的变动方向,通过乘积单元给该量化步进值增加正负号,也即步进方向,这即为信号的变动值。
步骤S7:将该信号变动值增加到现有的输出信号上,即可以作为系统的自适应量化编解码输出。
以上完成了带预测功能的自适应量化信号编解码。
如图6所示,是本发明所公开的一个具体实施例中,采用了自适应量化预测编解码和拥有一对零极点环路滤波器的整体系统模型结构图。
其中输出信号与输入信号的差通过求和1模块后,送至环路滤波器,比较器对环路滤波器的输出进行判决,判决后的逻辑信号,通过寄存器1、求和2、和逻辑运算模块,得到与上一周期中的比较器输出是否一致,并由此控制选择开关来选择Step_gain(将量化步进增加)或者选择Step_atten(将量化步进减少)。选择输出的量化步进调整系数通过乘积单元将前一周期的量化步进进行调整后,饱和单元将其大小限制在最大步进和最小步进范围之内。寄存器2用来将量化步进进行保存以待下一周期调整。乘法2模块则根据比较器输出确定步进的方向。输出步进值同时也通过一个前向预测滤波器,该前向滤波器是一个一阶的低通滤波器。寄存器3中保存上一周期的输出信号,并将其通过求和3电路将当前量化步进和前向预测滤波器预测的步进值累加求和后,得到整体系统的输出。
需要指出的是,在上述系统模型实现中,量化步进先通过乘法2单元确定变动方向后,再通过前向预测滤波器进行滤波。上述实现也可以是先进行滤波后,再与当前步进值求和后,再通过乘法2单元确定其符号,也即信号变动方向。以及各模块的具体实现方式和顺序,如果不影响其实际功能,理应均属于本实施例的覆盖范围之内。
另外,上述实施例中给出了一个一阶的环路滤波器,以及一个一阶的前向预测滤波器。其中,环路滤波器也可以是一个拥有两对或者多对零极点传递函数的高阶滤波器。前向滤波器也可以是一个拥有一定增益的二阶或者高阶低通滤波器,具体可以拥有不同的实现方式和参数选择,只要其功能不变,那么在合理的范围之内,均应属于本实施例所述范围之内。
如图7所示,是本发明的前向预测滤波器对系统的高频误差的有效作用的示意图。
Input波形是输入信号,该输入信号是一个频率为20KHz的正弦波。Error w/oPrediction是现有不包括预测滤波器的方案中,输出信号与输入信号的误差值,也即系统量化误差。Error w/I Prediction是引入预测滤波器后,输出信号和输入信号的差值。
可以看出,预测滤波器的引入,可以极大减少输出信号中的噪声分量,能够有效提高输出信噪比。
也就是说,本发明在自适应增量调制器中,会根据当前的信号特征,动态调整量化步进,在自适应增量调制器内,会根据输入的比较器判决信号,在每一个周期都增加或者减少量化步进。即使当系统不需要变化量化步进时,该变动也会频繁进行。持续的在两个周期中增加和减少,围绕其目标值附近波动。该波动会产生一个额外的噪声分量贡献到整个系统之中。增加系统输出的本底噪声,从而降低了噪声整形的效率,尤其是当在大信号输入时,由于量化步进较大,该自适应量化导致的噪声本底将占整体输出噪声中的主导地位,从而限制了系统的最大信噪比。
具体而言,在自适应量化器根据输入值,动态调整了量化步进值之后,本发明创造性在此引入一个预测滤波器对后续的量化步进进行预测。其原理在于,因为输入信号相比于量化值的更新速度而言,是相对缓慢变化的,因此针对输入信号的量化步进的变动,也是相对缓慢的。那么将调整后的量化步进中的高频分量去除后,剩下来的缓慢波动的量化步进,即可作为对于后续量化步进的预测值。
因此,将量化步进通过一个具有低通特性的滤波器,并施加一定的增益后将其与先前动态调整后的量化步进相加,在此基础上再根据输入的比较器结果确定输出的变动方向,并累加到输出上。
当反馈环路稳定工作时,预测量化值将占据主导地位,因此量化步进的自适应调整过程中产生的噪声得到了有效的抑制。
如图8所示,为一种基于自适应增量预测调制的模拟数字转换电路的设计方法的流程图,本发明的一种基于自适应增量预测调制的模拟数字转换电路的设计方法包括如下步骤:
T1:设置求和电路,其用于对输入模拟信号与反馈信号进行比较并求差,得到误差信号;
T2:设置环路滤波器,将其与所述求和电路连接,用于接收所述误差信号;
T3:设置比较器,将其与所述环路滤波器连接,将所述环路滤波器的输出信号的和通过所述比较器进行判决;
T4:设置自适应增量预测编解码器,其接收比较器的判决结果,根据该判决结果进行自适应增量预测编解码,得到与输入模拟信号对应的数字信号;
T5:设置数字模拟转换器,将所述数字信号转换为模拟的反馈信号,该反馈信号输入到所述求和电路。
综上所述,本发明通过使用本发明中所公开的方法,由于引入了量化步进预测器,可以有效的降低自适应量化所带来的额外噪声,提高采用了自适应增量调制编解码的模拟数字转换器的噪声整形效率,提高系统信噪比,降低采样率。因此可以在系统面积、成本、功耗等方面获得更好的性能。
本申请从使用目的上,效能上,进步及新颖性等观点进行阐述,已符合专利法所强调的功能增进及使用要件,本申请以上的说明书及说明书附图,仅为本申请的较佳实施例而已,并非以此局限本申请,因此,凡一切与本申请构造,装置,特征等近似、雷同的,即凡依本申请专利申请范围所作的等同替换或修饰等,皆应属本申请的专利申请保护的范围之内。

Claims (9)

1.一种基于自适应增量预测调制的模拟数字转换电路,其特征在于,包括:
求和电路,其用于对输入模拟信号与反馈信号进行比较并求差,得到误差信号;
环路滤波器,其与所述求和电路连接,用于接收所述误差信号;
比较器,其与所述环路滤波器连接,所述环路滤波器的输出信号的和通过所述比较器进行判决;
自适应增量预测编解码器,自适应增量预测编解码器为前向预测滤波器,其接收比较器的判决结果,根据该判决结果进行自适应增量预测编解码,得到与输入模拟信号对应的数字信号;以及
数字模拟转换器,其将所述数字信号转换为模拟的反馈信号,该反馈信号输入到所述求和电路,
其中,所述自适应增量预测编解码器包括低通滤波器,并对所述低通滤波器施加增益,该增益是预先设定的固定值,或者是根据设置随系统参数和时间变化。
2.根据权利要求1所述的基于自适应增量预测调制的模拟数字转换电路,其特征在于,
所述低通滤波器为一阶的低通滤波器、二阶的低通滤波或者高阶低通滤波器。
3.根据权利要求1所述的基于自适应增量预测调制的模拟数字转换电路,其特征在于,
所述的环路滤波器为一阶的环路滤波器和拥有两对或者多对零极点传递函数的高阶滤波器中的任一种。
4.一种基于自适应增量预测调制的模拟数字转换电路的设计方法,其特征在于,包括如下步骤:
设置求和电路,其用于对输入模拟信号与反馈信号进行比较并求差,得到误差信号;
设置环路滤波器,将其与所述求和电路连接,用于接收所述误差信号;
设置比较器,将其与所述环路滤波器连接,将所述环路滤波器的输出信号的和通过所述比较器进行判决;
设置自适应增量预测编解码器,自适应增量预测编解码器为前向预测滤波器,其接收比较器的判决结果,根据该判决结果进行自适应增量预测编解码,得到与输入模拟信号对应的数字信号;
设置数字模拟转换器,将所述数字信号转换为模拟的反馈信号,该反馈信号输入到所述求和电路,
其中,所述自适应增量预测编解码器包括低通滤波器,并对所述低通滤波器施加增益,该增益是预先设定的固定值,或者是根据设置随系统参数和时间变化。
5.一种基于自适应量化编解码的方法,其特征在于,包括如下步骤:
步骤S1:比较器根据输入信号,将其量化为+1或者是-1,并送入自适应增量编解码调制器;
步骤S2:将当前输入与上一个输入比较,判断两次输入是否相同,如果两次输入相同,则增加量化步进值 并饱和到最大步进值,如果两次输入不同,则减小量化步进值 并饱和到最小步进值;
步骤S3:将该量化步进值与系统先前预设的最大量化步进值和最小量化步进值进行比对;
步骤S4:增加了一个前向预测器,再施加一个增益,在稳定的反馈环路中,该增益用于减弱当前步进值模块输出中的噪声贡献;
步骤S5:通过求和电路将当前量化步进值模块输出和前向预测滤波器的输出相加;
步骤S6:根据输入是+1或者-1来确定信号的变动方向,通过乘积单元给该量化步进值增加正负号,即为信号的变动值;
步骤S7:将该信号的 变动值增加到现有的输出信号上,即作为系统的自适应量化编解码输出。
6.根据权利要求5所述的一种基于自适应量化编解码的方法,其特征在于,
在步骤S3中,确保该量化步进值 不超过最大量化步进值的最大范围和最小量化步进值的最小范围。
7.根据权利要求5所述的一种基于自适应量化编解码的方法,其特征在于,
在步骤S4中,所述前向预测器包括低通滤波器,该低通滤波器将量化步进值 中的高频杂散分量滤除后,再施加所述增益。
8.根据权利要求5所述的一种基于自适应量化编解码的方法,其特征在于,
所述增益是预先设定的固定值,或者是根据设置随系统参数和时间变化。
9.一种电子设备,其特征在于,所述电子设备包含电路和/或存储器和处理器,所述存储器存储有计算机程序,所述处理器执行所述计算机程序时实现权利要求5-8任一项所述方法的步骤。
CN202210038738.1A 2022-01-13 2022-01-13 一种基于自适应增量预测调制的模拟数字转换电路及方法 Active CN114401011B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210038738.1A CN114401011B (zh) 2022-01-13 2022-01-13 一种基于自适应增量预测调制的模拟数字转换电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210038738.1A CN114401011B (zh) 2022-01-13 2022-01-13 一种基于自适应增量预测调制的模拟数字转换电路及方法

Publications (2)

Publication Number Publication Date
CN114401011A CN114401011A (zh) 2022-04-26
CN114401011B true CN114401011B (zh) 2023-02-21

Family

ID=81230172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210038738.1A Active CN114401011B (zh) 2022-01-13 2022-01-13 一种基于自适应增量预测调制的模拟数字转换电路及方法

Country Status (1)

Country Link
CN (1) CN114401011B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499282B (zh) * 2008-02-03 2012-03-07 深圳艾科创新微电子有限公司 一种语音模数转换方法及装置
CN104883190B (zh) * 2014-02-28 2018-10-16 山东共达电声股份有限公司 一种包含自适应增量调制的高精度模数转换器

Also Published As

Publication number Publication date
CN114401011A (zh) 2022-04-26

Similar Documents

Publication Publication Date Title
Tsividis Event-driven data acquisition and digital signal processing—A tutorial
Candy et al. Oversampling methods for A/D and D/A conversion
US5815102A (en) Delta sigma pwm dac to reduce switching
CN102457282B (zh) 三角积分调变器以及三角积分调变方法
AU2002309108B2 (en) A system and method for adaptive sigma-delta modulation
US7190295B2 (en) Accumulator for adaptive sigma-delta modulation
Kenney et al. Design of multibit noise-shaping data converters
WO2005071845A1 (en) Programmable analog-to-digital converter
KR20040071289A (ko) 펄스폭 변조 신호를 생성하기 위한 방법 및 장치
Fitzgibbon et al. Hardware reduction in digital delta-sigma modulators via bus-splitting and error masking—Part II: Non-constant input
CN114401011B (zh) 一种基于自适应增量预测调制的模拟数字转换电路及方法
Tsividis Event-driven data acquisition and continuous-time digital signal processing
JP3636130B2 (ja) トレリス型ノイズシェイピング変調器
JP2009524086A (ja) ノイズシェーパの出力中の過渡的応答を制御するシステムと方法
JPH1127151A (ja) シグマデルタ変調器
FI74848C (fi) Kretsanordning foer taloeverfoering vid en abonnentlinje.
US10951229B1 (en) Digital filter
JP2006528858A (ja) ハイファイオーディオのための改良ロスレス圧縮及び高オーディオ品質を有するノイズシェーピング装置及び方法
US20060279355A1 (en) Digital-to-analog converter
US20150288374A1 (en) Dynamic element matching methods and apparatuses
CN114389608B (zh) 一种基于自适应增量调制的模拟数字转换电路及设计方法
EP1665544B1 (en) Accumulator for adaptive sigma-delta modulation
CN117176173A (zh) 模数转换器及终端设备
US7098816B2 (en) Tri-state delta codec method and system
Bourdopoulos et al. Optimal NTFs for single-bit/spl Sigma//spl Delta/modulators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant