CN114398217A

CN114398217A - 一种fpga并行仿真的海量仿真波形数据切片方法

Info

Publication number: CN114398217A
Application number: CN202210073594.3A
Authority: CN
Inventors: 李立; 刘苍芹
Original assignee: Hunan Panlian Xin'an Information Technology Co ltd
Current assignee: Hunan Panlian Xin'an Information Technology Co ltd
Priority date: 2022-01-21
Filing date: 2022-01-21
Publication date: 2022-04-26

Abstract

本发明公开了一种FPGA并行仿真的海量仿真波形数据切片方法，该方法包括：设置仿真波形切分信息并将导入的FPGA项目划分为多个独立子模块，然后将对应生成的FPGA位流下载至FPGA上并行仿真；选择调试信号并将仿真波形数据缓存至DDR内存中；访问仿真波形数据并生成索引文件，并将转存为VCD仿真波形切片文件与索引文件一起进行保存；解析索引文件得到调试信号列表；选择需要还原的调试信号即可还原出仿真波形。本发明基于调试信号的功能模块及时间轴将海量仿真波形文件切分为大量微型文件并通过创建索引将微型文件组织起来，聚焦于调试所需信号及时段，滤除大量冗余数据，降低对网络带宽和CPU处理速度的要求，从而降低了还原仿真波形的时延，提高了调试效率。

Description

一种FPGA并行仿真的海量仿真波形数据切片方法

技术领域

本发明涉及计算机程序数据处理技术领域，具体而言，涉及一种FPGA并行仿真的海量仿真波形数据切片方法。

背景技术

现有技术中，FPGA(Field Programmable Gate Array，现场可编辑逻辑门阵列)仿真的仿真波形通常采用VCD格式(Value Change Dump，它是IEEE1364标准(Verilog HDL语言标准)中定义的一种ASCII文件，是一种通用的文件格式)进行记录，VCD格式文件是IEEE1364标准(Verilog HDL语言标准)中定义的一种ASCII文件(ASCII File文件，指含有用标准ASCII字符集编码的字符的数据和文本文件)，其记录了信号的完整变化信息，可以用VCD格式文件来再现仿真。因为VCD格式是Verilog HDL语言标准的一部分，因此所有的Verilog的仿真器都能够查看VCD格式文件。VCD格式文件通常由三部分组成：头信息区、节点信息区及数值变化区，其中头信息区包括VCD产生日期、仿真器版本以及仿真时间精度等信息；节点信息区主要记录了哪些变量信号将被记录在VCD中以及在VCD中对应这些变量信号的标识符；数值变化区主要记录那些随着仿真时间推移发生变化的变量信号。一般而言，VCD仅记录信号的变化，因此需要创建检查点，在检查点记录所有要被记录的信号以为基准，VCD数值变化区起始位置默认会创建检查点记录所有要被记录的信号之初始值。再现仿真需从检查点开始顺序解析还原波形数据，而无法随机访问以获得仿真波形数据。

FPGA并行仿真时，将用户设计划分成子设计分布到多块FPGA上运行，在每块FPGA都将配备DDR(Double Data Rate SDRAM，双倍速率SDRAM)内存，仿真波形数据先缓存在几十上百块FPGA标配的DDR内存中，待仿真完成后利用全局时钟时间戳校准合并重整后转存为VCD格式仿真波形文件保存在服务端，用户需通过网络下载至本地显示及分析处理。

FPGA并行仿真将产生海量仿真波形数据，按业界通行做法，仿真需记录至少1ms内(通常间隔为1ns)信号的变化，哪怕带宽一位的信号所记录二进制数据量就达1M位以上，而一次仿真往往需观察数千位信号波形，记录的VCD仿真波形文件多达几十GB，而且大规模FPGA并行仿真时，仿真波形文件存储在服务端，访问速度受制于网络带宽，超大型仿真波形文件的分析处理及显示的主要问题在于时延，当前主流仿真器/仿真波形工具处理此类仿真波形文件数据都需要等待几十分钟至数小时不等，其原因在于网络速度瓶颈及CPU性能瓶颈，无论是下载还是顺序解析超大型仿真波形文件都需要大量时间。

鉴于此，研究一种降低时延以提高调试效率的FPGA并行仿真的海量仿真波形数据切片方法是本领域技术人员亟需解决的技术问题。

发明内容

鉴于此，本发明提出了一种FPGA并行仿真的海量仿真波形数据切片方法，以克服当前仿真波形文件访问速度和分析处理时延的问题，该方法能够降低还原仿真波形的时延，有效提高了调试效率。

本发明提出的FPGA并行仿真的海量仿真波形数据切片方法，包括：

S1、设置仿真波形切分信息并导入FPGA项目，将导入的FPGA项目划分为多个独立子模块并逐一生成FPGA位流，然后将所生成的FPGA位流分别下载至全局时钟信号同步的FPGA上并行仿真，其中仿真波形切分信息包括RLM划分、时间轴切分粒度和仿真文件保存路径；

S2、选择需要调试的调试信号并设置调试信号触发条件，将仿真过程中调试信号产生的仿真波形数据添加全局时钟时间戳后缓存至DDR内存中；

S3、利用仿真波形切分模块访问步骤S2中所缓存的仿真波形数据，基于全局时钟时间戳对所访问的仿真波形数据进行校准、合并和重整并生成索引文件，然后将仿真波形数据转存的VCD仿真波形切片文件与索引文件一起保存至步骤S1中配置的仿真文件保存路径并提供网络文件访问服务；

S4、利用仿真波形显示模块下载索引文件，并通过解析索引文件得到调试信号列表；

S5、基于步骤S4中所得到的调试信号列表选择需要还原的调试信号和/或时间点，并利用仿真波形显示模块将相应的VCD仿真波形切片文件加载至DDR内存中以还原出仿真波形。

上述的FPGA并行仿真的海量仿真波形数据切片方法，可选的，所述步骤S1中RLM划分是基于调试信号之间的功能关系紧密程度进行划分。

上述的FPGA并行仿真的海量仿真波形数据切片方法，可选的，所述步骤S3中生成的索引文件为ASCII文件，其包括头信息区、节点信息区和节点url映射区。

上述的FPGA并行仿真的海量仿真波形数据切片方法，可选的，所述步骤S3中仿真波形数据转存为VCD仿真波形切片文件具体实现方式为：按照时间轴切分粒度和索引文件中信号url映射表将仿真波形数据转存为VCD仿真波形切片文件。

上述的FPGA并行仿真的海量仿真波形数据切片方法，可选的，所述步骤S3中将仿真波形数据转存的VCD仿真波形切片文件与索引文件一起保存至步骤S1中配置的仿真文件保存路径的具体步骤包括：

S31、根据调试信号的信息查询索引文件，进而生成该调试信号所归属RLM仿真波形切片文件名称，其中RLM仿真波形切片文件名称表示为：RLM仿真波形切片文件名称仿真波形切片序号.vcd，仿真波形切片序号的计算公式表示为：

式(1)中，[]表示取整；

S32、基于步骤S31中生成的仿真波形切片文件名称即可得到VCD仿真波形切片文件，将VCD仿真波形切片文件与索引文件一起保存至步骤S1中配置的仿真文件保存路径。

上述的FPGA并行仿真的海量仿真波形数据切片方法，可选的，所述步骤S3中的将仿真波形数据转存为VCD仿真波形切片文件时需要在数值变化区起始位置创建检查点，进而记录该时刻RLM仿真波形切片文件的所有信号的当前值。

上述的FPGA并行仿真的海量仿真波形数据切片方法，可选的，所述步骤S5中利用仿真模型显示模块将相应VCD仿真波形切片文件加载至DDR内存中即可还原出仿真波形的具体步骤包括：

S51、利用仿真模型显示模块在本地缓存中查找是否存在相应的VCD仿真波形切片文件，若存在则直接加载至DDR内存中以还原出仿真波形，若不存在，则进入步骤S52；

S52、通过文件共享模块将相应的VCD仿真波形切片文件下载至本地，然后将下载的VCD仿真波形切片文件加载至DDR内存中即可还原出仿真波形。

上述的FPGA并行仿真的海量仿真波形数据切片方法，可选的，所述仿真模型显示模块通过异步线程对VCD仿真波形切片文件进行下载和/或加载，进而能够充分利用CPU多核优势以降低时延。

本发明所提出的一种FPGA并行仿真的海量仿真波形数据切片方法，该切片方法根据FPGA并行仿真还原仿真波形对调试信号及时间点高度集中的特点，基于调试信号的功能模块及时间轴将包含海量仿真数据的超大型仿真波形文件切分为大量微型文件，并通过创建索引将大量微型文件组织起来，该方法聚焦于调试所需信号及时段，能够滤除大量冗余数据，进而降低了对网络带宽及CPU处理速度的要求，使得利用CPU多核优势并行下载和/或解析VCD仿真波形切分文件成为可行，从而降低了还原仿真波形的时延，大幅提高了调试效率。

附图说明

此处所说明的附图仅仅用来提供对本发明的进一步解释，构成被申请的一部分，并不构成对本发明的限定。在附图中：

图1为本发明中一种FPGA并行仿真的海量仿真波形数据切片方法的流程图，

图2为本发明中仿真波形切片文件加载至DDR内存中的方法流程图。

具体实施方式

为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

具体地，本发明具体实施例提出的一种FPGA并行仿真的海量仿真波形数据切片方法，如图1所示，包括如下步骤：

S1、设置仿真波形切分信息并导入FPGA项目(FPGA项目是指verilog源代码、使用的ip核、网表及约束，其用于描述硬件电路以生成FPGA位流)，将导入的FPGA项目划分为多个独立子模块并逐一生成FPGA位流，然后将所生成的FPGA位流分别下载至全局时钟信号同步的FPGA上并行仿真，其中，仿真波形切分信息包括RLM(RLM是提出的接收者驱动的分层多播算法)划分、时间轴切分粒度和仿真文件保存路径，RLM划分是基于调试信号之间的功能关系紧密程度进行划分，RLM划分具体如下：

RLM划分中的FPGA项目是以top module(顶层模块)为根节点的实例树，实例树中的每个节点对应一个module的实例，每个节点对应子树代表该子树下所有节点由该节点对应module的实例所实例化，根节点对应的是top module本身，初始时默认所有module实例归属于RLM0，本实施例中，给出RLM最顶层的module实例节点表示将此节点对应子树下所有节点划分到某个RLM，RLM划分示例如下：//rlm序号rlm名称rlm的顶层module实例路径

rlm 0top top_tb

rlm 1u_dut1 top_tb|u_dut1

rlm 2u_dut2 top_tb|u_dut2；

基于RLM划分调试信号在调试功能时，只需下载相应RLM对应仿真波形文件而无须下载全部调试信号的仿真波形文件，基于时间轴切分粒度切分仿真波形文件，将调试信号仿真波形数据按给定时间轴切分粒度分时段保存，切分后尽管VCD仿真波形切片文件仍无法按仿真精度随机访问，但是可以根据关注的仿真时刻定位到对应时段保存的仿真波形数据切片文件，能够实现按需访问，大幅降低时延；

S2、选择需要调试的调试信号并设置调试信号触发条件，将仿真过程中调试信号产生的仿真波形数据添加全局时钟时间戳后缓存至DDR内存中，该DDR内存是FPGA标配的DDR内存；

S3、利用仿真波形切分模块访问步骤S2中所缓存的仿真波形数据，基于全局时钟时间戳对所访问的仿真波形数据进行校准、合并和重整并生成索引文件，然后将仿真波形数据转存的VCD仿真波形切片文件与索引文件一起保存至步骤S1中配置的仿真文件保存路径并提供网络文件访问服务(由于仿真波形数据的文件很大，因此，本发明采用仿真波形切分模块对仿真波形数据进行预处理以便于后续的信息检索，同时利用仿真波形切分模块生成索引文件以及将仿真波形数据转存为VCD仿真波形切片文件)，其中，所述仿真波形数据按照时间轴切分粒度和索引文件中信号url(Uniform Resource Locator,统一资源定位器)映射表转存为VCD仿真波形切片文件，索引文件为ASCII文件，其包括头信息区、节点信息区和节点url映射区，该索引文件对应的头信息区和节点信息区应该与VCD仿真波形文件中的信息区及节点信息区兼容，索引文件示例如下：

索引文件中的时间轴切分粒度来自步骤S1中仿真波形切分信息配置中时间轴切分粒度，仿真持续时间来自全局时钟计数，信号url映射表中project目录来自步骤S1配置的仿真文件保存路径，标识符根据步骤S2中所选择的调试信号按照IEEE-1364标准生成，rlm名称根据调试信号的module层级结构查询RLM划分表得到；

S5、基于步骤S4中所得到的调试信号列表选择需要还原的调试信号和/或时间点，并利用仿真波形显示模块将相应的VCD仿真波形切片文件加载至DDR内存中即可还原出仿真波形。

本实施例中，所述仿真显示模块和仿真波形切分模块均为本领域的常规技术，只要具备本实施例中所相应的功能均可，此处不再赘述。所述切片方法根据FPGA并行仿真还原仿真波形对调试信号及时间点高度集中的特点，基于调试信号的功能模块及时间轴将包含海量仿真数据的超大型仿真波形文件切分为大量微型文件，并通过创建索引将大量微型文件组织起来，该方法聚焦于调试所需信号及时段，能够滤除大量冗余数据，进而降低了对网络带宽及CPU处理速度的要求，使得利用CPU多核优势并行下载和/或解析VCD仿真波形切分文件成为可行，从而降低了还原仿真波形的时延，大幅提高了调试效率。

如图2所示，所述步骤S3中将仿真波形数据转存的VCD仿真波形文件与索引文件一起保存至步骤S1中配置的仿真文件保存路径的具体步骤包括：

S31、根据调试信号的信息查询索引文件，进而生成该调试信号所归属的RLM仿真波形切片文件名称，其中RLM仿真波形切片文件名称表示为：RLM仿真波形切片文件名称仿真波形切片序号.vcd，仿真波形切片序号的计算公式表示为：

式(1)中，[]表示取整；

S32、基于步骤S31中生成的RLM仿真波形切片文件名称即可得到VCD仿真波形切片文件，将VCD仿真波形切片文件与索引文件一起保存至步骤S1中配置的仿真文件保存路径。

本实施例中，所述调试信号的信息是指调试信号在索引文件中的编号，索引文件包含信号url影射表，其中包括了归属RLM仿真波形切片文件名称，具体如下：

$url//信号url映射表，格式:标识符project目录/rlm名称

！/home/ubisectech/project/rlm1

调试信号在索引文件中的编号为符号！，归属RLM仿真波形切片文件名称为rlm1，存储路径/home/ubisectech/project/。

其中，所述步骤S3中的将仿真波形数据转存为VCD仿真波形切片文件时需要在数值变化区起始位置创建检查点，进而记录该时刻RLM仿真波形切片文件的所有信号的当前值。由于VCD仿真波形切片文件一般在信号发生改变时才会记录该信号当前值，在切片的初始时间点RLM内信号不一定都有记录，通过在数值变化区起始位置创建检查点记录该时刻RLM仿真波形切片文件的所有信号的当前值，能够有效避免访问某个VCD仿真波形切片文件时需要向前追溯该VCD仿真波形切片文件。

其中，所述步骤S5中利用仿真模型显示模块将相应VCD仿真波形切片文件加载至DDR内存中以还原出仿真波形的具体步骤包括：

其中，所述仿真模型显示模块通过异步线程对VCD仿真波形切片文件进行下载和/或加载，进而能够充分利用CPU多核优势以降低时延。

本实施例中，由于初始时，仿真波形索引文件以及VCD仿真波形切片文件在本地没有缓存，因此，所述仿真波形显示模块需要利用文件共享模块将仿真波形索引文件以及VCD仿真波形切片文件下载至本地后再加载到DDR内存中，同时通过异步线程对VCD仿真波形切片文件进行下载和/或加载，能够充分利用CPU多核优势，进一步降低时延，提高调试效率。

以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种FPGA并行仿真的海量仿真波形数据切片方法，其特征在于，包括：

2.根据权利要求1所述的FPGA并行仿真的海量仿真波形数据切片方法，其特征在于，所述步骤S1中RLM划分是基于调试信号之间的功能关系紧密程度进行划分。

3.根据权利要求2所述的FPGA并行仿真的海量仿真波形数据切片方法，其特征在于，所述步骤S3中生成的索引文件为ASCII文件，其包括头信息区、节点信息区和节点url映射区。

4.根据权利要求3所述的FPGA并行仿真的海量仿真波形数据切片方法，其特征在于，所述步骤S3中仿真波形数据转存为VCD仿真波形切片文件具体实现方式为：按照时间轴切分粒度和索引文件中信号url映射表将仿真波形数据转存为VCD仿真波形切片文件。

5.根据权利要求4所述的FPGA并行仿真的海量仿真波形数据切片方法，其特征在于，所述步骤S3中将仿真波形数据转存的VCD仿真波形切片文件与索引文件一起保存至步骤S1中配置的仿真文件保存路径的具体步骤包括：

式(1)中，[]表示取整；

6.根据权利要求5所述的FPGA并行仿真的海量仿真波形数据切片方法，其特征在于，所述步骤S3中的将仿真波形数据转存为VCD仿真波形切片文件时需要在数值变化区起始位置创建检查点，进而记录该时刻RLM仿真波形切片文件的所有信号的当前值。

7.根据权利要求6所述的FPGA并行仿真的海量仿真波形数据切片方法，其特征在于，所述步骤S5中利用仿真模型显示模块将相应VCD仿真波形切片文件加载至DDR内存中以还原出仿真波形的具体步骤包括：

8.根据权利要求7所述的FPGA并行仿真的海量仿真波形数据切片方法，其特征在于，所述仿真模型显示模块通过异步线程对VCD仿真波形切片文件进行下载和/或加载。