CN114388380A - 用于检测晶片上的缺陷的设备和方法 - Google Patents

用于检测晶片上的缺陷的设备和方法 Download PDF

Info

Publication number
CN114388380A
CN114388380A CN202111170392.2A CN202111170392A CN114388380A CN 114388380 A CN114388380 A CN 114388380A CN 202111170392 A CN202111170392 A CN 202111170392A CN 114388380 A CN114388380 A CN 114388380A
Authority
CN
China
Prior art keywords
image
defect
machine learning
wafer
false
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111170392.2A
Other languages
English (en)
Inventor
姜旻澈
金度年
金在勋
沈宇宙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
SNU R&DB Foundation
Original Assignee
Samsung Electronics Co Ltd
SNU R&DB Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, SNU R&DB Foundation filed Critical Samsung Electronics Co Ltd
Publication of CN114388380A publication Critical patent/CN114388380A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0008—Industrial image inspection checking presence/absence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/97—Determining parameters from multiple pictures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/98—Detection or correction of errors, e.g. by rescanning the pattern or by human intervention; Evaluation of the quality of the acquired patterns
    • G06V10/993—Evaluation of the quality of the acquired pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10024—Color image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20076—Probabilistic image processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20081—Training; Learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20084—Artificial neural networks [ANN]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20212—Image combination
    • G06T2207/20221—Image fusion; Image merging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Medical Informatics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Image Analysis (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

公开了一种晶片缺陷推断系统，其包括处理电路，该处理电路被配置为：组合第一图像和第二图像以生成组合图像，第一图像包括在半导体晶片上形成的电路图案的成像，并且第二图像包括用于在半导体晶片上实现电路图案的掩模的布局图像的成像；基于组合图像，通过执行机器学习来推断与在半导体晶片上形成的电路图案相关联的缺陷；并且基于机器学习生成包括关于缺陷的信息的输出图像。

Description

用于检测晶片上的缺陷的设备和方法
相关申请的交叉引用
本申请要求于2020年10月5日在韩国知识产权局提交的第10-2020-0128348号韩国专利申请的优先权，其公开内容通过引用整体结合于此。
技术领域
本文描述的本公开的示例实施例涉及半导体工艺技术，并且更具体地，涉及基于机器学习推断晶片上的缺陷的系统和方法。
背景技术
在光刻(lithography)期间(光刻是一种用于将电路图案施加到晶片上的技术)，通过包括将光致抗蚀剂(photo resist，PR)施加到其上沉积有氧化膜的晶片上，并选择性地(例如，通过包含电路图案的掩模)向光致抗蚀剂上发射光的工艺，在晶片的表面上形成电路图案。随着半导体工艺技术的发展，对更高集成度的电路的需求已经增加，但是电路图案之间的间距已经减小。因此，电路设计也变得更加复杂。
因为在光刻中使用的光的尺寸(例如，波长)与电路图案之间的间距相比可能较大，所以在曝光步骤中晶片上可能出现缺陷。晶片上的缺陷可能导致使用该晶片制造的半导体器件的故障。为此，晶片上的缺陷可能被认为是降低半导体器件的可靠性和生产率的关键因素。因此，对于推断晶片缺陷的高准确度测试过程有很大的需求。
发明内容
本公开的示例实施例提供了一种在无需单独的模块或检测器的情况下、基于机器学习推断晶片上的缺陷的系统和方法。
根据实施例，晶片缺陷推断系统包括处理电路，该处理电路被配置为：组合第一图像和第二图像以生成组合图像，第一图像包括在半导体晶片上形成的电路图案的成像，并且第二图像包括用于在半导体晶片上实现电路图案的掩模的布局图像的成像；基于组合图像推断与在半导体晶片上形成的电路图案相关联的缺陷；以及基于机器学习生成包括缺陷信息的输出图像。
根据实施例，被配置为推断在半导体晶片上形成的电路图案的缺陷的设备的操作方法包括：组合第一图像和第二图像以生成组合图像，第一图像包括在半导体晶片上形成的电路图案的成像，并且第二图像包括用于在半导体晶片上实现电路图案的掩模的布局图像的成像；基于该设备的机器学习操作，根据该组合图像生成输出图像，该输出图像包括关于来自该组合图像的缺陷的缺陷信息；以及输出该输出图像。
根据实施例，一种存储包括可由处理器执行的图像生成模型的程序代码的非暂时性计算机可读介质，该程序代码在被执行时使得处理器：组合第一图像和第二图像以生成组合图像，第一图像包括在半导体晶片上形成的电路图案的成像，并且第二图像包括用于在半导体晶片上实现电路图案的掩模的布局图像的成像；以及基于机器学习，根据该组合图像生成输出图像，该输出图像包括电路图案的缺陷信息。
附图说明
通过参考附图详细描述本公开的实施例，本公开的上述和其他目的和特征将变得清楚。
图1是示出根据一些实施例的晶片缺陷推断系统的框图。
图2是示出根据一些实施例的计算设备的配置的框图。
图3是用于描述根据一些实施例的神经形态(neuromorphic)处理器如何基于生成式对抗网络(generative adversarial network，GAN)执行机器学习的图。
图4是用于描述根据本公开的一些实施例的神经形态处理器如何基于条件生成式对抗网络(conditional generative adversarial network，CGAN)执行机器学习的图。
图5A和图5B是用于描述根据一些实施例的由神经形态处理器执行的机器学习操作的流程图。
图6是用于描述根据一些实施例的可由神经形态处理器执行的图像生成模型中包括的鉴别器网络(discriminator network)如何操作的图。
图7是用于描述根据一些实施例的可由神经形态处理器执行的图像生成模型中包括的生成器网络如何操作的图。
图8是示出根据一些实施例的晶片缺陷推断系统中使用的组合图像的图。
图9是用于描述根据一些实施例的晶片缺陷推断系统的输出数据模型的图。
图10A和图10B是表示根据一些实施例的晶片缺陷推断系统的模拟结果的图。
图11是用于描述根据一些实施例的晶片缺陷推断系统的操作方法的流程图。
具体实施方式
下面，可以以本领域普通技术人员容易实现本公开的程度，详细和清楚地描述本公开的实施例。
说明书中使用的术语用于描述实施例，而不是限制本公开。如在说明书中所使用的，单数术语“一”、“一个”和“该”旨在也包括复数形式，除非上下文另有清楚指示。当在说明书中使用时，术语“包括”和/或“包含”指定了步骤、操作、元件和/或组件的存在，但是不排除一个或多个其他步骤、操作、元件、组件和/或其组的存在或添加。
除非另有定义，本说明书中使用的所有术语(包括技术和科学术语)应具有与本公开所属领域的技术人员通常理解的相同含义。术语，如常用词典中定义的术语，不应以理想化或过于正式的意义来解释，除非在此明确定义。在整个说明书中，相同的附图标记表示相同的元件。
图1是示出根据一些实施例的晶片缺陷推断系统10的框图。晶片缺陷推断系统10也可以被称为“晶片监视系统”、“晶片测试系统”、“半导体制造过程监视系统”和/或“半导体制造系统”。晶片缺陷推断系统10可以推断在晶片上实现的电路图案中的缺陷。参考图1，晶片缺陷推断系统10包括测试装置100和计算设备200。下面，将给出计算设备200被描述为单独的组件(例如，独立于测试装置100)的描述。然而，这是示例实施例，并且示例实施例不应局限于此。例如，计算设备200可以以嵌入测试装置100的形式来实现。
测试装置100可以检测晶片上的电路图案的缺陷，并且可以输出晶片的缺陷信息(和/或关于晶片缺陷的信息)。例如，关于晶片(和/或晶片缺陷)的信息可以包括缺陷的位置、缺陷的尺寸、缺陷的形状、缺陷的颜色、缺陷的种类等中的至少一个。在一些示例实施例中，测试装置100可以以图像的形式输出关于晶片(和/或晶片缺陷)的信息。测试装置100可以包括几何验证系统(例如，纳米几何研究(nano geometry research，NGR)装置)、图像检测系统(例如，诸如扫描电子显微镜(scanning electron microscope，SEM)的电子显微镜)等。
测试装置100可以包括和/或连接到用户接口(未示出)。用户接口可以包括用户输入接口和用户输出接口。例如，用户输入接口可以被配置为从用户接收信息，并且可以包括键盘、鼠标、触摸板、麦克风等中的至少一个。用户输出接口可以被配置为向用户输出信息和/或可以包括监视器、光束投影仪、扬声器等中的至少一个。在一些实施例中，如下面进一步详细描述的，当晶片缺陷推断系统10推断出与电路图案相关联的缺陷时，晶片缺陷推断系统10可以通过用户输出接口向用户输出关于缺陷的信息。
在一些示例实施例中，例如其中测试装置100不包括图像检测系统的示例实施例中，可以向测试装置100提供用于检测晶片上的缺陷的图像。例如，输入到测试装置100的图像可以是SEM图像和/或计算机辅助设计(CAD)图像。该图像可以被称为“晶片图像”，并且在一些示例实施例中，可以通过使用扫描电子显微镜(SEM)、通过掩模来扫描在晶片上形成的电路图案来获得该图像。作为为在晶片上实现电路图案而形成的掩模的图像的CAD图像可以包括与计算机系统中产生和/或由计算机系统修改的目标图案相关联的布局图像。然而，这是一个示例实施例，并且示例实施例不应局限于此。例如，如上所述，在一些实施例中，测试装置100可以包括图像检测系统和/或处理电路，使得SEM图像和/或CAD图像中的至少一个由测试装置100产生。
测试装置100可以组合输入的SEM图像和CAD图像以生成组合图像。例如，组合图像可以通过围绕图案轴重叠SEM图像和CAD图像来生成。尽管未在图1中示出，但是测试装置100可以包括对准模块。对准模块可以围绕SEM图像和CAD图像的图案轴执行模板匹配，作为测试装置100用于生成组合图像的预处理。
计算设备200可以与测试装置100通信。计算设备200可以被称为“电子设备”和/或“图像生成设备”。计算设备200可以从测试装置100接收输入数据D1。输入数据D1可以包括SEM图像和CAD图像的组合图像。
计算设备200可以基于深度学习对关于晶片(和/或晶片缺陷)的信息执行机器学习。例如，计算设备200可以基于生成式对抗网络(以下称为“GAN”)对关于晶片(和/或晶片缺陷)的信息执行学习。下面，将给出基于GAN的原理进行实现的描述，但是这是示例实施例，并且示例实施例不应局限于此。例如，在一些实施例中，机器学习可以基于包括在GAN系统中的任何其他网络。例如，机器学习可以基于条件生成式对抗网络(以下称为“CGAN”)。此外，根据一些实施例，机器学习可以基于深度神经网络(DNN)和/或n层神经网络的架构。DNN和/或n层神经网络可以对应于卷积神经网络(CNN)、循环神经网络(RNN)、深度置信网络、受限玻尔兹曼机等。
可替代地和/或附加地，这样的人工智能架构系统可以包括其他形式的机器学习模型，诸如，例如线性和/或逻辑回归、统计聚类、贝叶斯分类、决策树、诸如主成分分析的降维以及专家系统；和/或它们的组合，包括诸如随机森林的集成。在一些示例实施例中，除了多个卷积层之外，人工智能架构系统可以包括池化层(如下面更详细描述的)、全连接层等。
计算设备200还可以基于所学习的缺陷信息来推断晶片上的缺陷。计算设备200可以将包括晶片的缺陷信息的图像数据D2发送到测试装置100。测试装置100可以将从计算设备200获得的晶片的缺陷信息输出到外部、和/或可以在执行测试操作时使用晶片的缺陷信息。在一些实施例中，晶片缺陷推断系统10可以将晶片的缺陷信息输出为图像。从根据本公开的晶片缺陷推断系统10输出的缺陷信息可以包括各种类型的缺陷信息，诸如晶片上的缺陷的位置、缺陷的尺寸、缺陷的形状、缺陷的颜色、缺陷的种类等。
此外，根据一些实施例的晶片缺陷推断系统10可以包括神经形态处理器，该神经形态处理器被配置为基于GAN来执行机器学习，以用于图像转换。因此，根据一些实施例，晶片缺陷推断系统10可以在没有与所有种类的缺陷相关联的数据的情况下检测新类型的缺陷，并且可以减少对晶片上的缺陷的错误检测(例如，假阳性)和/或未检测(例如，假阴性)。
图2是示出根据一些实施例的计算设备200的配置的框图。参考图2，计算设备200可以包括总线210、处理器220、神经形态处理器230、随机访问存储器(RAM)240、调制解调器250和存储装置270。总线210可以在包括在计算设备200中的组件220至250和270之间提供通信通道。
处理器220可以控制计算设备200。例如，处理器220可以执行用于驱动计算设备200的操作系统、固件等。处理器220可以指示神经形态处理器230执行机器学习和/或可以支持神经形态处理器230的机器学习。例如，处理器220可以控制和/或协助神经形态处理器230通过总线210与RAM 240、调制解调器250或存储装置270的通信。
例如，神经形态处理器230可以基于处理器220的指令来执行机器学习。神经形态处理器230可以通过调制解调器250从测试装置100接收图像。神经形态处理器230可以基于接收到的图像执行机器学习。尽管神经形态处理器230在图2中被示为独立于处理器220的组件，但是根据一些实施例，神经形态处理器230可以包括在处理器220中，并且由神经形态处理器230执行的机器学习可以由处理器220执行。
例如，测试装置100、处理器220和/或神经形态处理器230可以包括处理电路(诸如包括逻辑电路的硬件)和/或包括在处理电路(诸如包括逻辑电路的硬件)中；硬件/软件组合(诸如执行软件的处理器)；或者处理电路和硬件/软件的组合。例如，更具体地，处理电路可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、硬件加速器和可编程逻辑单元、微处理器、专用集成电路(ASIC)等。
RAM 240可以作为处理器220和/或神经形态处理器230的工作存储器。RAM 240可以包括易失性存储器(诸如静态随机访问存储器(SRAM)、动态随机访问存储器(DRAM))、非易失性存储器(诸如相变随机访问存储器(PRAM)、磁性随机访问存储器(MRAM)、电阻式随机访问存储器(RRAM)和/或铁电式随机访问存储器(FRAM))等。
调制解调器250可以从测试装置100接收图像，并且可以将接收到的图像传送到神经形态处理器230。尽管测试装置100被示为通过调制解调器250与计算设备200连接，但是这仅仅是示例实施例，并且在一些实施例中，测试装置100和计算设备200可以被集成。此外，尽管未在图2中示出，但是测试装置100可以包括存储图像的图像数据库。图像数据库可以存储与晶片上的电路图案相关联的图像和包括晶片的缺陷信息的图像。例如，图像数据库可以存储被输入到计算设备200的组合图像和从计算设备200获得的指示缺陷信息的图像。在一些实施例中，图像数据库可以包括计算机可访问介质(未示出)(例如，非暂时性存储器系统)和/或包括在计算机可访问介质(未示出)(例如，非暂时性存储器系统)中。本文所使用的术语“非暂时性”是对介质本身的限制(例如，有形的，而不是信号)，而不是对数据存储持久性的限制(例如，RAM对ROM)。图像数据库可以包括在存储装置270和/或RAM 240中或者与它们分离。
存储装置270可以存储由处理器220生成的数据。存储装置270可以存储处理器220执行的操作系统或固件的代码。存储装置270可以包括非易失性存储器，诸如PRAM、MRAM、RRAM、FRAM和/或NAND闪存。尽管示出为与RAM 240分离，但这只是示例实施例。例如，在一些示例实施例中，存储装置270、RAM 240和/或图像数据库可以包括单独的计算机可访问介质或包括在单独的计算机可访问介质中、包括共享的计算机可访问介质的不同区域或包括在共享的计算机可访问介质的不同区域中、和/或共享计算机可访问介质。在一些实施例中，计算机可访问介质还可以包括用于晶片缺陷推断系统10的操作的指令。
图3是用于描述根据一些实施例的神经形态处理器230(参考图2)如何基于GAN执行机器学习的图。根据一些实施例，神经形态处理器230可以通过机器学习获得能够在晶片上发生的缺陷的信息。例如，神经形态处理器230可以使用基于GAN的机器学习来推断缺陷。参考图3，神经形态处理器230执行的基于GAN的图像生成模型可以包括生成器网络231和鉴别器网络232。生成器网络231可以被称为“生成器”和/或“生成单元”，而鉴别器网络232可以被称为“鉴别器”和/或“鉴别单元”。
鉴别器网络232可以接收真组合图像image_real和/或假组合图像image_fake，并且可以确定输入图像(例如，接收到的图像)是真的还是假的。这里，真组合图像image_real是指被输入到神经形态处理器230的且是通过组合作为缺陷检测目标的晶片的SEM图像和CAD图像而获得的图像；而假组合图像image_fake是指由生成器网络231基于输入向量生成的组合图像。
神经形态处理器230可以执行第一机器学习，该第一机器学习允许鉴别器网络232将真组合图像image_real确定为真，并将假组合图像image_fake确定为假。例如，鉴别器网络232可以对输入的真组合图像image_real和/或输入的假组合图像image_fake执行以下操作中的至少一个：卷积操作、池化操作、下采样操作、乘法操作、加法操作、激活操作等。通过上述操作，鉴别器网络232可以输出指示输入图像是真还是假的信号。将参考图6更全面地描述鉴别器网络232的操作。
神经形态处理器230可以更新和/或调整包括在鉴别器网络232中的节点(未示出)的权重和/或偏差。例如，在鉴别器网络232错误地将真组合图像image_real确定为假的情况下，可以更新和/或调整权重和/或偏差。类似地，在鉴别器网络232将假组合图像image_fake确定为真情况下，神经形态处理器230可以更新和/或调整包括在鉴别器网络232中的节点的权重和/或偏差。
神经形态处理器230还可以在生成器网络231上执行第二机器学习，使得从生成器网络231生成的假组合图像image_fake被鉴别器网络232确定为真。在一些实施例中，第二机器学习可以在第一机器学习完成之后和/或与第一机器学习并行地执行。生成器网络231可以对输入向量执行以下操作中的至少一个：逆卷积操作、反池化操作、上采样操作、乘法操作、加法操作和/或激活操作。通过上述操作，生成器网络231可以基于输入向量生成假组合图像image_fake。将参考图7更全面地描述生成器网络231的操作。
在第二机器学习开始时，在鉴别器网络232将由生成器网络231生成的假组合图像image_fake确定为假的情况下，神经形态处理器230可以更新或调整包括在生成器网络231中的节点的权重或偏差。当第二机器学习完成时，鉴别器网络232可以将由生成器网络231生成的假组合图像image_fake确定为真、可以以约50％的概率将由生成器网络231生成的假组合图像image_fake确定为真、或者可以以约50％的概率将由生成器网络231生成的假组合图像image_fake确定为假。例如，鉴别器网络232可能无法准确地确定从生成器网络231输出的假组合图像image_fake是真还是假，因此，生成器网络231可能欺骗鉴别器网络232。
由生成器网络231生成的假组合图像image_fake可以以图像数据image_data的形式从计算设备200(参考图1)输出到测试装置100(参考图1)。图像数据image_data可以包括作为缺陷检测目标的晶片的缺陷信息。能够被提取的晶片缺陷信息可以包括各种类型的缺陷特征，诸如缺陷的位置、缺陷的尺寸、缺陷的形状、缺陷的颜色和缺陷的种类。
图4是用于描述根据一些实施例的神经形态处理器230(参考图2)如何基于CGAN执行机器学习的图。在一些示例实施例中，基于CGAN的机器学习可以类似于和/或相同于基于GAN的机器学习(例如，在驱动原理方面)，但是可以另外包括被应用于生成器网络231和鉴别器网络232的输入数据的条件“C”。例如，在执行基于CGAN的机器学习时，可以向生成器网络231提供输入向量“Vector”和条件“C”，并且可以向鉴别器网络232提供真组合图像image_real和条件“C”。在一些实施例中，条件“C”可以是辅助信息，诸如真组合图像image_real和/或假组合图像image_fake的类别标签和/或缺陷信息、和/或与真组合图像image_real和/或假组合图像image_fake的类别标签和/或缺陷信息相关的辅助信息。生成器网络231和鉴别器网络232中的每一个的机器学习、图像生成操作和图像确定操作可以在条件“C”被应用于输入数据的状态下执行。
图5A和图5B是用于描述根据一些实施例的由神经形态处理器230(参考图2)执行的机器学习操作的流程图。图5A是用于描述鉴别器网络232(参考图3和/或图4)执行的示例机器学习操作的流程图，而图5B是用于描述生成器网络231(参考图3和/或图4)执行的示例机器学习操作的流程图。为了便于描述，将要参考图5A描述的鉴别器网络232的示例机器学习操作可以被称为“第一机器学习”，而将要参考图5B描述的生成器网络231的示例机器学习操作可以被称为“第二机器学习”。
参考图5A，在操作S110中，鉴别器网络232可以接收图像数据。图像数据可以包括与SEM图像和CAD图像的组合相对应的真组合图像、从生成器网络231生成的假组合图像和/或一般能够在晶片上的电路图案处出现的缺陷图像。
在操作S120中，鉴别器网络232可以执行第一机器学习。可以执行第一机器学习来确定输入到鉴别器网络232的数据是真还是假。鉴别器网络232可以通过多个卷积层和多个池化层的各种操作来执行第一机器学习。将参考图6更全面地描述多个卷积层和多个池化层的操作。
在操作S130中，鉴别器网络232可以确定输入图像是真还是假。尽管操作S120和操作S130被示为单独的步骤，但这是为了便于描述；并且在一些示例实施例中，可以通过操作S120的机器学习来确定输入图像是真还是假、和/或可以基于操作S120的机器学习的结果来确定输入图像是真还是假。在以下情况下，过程行进到操作S140：输入到鉴别器网络232的真组合图像被鉴别器网络232确定为假(即使真组合图像被输入到鉴别器网络232)、和/或输入到鉴别器网络232的假组合图像被鉴别器网络232确定为真(即使假组合图像被输入到鉴别器网络232)。同时，在以下情况下，过程行进到操作S150：真组合图像被输入到鉴别器网络232并且被鉴别器网络232确定为真、和/或其中假组合图像被输入到鉴别器网络232并且被鉴别器网络232确定为假。
在操作S140中，基于操作S130中的确定结果，鉴别器网络232可以更新和/或调整包括在鉴别器网络232中的节点的权重和/或偏差。在鉴别器网络232的权重和/或偏差被更新和/或调整之后，过程行进到操作S120以重复执行第一机器学习。
在操作S150中，鉴别器网络232可以确定真组合图像被确定为真的概率是否收敛到大约50％。当真组合图像被确定为真的概率和假组合图像被确定为假的概率收敛到大约50％时，可以终止第一机器学习的过程。同时，当真组合图像被确定为真并且假组合图像被确定为假的概率没有收敛到大约50％时，鉴别器网络232可以返回到操作S120以重复执行第一机器学习。
参考图5B，在操作S210中，生成器网络231可以接收输入向量。生成器网络231可以基于输入向量生成假组合图像。在一些实施例中，输入向量可以取决于高斯分布来分布。
在操作S220中，生成器网络231可以执行第二机器学习，使得由生成器网络231生成的假组合图像被鉴别器网络232确定为真。例如，生成器网络231可以基于鉴别器网络232的假阳性和/或假阴性结果来生成假组合图像。生成器网络231可以通过多个逆卷积层和多个反池化层的各种操作来执行第二机器学习。将参考图7更全面地描述多个逆卷积层和多个反池化层的操作。
在操作S230中，生成器网络231可以基于第二机器学习生成假组合图像。尽管操作S220和操作S230被示为单独的步骤，但这是为了描述方便；并且在一些示例实施例中，操作S220的机器学习可以生成假图像和/或假图像可以基于操作S220的机器学习的结果来生成。这样生成的假组合图像可以包括关于能够在晶片上的电路图案处出现的缺陷的多条信息，并且假组合图像可以被传送到鉴别器网络232和/或可以作为输出数据被输出到外部。
在操作S240中，生成器网络231可以接收鉴别器网络232将假组合图像确定为真组合图像还是假组合图像的指示。当鉴别器网络232将假组合图像确定为假时，程序行进到操作S250。当鉴别器网络232将假组合图像确定为真的时，过程行进到操作S260。
在操作S250中，生成器网络231可以基于操作S240中的确定结果来更新和/或调整包括在生成器网络231中的节点的权重和/或偏差。在生成器网络231的权重和/或偏差被更新和/或调整之后，过程进行到操作S220以重复执行第二机器学习。
在操作S260中，生成器网络231可以确定假组合图像被确定为真的概率是否收敛到大约50％。当假组合图像被确定为真的概率收敛到大约50％时，可以终止第二机器学习的过程。同时，当假组合图像被确定为真的概率没有收敛到大约50％时，生成器网络231可以返回到操作S220以重复执行第二机器学习。
图6是用于描述根据一些实施例的可由神经形态处理器230执行的图像生成模型中包括的鉴别器网络232(参考图3或图4)如何操作的图。神经形态处理器230可以向鉴别器网络232输入真组合图像和/或假组合图像。随着组合图像通过多个层，组合图像的尺寸可以逐渐减小。例如，鉴别器网络232的操作可以类似于和/或相同于卷积神经网络(CNN)的操作。鉴别器网络232可以提取组合图像的特征，以确定组合图像是真还是假。
鉴别器网络232可以通过将滤波器(或核或者矩阵)应用于组合图像并对与滤波器和/或滤波器值相对应的组合图像的采样值重复执行卷积运算来生成特征图像。鉴别器网络232可以通过对从卷积层输出的特征图像重复执行平均池化操作和/或最大池化操作来缩小特征图像的尺寸(和/或维度)，其中该组合图像通过池化层被输入到该卷积层。池化可以被称为“下采样”。
在神经形态处理器230的控制下，组合图像可以经过包括在鉴别器网络232中的多个卷积层和多个池化层，并且层数不限于图6所示的示例。一个卷积层和一个池化层可以被统称为一个卷积/池化层。在一些实施例中，条件“C”(参考图4)可以被应用于这些层之一。例如，条件“C”可以被应用于卷积层、池化层和/或卷积/池化层。
鉴别器网络232可以对经过多个卷积层和多个池化层的输出数据(或特征图像)进行整形和/或对经过多个卷积层和多个池化层的输出数据(或特征图像)的尺寸进行变换。如果不必要，则可以省略对输出数据的整形。鉴别器网络232可以对经过多个卷积层和多个池化层的输出数据执行激活操作，并且可以输出指示组合图像是真还是假的信号。
图7是用于描述根据一些实施例的可由神经形态处理器230执行的图像生成模型中包括的生成器网络231(参考图3和/或图4)如何操作的图。神经形态处理器230可以向生成器网络231输入输入向量。随着输入向量经过生成器网络231的多个层，输入向量的尺寸(和/或维度)可以逐渐扩大(和/或扩展)。生成器网络231可以对应于前向传播，而鉴别器网络232(参考图3或图4)可以对应于后向传播。例如，生成器网络231的操作可以类似于逆卷积神经网络的操作。
神经形态处理器230可以对输入向量(和/或维度)进行整形和/或对输入向量(和/或维度)的尺寸进行变换，以便将输入向量输入到生成器网络231的层。如果不必要，则可以省略对输出向量的整形。生成器网络231可以通过对输入向量重复执行反池化操作来扩大输入向量的尺寸。反池化可以被称为“上采样”。生成器网络231可以通过对从反池化层输出的数据重复执行逆卷积操作(和/或转置卷积操作)(在图7中由Deconv1、Deconv2、Deconv3和Deconv4标记)来生成特征图像。在神经形态处理器230的控制下，输入向量可以经过包括在生成器网络231中的多个反池化层和多个逆卷积层，并且层数不限于图7所示的示例。一个反池化层和一个逆卷积层可以被统称为一个反池化/逆卷积层。生成器网络231可以通过允许输入向量经过多个反池化层和多个逆卷积层来输出组合图像。
图8是示出根据一些实施例的在晶片缺陷推断系统10中使用的组合图像B3的图。根据一些实施例，可以通过围绕图案轴(未示出)重叠SEM图像B1和CAD图像B2来生成组合图像B3。SEM图像B1可以包括通过使用扫描电子显微镜(SEM)扫描在晶片上形成的电路图案所获得的图像。CAD图像B2可以包括用于在晶片上压印电路图案的掩模的布局图像。
可以向包括在晶片缺陷推断系统10中的测试装置100(参考图1)提供SEM图像B1和CAD图像B2。测试装置100可以重叠SEM图像B1和CAD图像B2，以生成组合图像B3。在重叠SEM图像B1和CAD图像B2之前，测试装置100可以执行对准操作以用于执行模板匹配。可以向计算设备200(参考图1)提供来自测试装置100的组合图像B3。根据本公开的晶片缺陷推断系统10可以基于组合图像B3执行生成器网络231(参考图3和/或图4)和鉴别器网络232(参考图3和/或图4)的机器学习。晶片缺陷推断系统10可以提取各种类型的缺陷信息，诸如晶片上的缺陷的种类、缺陷的尺寸、缺陷的颜色、缺陷的位置和/或缺陷的形状。晶片缺陷推断系统10的计算设备200可以基于机器学习从作为输入数据的组合图像B3中提取缺陷信息。
图9是用于描述根据一些实施例的晶片缺陷推断系统10的输出数据模型的图。除了对缺陷位置的分类之外，根据一些实施例的晶片缺陷推断系统10可以准确地推断各种其他类型的缺陷信息，诸如缺陷的尺寸、缺陷的形状、缺陷的颜色和/或缺陷的种类。因此，晶片缺陷推断系统10可以使用分割模型和/或热图模型作为输出数据模型。
例如，在一些实施例中，晶片缺陷推断系统10可以基于分割模型生成指示晶片上的电路图案的缺陷的图像。分割模型可以是预测图像的每个像素所属类别的模型，并且可以对图像的所有像素做出预测。分割模型可以用显示缺陷信息的灰度模型和/或红、绿、蓝(RGB)模型来实现。在一些实施例中，用灰度模型实现的分割模型可以是二元模型。分割模型可以从背景中生成以像素为单位分割的缺陷图像，例如，如图9中所公开的。然而，分割模型可以根据缺陷的类型根据特定通道信息推断缺陷，而不需要单独的分类模块。根据分割模型，随着包括在生成器网络231(参考图3和/或图4)和鉴别器网络232(参考图3和/或图4)中的层数增加，缺陷推断图像的精细度可能增加。
在分割模型用于生成器网络231和鉴别器网络232的机器学习的一些实施例中，在组合图像没有以像素为单位被分割的情况下，由生成器网络231生成的假组合图像的可靠性可能降低。因此，在晶片缺陷推断系统10基于分割模型来驱动的情况下，为了使输出数据的可靠性高，晶片缺陷推断系统10可以细化常规缺陷图像，并且可以使用与缺陷部分相关联的分割图像作为学习数据。分割图像的尺寸可以至少是组合图像的像素的尺寸。
在一些实施例中，晶片缺陷推断系统10可以基于热图模型生成指示晶片上的电路图案的缺陷的图像。生成器网络231可以以类似于分割模型的方式生成指示晶片上的电路图案的缺陷的输出图像。热图模型可以基于高斯分布来执行缺陷预测，而不是以像素为单位分割图像来执行缺陷预测。此外，热图模型可以根据缺陷的类型根据特定通道信息推断缺陷，而无需单独的分类模块。即使在热图模型中，随着包括在生成器网络231(参考图3和/或图4)和鉴别器网络232(参考图3和/或图4)中的层数增加，缺陷推断图像的精细度可能增加。
在生成器网络231和鉴别器网络232的学习中使用热图模型的情况下，与分割模型相比，基于不准确的缺陷信息的学习是可能的。例如，即使包括在常规缺陷图像中的缺陷对象的形状不准确或者缺陷对象的形状不清楚，也可以通过使用热图模型来防止从生成器网络231生成低准确度的假组合图像。在热图模型的情况下，可以通过计算缺陷的平均位置、生成与平均位置相关联的高斯热图以及基于高斯热图执行学习来生成使得能够更准确地推断缺陷的假组合图像。
晶片缺陷推断系统10可以基于分割模型和热图模型之一生成图像。此外，根据本公开的晶片缺陷推断系统10可以基于分割模型和热图模型的集成模型来生成图像。在晶片缺陷推断系统10是基于集成模型来驱动的情况下，缺陷推断的准确性可以被进一步提高。
图10A和图10B是指示根据一些实施例的晶片缺陷推断系统10(参考图1)的模拟结果的图。图10A和图10B示出了输入图像B4和B7、目标图像B5和B8以及作为晶片缺陷推断系统10的模拟结果的输出图像B6和B9。图10A示出了基于分割模型的晶片缺陷推断系统10的模拟图像，而图10B示出了基于热图模型的晶片缺陷推断系统10的模拟图像。
在图10A中，输入图像B4是通过组合作为缺陷检测目标的晶片的SEM图像和晶片工艺中使用的掩模的CAD图像而获得的组合图像。输入图像B4可以被输入到包括在晶片缺陷推断系统10中的测试装置100(参考图1)，以在测试装置100处被检测，并且可以以组合图像的形式被输入到计算设备200(参考图1)。在组合SEM图像和CAD图像之前，测试装置100可以首先执行对准操作以进行模板匹配。
目标图像B5是指从晶片缺陷推断系统10绘制的目标图像。生成器网络231(参考图3和/或图4)可以基于由鉴别器网络232(参考图3和/或图4)执行的第一机器学习和由生成器网络231执行的第二机器学习来生成类似于目标图像B5的输出图像B6。输出图像B6可以指示各种类型的缺陷信息，诸如作为缺陷检测目标的晶片上的缺陷的位置、缺陷的尺寸、缺陷的形状、缺陷的颜色以及缺陷的种类。输出图像B6的可靠性可以与计算设备200针对缺陷执行的机器学习的水平以及计算设备200中的神经形态处理器230(参考图2)的生成器网络231和鉴别器网络232中包括的层数成比例。
在图10B中，同样，当与SEM图像和CAD图像的组合图像相对应的输入图像B7被输入到计算设备200时，可以基于目标图像B8生成输出图像B9。与基于分割模型的图10A的结果不同，可以基于热图模型生成图10B的结果(例如，输出图像B9)。因为热图模型使用与缺陷信息相关联的高斯分布，所以与图10A的分割模型相比，推断晶片上的电路图案的缺陷可能更容易。
图11是用于描述根据一些实施例的晶片缺陷推断系统10(参考图1)的操作方法的流程图。在操作S310中，晶片缺陷推断系统10可以接收第一图像数据。第一图像数据可以包括SEM图像和CAD图像、或者可以包括用于学习缺陷信息的常规缺陷图像。
在操作S320中，晶片缺陷推断系统10可以执行第一机器学习。在这种情况下，第一机器学习是指用于确定被输入到鉴别器网络232(参考图3和/或图4)的图像数据是真还是假的学习。参考图5A详细描述了鉴别器网络232的第一机器学习。
在操作S330中，晶片缺陷推断系统10可以执行第二机器学习。在这种情况下，第二机器学习是指用于将由生成器网络231(参考图3和/或图4)生成的图像数据确定为真的学习。参考图5B详细描述了生成器网络231的第二机器学习。
在操作S340中，晶片缺陷推断系统10可以接收第二图像数据。第二图像数据可以包括作为缺陷检测目标的晶片的SEM图像和CAD图像。从外部输入的SEM图像和CAD图像可以由测试装置100组合(参考图1)。
在操作S350中，晶片缺陷推断系统10可以围绕图案轴对在操作S340中输入的SEM图像和CAD图像进行对准，以对SEM图像和CAD图像执行模板匹配。测试装置100可以组合围绕图案轴对准的SEM图像和CAD图像，以生成组合图像。然而，在一些实施例中，可以省略操作S350。
在操作S360中，晶片缺陷推断系统10可以基于组合图像生成包括关于作为检查目标的晶片上的电路图案中存在的缺陷的信息的图像。缺陷信息可以包括缺陷的位置、缺陷的尺寸、缺陷的颜色、缺陷的种类等。
在操作S370中，晶片缺陷推断系统10可以输出在操作S360中生成的图像。包括关于晶片上的电路图案的缺陷信息的图像可以通过用户输出接口可视地诶传送给用户。在一些实施例中，缺陷信息可以包括电路图案将被重新处理和/或丢弃的指示。
在操作S380中，基于关于晶片上的电路图案的缺陷信息，可以修改电路图案、晶片和/或掩模以解决推断出的缺陷。例如，在一些示例实施例中，电路图案和/或晶片被重新处理和/或丢弃。例如，可以基于缺陷的类型和/或严重性对电路图案和/或晶片进行重新处理(例如，在缺陷是可修复的情况下)和/或丢弃。在一些实施例中，可以修改与电路图案相关联的掩模，以降低形成推断出的缺陷的可能性。在一些实施例中，可以省略操作S380。
根据本公开，通过推断各种类型的缺陷特征，诸如晶片上的缺陷的位置、缺陷的尺寸、缺陷的形状、缺陷的颜色、缺陷的种类等，可以降低在晶片上出现缺陷的概率。
根据本公开，因为在没有包括关于所有类型的缺陷的信息的数据的情况下通过机器学习推断出新类型的缺陷，所以在检测晶片上的缺陷时可能发生的错误检测和未检测可以减少。
尽管已经参考本发明的一些示例实施例描述了本发明，但是对于本领域的普通技术人员来说显而易见的是，在不脱离如所附权利要求所述的本发明的精神和范围的情况下，可以对本发明做出各种改变和修改。

Claims (20)

1.一种晶片缺陷推断系统，包括：
处理电路，所述处理电路被配置为
组合第一图像和第二图像以生成组合图像，所述第一图像包括在半导体晶片上形成的电路图案的成像，并且所述第二图像包括用于在所述半导体晶片上实现所述电路图案的掩模的布局图像的成像；
通过执行机器学习，基于所述组合图像推断与在所述半导体晶片上形成的电路图案相关联的缺陷；以及
基于所述机器学习生成包括关于所述缺陷的缺陷信息的输出图像。
2.根据权利要求1所述的晶片缺陷推断系统，其中，所述机器学习是基于生成式对抗网络GAN的。
3.根据权利要求1所述的晶片缺陷推断系统，其中，所述机器学习是基于条件生成式对抗网络CGAN的。
4.根据权利要求1所述的晶片缺陷推断系统，其中，生成组合图像包括：围绕图案轴对准所述第一图像和所述第二图像，以及组合对准后的第一图像和第二图像。
5.根据权利要求1所述的晶片缺陷推断系统，还包括：
随机访问存储器；以及
存储装置，
其中，所述处理电路包括：被配置为执行所述机器学习并生成所述输出图像的至少一个神经形态处理器，以及被配置为控制所述神经形态处理器的处理器，
其中，所述随机访问存储器被配置为所述神经形态处理器的工作存储器，并且
其中，所述存储装置被配置为存储由所述处理器生成的数据。
6.根据权利要求5所述的晶片缺陷推断系统，其中，所述神经形态处理器被配置为
基于输入向量生成假组合图像；以及
确定所述组合图像或所述假组合图像是真还是假。
7.根据权利要求6所述的晶片缺陷推断系统，其中，所述神经形态处理器被配置为
执行第一机器学习，以确定所述组合图像或所述假组合图像是真还是假，以及
执行第二机器学习，以生成用于训练所述第一机器学习的假组合图像。
8.根据权利要求1所述的晶片缺陷推断系统，其中，所述处理电路基于分割模型、热图模型或与所述分割模型和所述热图模型的组合相对应的组合模型中的至少一个来生成所述输出图像。
9.根据权利要求1所述的晶片缺陷推断系统，其中，所述缺陷信息包括所述缺陷的位置、所述缺陷的尺寸、所述缺陷的颜色或所述缺陷的种类中的至少一个。
10.一种推断在半导体晶片上形成的电路图案中的缺陷的方法，所述方法包括：
组合第一图像和第二图像以生成组合图像，所述第一图像包括在半导体晶片上形成的电路图案的成像，并且所述第二图像包括用于在所述半导体晶片上实现所述电路图案的掩模的布局图像的成像；
基于机器学习操作，根据所述组合图像生成输出图像，所述输出图像包括关于所述缺陷的缺陷信息；以及
输出所述输出图像。
11.根据权利要求10所述的方法，还包括：
围绕图案轴对准所述第一图像和所述第二图像。
12.根据权利要求10所述的方法，其中，所述机器学习操作是基于生成式对抗网络GAN的。
13.根据权利要求10所述的方法，其中，所述机器学习操作是基于条件生成式对抗网络CGAN的。
14.根据权利要求10所述的方法，其中
所述机器学习包括第一机器学习和第二机器学习，
所述第一机器学习由鉴别器网络执行，以确定输入图像是真还是假，并且
所述第二机器学习由生成器网络执行，以生成由所述鉴别器网络确定为真的假组合图像。
15.根据权利要求10所述的方法，其中，基于分割模型、热图模型或与所述分割模型和所述热图模型的组合相对应的组合模型中的至少一个来生成所述输出图像。
16.根据权利要求10所述的方法，其中，所述缺陷信息包括所述缺陷的位置、所述缺陷的尺寸、所述缺陷的颜色或所述缺陷的种类中的至少一个。
17.一种存储包括图像生成模型的、由处理器执行的程序代码的非暂时性计算机可读介质，所述程序代码在被执行时使得所述处理器：
组合第一图像和第二图像以生成组合图像，所述第一图像包括在半导体晶片上形成的电路图案的成像，并且所述第二图像包括用于在所述半导体晶片上实现所述电路图案的掩模的布局图像的成像；以及
基于机器学习，根据所述组合图像生成输出图像，所述输出图像包括所述电路图案的缺陷信息。
18.根据权利要求17所述的非暂时性计算机可读介质，其中，所述机器学习是基于生成式对抗网络GAN的。
19.根据权利要求17所述的非暂时性计算机可读介质，其中，所述机器学习是基于条件生成式对抗网络CGAN的。
20.根据权利要求17所述的非暂时性计算机可读介质，其中，基于分割模型、热图模型或与所述分割模型和所述热图模型的组合相对应的组合模型中的至少一个来生成所述输出图像。
CN202111170392.2A 2020-10-05 2021-10-08 用于检测晶片上的缺陷的设备和方法 Pending CN114388380A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200128348A KR20220045499A (ko) 2020-10-05 2020-10-05 웨이퍼 상의 결함을 추론하는 시스템 및 방법
KR10-2020-0128348 2020-10-05

Publications (1)

Publication Number Publication Date
CN114388380A true CN114388380A (zh) 2022-04-22

Family

ID=80932560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111170392.2A Pending CN114388380A (zh) 2020-10-05 2021-10-08 用于检测晶片上的缺陷的设备和方法

Country Status (3)

Country Link
US (1) US20220108436A1 (zh)
KR (1) KR20220045499A (zh)
CN (1) CN114388380A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11900534B2 (en) * 2021-07-30 2024-02-13 The Boeing Company Systems and methods for synthetic image generation
US11651554B2 (en) * 2021-07-30 2023-05-16 The Boeing Company Systems and methods for synthetic image generation
US11830176B2 (en) * 2021-09-12 2023-11-28 Nanya Technology Corporation Method of measuring a semiconductor device
KR102513580B1 (ko) * 2022-05-06 2023-03-24 주식회사 스캐터엑스 웨이퍼분류모델 학습을 위한 웨이퍼 이미지를 생성하는 방법 및 그 장치와, 이를 이용하여 웨이퍼분류모델을 생성하는 방법 및 그 장치
CN116433661B (zh) * 2023-06-12 2023-08-18 锋睿领创(珠海)科技有限公司 多任务学习的半导体晶圆检测方法、装置、设备及介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11880193B2 (en) * 2019-07-26 2024-01-23 Kla Corporation System and method for rendering SEM images and predicting defect imaging conditions of substrates using 3D design
KR20220051216A (ko) * 2019-09-20 2022-04-26 에이에스엠엘 네델란즈 비.브이. 머신 러닝을 사용한 웨이퍼 검사용 예측 이미지 생성 시스템 및 방법
US11450012B2 (en) * 2019-10-31 2022-09-20 Kla Corporation BBP assisted defect detection flow for SEM images
US11449711B2 (en) * 2020-01-02 2022-09-20 Applied Materials Isreal Ltd. Machine learning-based defect detection of a specimen
WO2021183473A1 (en) * 2020-03-09 2021-09-16 Nanotronics Imaging, Inc. Defect detection system
US12020417B2 (en) * 2020-04-24 2024-06-25 Camtek Ltd. Method and system for classifying defects in wafer using wafer-defect images, based on deep learning
US11774371B2 (en) * 2020-05-22 2023-10-03 Kla Corporation Defect size measurement using deep learning methods

Also Published As

Publication number Publication date
KR20220045499A (ko) 2022-04-12
US20220108436A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
CN114388380A (zh) 用于检测晶片上的缺陷的设备和方法
JP7122386B2 (ja) 低解像度画像における欠陥検出のためのニューラルネットワークのトレーニング
US9965901B2 (en) Generating simulated images from design information
US11580375B2 (en) Accelerated training of a machine learning based model for semiconductor applications
TWI834916B (zh) 基於機器學習的取樣缺陷檢測
US10679333B2 (en) Defect detection, classification, and process window control using scanning electron microscope metrology
CN108475649B (zh) 通过异常值检测的特征选择及自动化工艺窗监测
KR20180090385A (ko) 반도체 애플리케이션을 위한 기계 학습 기반의 모델의 가속 트레이닝
US12007335B2 (en) Automatic optimization of an examination recipe
US20210397170A1 (en) Implementation of deep neural networks for testing and quality control in the production of memory devices
EP4266246A1 (en) Automated defect classification and detection
US11593657B2 (en) Machine learning device and machine learning method of machine learning device
TWI786570B (zh) 生成可用於檢查半導體樣本的訓練集
TWI763451B (zh) 利用自動地選擇演算法模組來檢驗樣本的系統、方法、和非暫時性電腦可讀媒體
CN114219749B (zh) 样本的模拟图像的确定
WO2022082692A1 (zh) 一种光刻热点检测方法、装置、存储介质及设备
WO2022235494A1 (en) Deep generative model-based alignment for semiconductor applications
KR20230069153A (ko) 웨이퍼 상의 반도체 구조에 대한 결함 검출
Lechien et al. Automated Semiconductor Defect Inspection in Scanning Electron Microscope Images: a Systematic Review
US10134124B2 (en) Reference image contour generation
CN112560935B (zh) 一种提升缺陷检测性能的方法
US20230069493A1 (en) Method, electronic device and operating method of electronic device and manufacture of semiconductor device
US20230281792A1 (en) Operating method of electronic device including processor executing semiconductor layout simulation module based on machine learning
WO2023112302A1 (ja) 教師データ作成支援装置、教師データ作成支援方法
WO2023033884A1 (en) Implementation of deep neural networks for testing and quality control in the production of memory devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination