CN114387906A - 改进放大器电路的转换速率的方法和使用其的显示装置 - Google Patents
改进放大器电路的转换速率的方法和使用其的显示装置 Download PDFInfo
- Publication number
- CN114387906A CN114387906A CN202111165215.5A CN202111165215A CN114387906A CN 114387906 A CN114387906 A CN 114387906A CN 202111165215 A CN202111165215 A CN 202111165215A CN 114387906 A CN114387906 A CN 114387906A
- Authority
- CN
- China
- Prior art keywords
- code
- slew rate
- rate improvement
- improvement circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 230000006872 improvement Effects 0.000 claims abstract description 74
- 230000004044 response Effects 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 12
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 11
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 11
- 230000008859 change Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 102100026038 Lens fiber membrane intrinsic protein Human genes 0.000 description 4
- 101710115990 Lens fiber membrane intrinsic protein Proteins 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 1
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2074—Display of intermediate tones using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45231—Two dif amps of the cascode type are paralleled at their input gates or bases
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45273—Mirror types
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
公开了一种改进放大器电路的转换速率的方法和使用其的显示装置。一种用于增大驱动放大器的转换速率的装置包括驱动放大器、转换速率改进电路和控制器。驱动放大器被配置成放大输入电压并且输出输出电压。转换速率改进电路被配置成提供或接收电流以增大驱动放大器的转换速率。控制器被配置成:基于在当前水平线时间期间与驱动放大器的输入电压相对应的第一代码与在下一水平线时间期间与输入电压相对应的第二代码之间的差来控制转换速率改进电路的操作。
Description
相关申请的交叉引用
本申请根据35 USC 119(a)要求于2020年10月16日提交的韩国专利申请第10-2020-0134315号的权益,其全部公开内容出于所有目的通过引用并入本文。
技术领域
以下描述涉及用于改进放大器电路的转换速率的方法和使用该方法的显示装置。
背景技术
随着显示领域中的电路的尺寸越来越大,由于负载电容的增加和水平周期的减小,出现以下现象:输出信号没有响应于输入信号立即从驱动放大器输出而是在一定时间段之后输出。
当施加大的、快速变化的输入信号时,放大器不能立即应对输入信号的变化并且生成具有最大变化率的输出信号,该最大变化率由于放大器的有限性能而是可变的。转换速率是示出输出信号可以响应输入信号和变化的速度的度量。转换速率由放大器的输出信号的变化率表示。
当存在对转换速率的限制时,驱动放大器的输出可能失真。因此,转换速率正成为驱动放大器的重要问题。
发明内容
提供本发明内容以以简化形式介绍下面在具体实施方式中进一步描述的一系列概念。本发明内容不旨在确定所要求保护的主题的关键特征或基本特征,也不旨在用作确定所要求保护的主题的范围的帮助。
在一个一般方面,一种用于增大驱动放大器的转换速率的装置包括驱动放大器、转换速率改进电路和控制器。驱动放大器被配置成放大输入电压并且输出输出电压。转换速率改进电路被配置成提供或接收电流以增大驱动放大器的转换速率。控制器被配置成:基于在当前水平线时间期间与驱动放大器的输入电压相对应的第一代码与在下一水平线时间期间与输入电压相对应的第二代码之间的差来控制转换速率改进电路的操作。
控制器还可以被配置成:设置阈值代码并且基于第一代码与第二代码之间的差和阈值代码的比较结果来控制转换速率改进电路的操作。
控制器还可以被配置成:将第一阈值代码设置为正值,并且将第二阈值代码设置为负值,当通过从第二代码减去第一代码获得的值大于第一阈值代码的值时生成用于控制转换速率改进电路来供应电流的第一执行命令,以及当通过从第二代码减去第一代码获得的值小于第二阈值代码的值时生成用于控制转换速率改进电路来接收电流的第二执行命令。
可以在输入电压被供应至驱动放大器之前生成第一执行命令和第二执行命令。
第一执行命令和第二执行命令可以在驱动放大器的输入电压改变的时间点处操作转换速率改进电路。
控制器还可以被配置成:基于通过从第二代码减去第一代码获得的值的大小确定转换速率改进电路应当操作的时间信息,基于生成的第一执行命令和确定的时间信息来生成用于控制转换速率改进电路的第一控制信号,以及基于生成的第二执行命令和确定的时间信息来生成用于控制转换速率改进电路的第二控制信号。
转换速率改进电路可以包括:第一晶体管,其设置在第一电源电压与驱动放大器的输出节点之间,基于第一控制信号向驱动放大器的输出节点供应电流;以及第二晶体管,其设置在第二电源电压与驱动放大器的输出节点之间,基于第二控制信号从驱动放大器的输出节点接收电流。
第一晶体管可以是P型晶体管,并且第二晶体管是N型晶体管。第一晶体管的源极端可以连接至第一电源电压,第一晶体管的漏极端可以连接至驱动放大器的输出节点,并且第一晶体管的栅极端可以接收第一控制信号。第二晶体管的源极端可以连接至第二电源电压,第二晶体管的漏极端可以连接至驱动放大器的输出节点,并且第二晶体管的栅极端可以接收第二控制信号。
转换速率改进电路还可以包括:多个第三晶体管,所述多个第三晶体管被配置成:当第一晶体管基于第一控制信号导通时允许电流的一部分从驱动放大器的内部流出至第二电源电压;以及多个第四晶体管,所述多个第四晶体管被配置成:当第二晶体管基于第二控制信号导通时从第一电源电压向驱动放大器的内部供应电流。
在另一一般方面,一种显示装置包括栅极驱动器、源极驱动器、显示面板和定时控制器。栅极驱动器被配置成响应于栅极控制信号顺序地将栅极导通信号提供至多条栅极线。源极驱动器被配置成响应于数据控制信号将数字图像数据转换为模拟图像信号,并且将经转换的图像信号提供至多条数据线。显示面板包括设置在多条栅极线和多条数据线的交叉处的多个子像素。定时控制器被配置成:从外部接收视频图像数据,生成数字图像数据,将生成的数字图像数据提供至源极驱动器,并且生成栅极控制信号和数据控制信号。源极驱动器包括:被配置成锁存从定时控制器接收的数字图像数据的数据锁存器;被配置成将锁存的数字图像数据转换为模拟信号的数模转换器(DAC);以及被配置成放大从DAC输出的模拟信号并且将经放大的模拟信号提供至多条数据线的驱动放大器。驱动放大器包括转换速率改进电路,该转换速率改进电路被配置成:基于与在水平线时间期间显示在多个子像素上的模拟信号相对应的数字图像数据来增大转换速率。
源极驱动器还可以包括控制器,该控制器被配置成:设置阈值代码值,并且基于在当前水平线时间期间与驱动放大器的输入电压相对应的数字图像数据的第一代码与作为在下一水平线时间期间与驱动放大器的输入电压相对应的数字图像数据的第二代码之间的差值和阈值代码值的比较结果来控制转换速率改进电路的操作。
定时控制器还可以包括控制器,该控制器被配置成:设置阈值代码值,并且基于在当前水平线时间期间与驱动放大器的输入电压相对应的数字图像数据的第一代码与在下一水平线时间期间与驱动放大器的输入电压相对应的数字图像数据的第二代码之间的差值和阈值代码值的比较结果来控制转换速率改进电路的操作。
控制器还可以被配置成:将第一阈值代码设置为正值,并且将第二阈值代码设置为负值,当通过从第二代码减去第一代码获得的值大于第一阈值代码的值时生成控制转换速率改进电路来供应电流的第一执行命令,以及当通过从第二代码减去第一代码获得的值小于第二阈值代码的值时生成控制转换速率改进电路来接收电流的第二执行命令。
控制器还可以被配置成:在驱动放大器的输入电压被供应至驱动放大器之前生成第一执行命令和第二执行命令。
第一执行命令和第二执行命令可以在驱动放大器的输入电压改变的时间点处操作转换速率改进电路。
控制器还可以被配置成:基于通过从第二代码减去第一代码获得的值的大小确定转换速率改进电路应当操作的时间信息,基于生成的第一执行命令和确定的时间信息来生成用于控制转换速率改进电路的第一控制信号,以及基于生成的第二执行命令和确定的时间信息来生成用于控制转换速率改进电路的第二控制信号。
控制器还可以被配置成:将第一阈值代码设置为正值,并且将第二阈值代码设置为负值,当通过从第二代码减去第一代码获得的值大于第一阈值代码的值时生成控制转换速率改进电路来供应电流的第一执行命令,以及当通过从第二代码减去第一代码获得的值小于第二阈值代码的值时生成控制转换速率改进电路来接收电流的第二执行命令。
控制器还可以被配置成:在驱动放大器的输入电压被供应至驱动放大器之前生成第一执行命令和第二执行命令。
第一执行命令和第二执行命令可以在驱动放大器的输入电压改变的时间点处操作转换速率改进电路。
控制器还可以被配置成:基于通过从第二代码减去第一代码获得的值的大小确定转换速率改进电路应当操作的时间信息,基于生成的第一执行命令和确定的时间信息来生成用于控制转换速率改进电路的第一控制信号,以及基于生成的第二执行命令和确定的时间信息来生成用于控制转换速率改进电路的第二控制信号。
在另一一般方面,一种用于增大驱动放大器的转换速率的方法,该方法包括:设置阈值代码;获得在当前水平线时间期间与驱动放大器的输入电压相对应的数字图像数据的第一代码、以及在下一水平线时间期间与驱动放大器的输入电压相对应的数字图像数据的第二代码;基于第二代码的值与第一代码的值之间的差和阈值代码的值之间的比较结果来生成转换速率改进电路执行命令;响应于生成的执行命令生成转换速率改进电路的操作所需的信息;以及基于生成的信息生成操作转换速率改进电路的控制信号。
阈值代码的设置可以包括:将第一阈值代码设置为正值;以及将第二阈值代码设置为负值。转换速率改进电路执行命令的生成可以包括:当通过从第二代码减去第一代码获得的值大于第一阈值代码时生成第一执行命令;以及当通过从第二代码减去第一代码获得的值小于第二阈值代码时生成第二执行命令。
转换速率改进电路的操作所需的信息的生成可以包括:基于通过从第二代码减去第一代码获得的值的大小来确定转换速率改进电路应当操作的时间信息。
基于生成的信息生成操作转换速率改进电路的控制信号可以包括:基于生成的第一执行命令和确定的时间信息,生成用于控制转换速率改进电路将电流供应至驱动放大器的输出端的第一控制信号;以及基于生成的第二执行命令和确定的时间信息,生成用于控制转换速率改进电路从驱动放大器的输出端接收电流的第二控制信号。
其他特征和方面根据以下详细描述、附图和权利要求将是明显的。
附图说明
图1是概念性地示出根据各种实施方式的显示装置的视图。
图2是示出根据各种实施方式的源极驱动器130的框图。
图3示出了典型放大器的结构。
图4示出了根据另一实施方式的典型放大器的结构,并且示出了包括用于增大驱动放大器的转换速率的转换电路的驱动放大器。
图5是示出根据各种实施方式的用于基于对应于输入电压的代码值来改进放大器的转换速率的方法的框图。
图6是示出用于基于对应于输入电压的代码值来改进放大器的转换速率的控制器510的控制方法的流程图。
图7是示出根据各种实施方式的用于基于对应于输入电压的代码值来改进放大器的转换速率的方法的简化电路图。
图8是示出根据各种实施方式的用于基于对应于输入电压的代码值来改进放大器的转换速率的方法的简化电路图。
图9是驱动放大器135的电路图,该驱动放大器135实现了用于基于对应于输入电压的代码值来改进放大器的转换速率的方法。
图10是根据是否应用本公开内容中提出的转换速率改进方法的输出电压和输出电流的曲线图。
图11是以下视图,该视图示出了当不存在转换速率改进电路时输出电压和输出电流的曲线图、当存在基于输入电压与输出电压之间的差的常规转换速率改进电路时输出电压和输出电流的曲线图、当应用本公开内容中提出的转换速率改进方法时输出电压和输出电流的曲线图。
图12示出了图11中的“A”部分的放大。
遍及附图和详细描述,相同的附图标记指代相同的元件。附图可能不是按比例绘制的,并且为了清楚、说明和方便起见,可能夸大了附图中的元件的相对尺寸、比例和描绘。
具体实施方式
提供以下详细描述以帮助读者获得本文中描述的方法、设备和/或系统的全面理解。然而,在理解了本申请的公开内容之后,本文中描述的方法、设备和/或系统的各种改变、修改和等同物将是明显的。例如,本文中描述的操作序列仅仅是示例,并且不限于本文中阐述的那些,而是如在理解了本申请的公开内容之后将明显的可以改变,除了必须以特定顺序发生的操作之外。此外,为了增加的清晰性和简洁性,可以省略对本领域已知的特征的描述。
本文中描述的特征可以以不同的形式实施,并且不应被解释为限于本文中描述的示例。相反,提供本文中描述的示例仅仅为了说明在理解了本申请的公开内容之后将是明显的实现本文中描述的方法、设备和/或系统的许多可能的方式中的一些方式。
遍及说明书,当诸如层、区域或基板的元素被描述为“在另一元素上”、“连接至”或“耦接至”另一元素时,元素可以直接“在另一元素上”、“连接至”或“耦接至”另一元素,或者可能存在介于其间的一个或更多个其他元素。相比之下,当元素被描述为“直接在另一元素上”、“直接连接至”或“直接耦接至”另一元素时,可能不存在介于其间的其他元素。
如本文中所使用的,术语“和/或”包括相关联的所列项中的任何一个以及相关联的所列项中的任何两个或更多个的任意组合。
尽管在本文中可以使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、部件、区域、层或部分,但是这些构件、部件、区域、层或部分不受这些术语限制。相反,这些术语仅用于将一个构件、部件、区域、层或部分与其他构件、部件、区域、层或部分区分开。因此,在不脱离示例的教导的情况下,本文中描述的示例中提到的第一构件、部件、区域、层或部分也可以被称为第二构件、部件、区域、层或部分。
为了便于描述,在本文中可以使用诸如“在……上方”、“在……上面”、“在……下方”和“在……下面”的空间相对术语来描述如在附图中所示的一个元素与另一元素的关系。除了在附图中描绘的取向之外,这样的空间相对术语旨在涵盖装置在使用或操作中的不同取向。例如,如果附图中的装置被翻转,则相对于另一元素被描述为“在……上方”或“在……上面”的元素将相对于另一元素为“在……下方”或“在……下面”。因此,术语“在……上方”涵盖取决于装置的空间取向的上方取向和下方取向二者。装置也可以以其他方式取向(例如,旋转90度或以其他取向),并且本文中使用的空间相对术语应当被相应地解释。
本文中使用的术语仅用于描述各种示例,并且不应用于限制本公开内容。除非上下文另有明确指示,否则冠词“一”、“一个”和“该”也旨在包括复数形式。术语“包括”、“包含”和“具有”指定存在所述特征、数目、操作、构件、元件和/或其组合,但是不排除存在或添加一个或更多个其他特征、数目、操作、构件、元件和/或其组合。
由于制造技术和/或公差,可能发生附图中所示的形状的变化。因此,本文中描述的示例不限于附图中所示的特定形状,而是包括在制造期间发生的形状的改变。
如在理解了本申请的公开内容之后将明显的,可以以各种方式组合本文中描述的示例的特征。此外,尽管本文中描述的示例具有各种配置,但是如在理解了本申请的公开内容之后将明显的,其他配置也是可能的。
以下描述中所使用的部件的后缀“模块”或“部分”仅考虑到易于说明的便利性而给出或混合,并且其本身不具有任何区分的含义或功能。此外,“模块”或“部分”可以是指软件组件或硬件部件,例如现场可编程门阵列(FPGA)、专用集成电路(ASIC)。“部分”或“模块”执行特定功能。然而,“部分”或“模块”并不意味着限于软件或硬件。“部分”或“模块”可以被配置成放置在可寻址的存储介质中或者被配置成恢复一个或更多个处理器。因此,例如,“部分”或“模块”可以包括诸如软件组件、面向对象的软件组件、类组件和任务组件的组件,并且可以包括过程、功能、属性、步骤、子例程、程序代码段、驱动程序、固件、微代码、电路、数据、数据库、数据结构、表、数组和变量。“部分”或“模块”中提供的部件和功能可以与较少数目的部件和“部分”或“模块”组合,或者还可以划分为附加部件和“部分”或“模块”。
结合本公开内容的一些实施方式描述的方法或算法的操作可以直接在由处理器执行的硬件模块、软件模块或其组合中实施。软件模块可以驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或者本领域已知的任何其他类型的记录介质中。示例性记录介质耦接至处理器,该处理器可以从存储介质读取信息以及向存储介质写入信息。在替选方案中,记录介质可以与处理器成为一体。处理器和记录介质可以驻留在专用集成电路(ASIC)中。ASIC可以驻留在用户终端中。
本公开内容的各种实施方式涉及一种用于改进转换速率的方法,并且更具体地,涉及一种用于改进显示器的源极驱动放大器中的转换速率的方法和实现该方法的装置。
本公开内容中提出的装置和方法允许在不考虑电路操作的物理变化的情况下通过数字阈值代码来确定转换速率改进电路的操作确定因素,使得可以执行转换速率改进电路的更准确的操作。
本公开内容中提出的装置和方法允许在设计范围内自由地选择作为转换速率改进电路的操作条件的数字阈值代码的值,从而使操作的先决条件是可变的。
本公开内容中提出的装置和方法允许随机地确定转换速率改进电路的操作时间。
本公开内容中提出的装置和方法可以在输入信号被施加至驱动放大器的输入端的同时操作转换速率改进电路。
可以从本公开内容获得的有利效果不限于以上提及的效果。此外,本公开内容所属领域的技术人员可以根据以下描述清楚地理解其他未提及的效果。
图1是概念性地示出根据各种实施方式的显示装置的视图。
参照图1,显示装置100可以包括显示面板110、定时控制器120、源极驱动器130和栅极驱动器140。
根据实施方式,显示装置100可以显示图像或视频。例如,显示装置100可以是指能够在智能电话、平板个人计算机(PC)、计算机、相机或可穿戴设备等上显示图像或视频的装置,并且不限于此。
显示面板110可以包括按行和按列布置的多个子像素P。例如,显示面板110可以用以下中的一种来实现:液晶显示器(LCD)、发光二极管(LED)显示器、有机发光二极管(OLED)显示器、有源矩阵OLED(AMOLED)显示器、电致变色显示器(ECD)、数字镜装置(DMD)、致动镜装置(AMD)、光栅光阀(GLV)、等离子显示面板(PDP)、电致发光显示器(ELD)和真空荧光显示器(VFD),并且不限于此。
显示面板110可以包括按行布置的多条栅极线(GL1至GLn,n是自然数)、按列布置的多条数据线(DL1至DLm,m是自然数)以及形成在多条栅极线GL1至GLn与多条数据线DL1至DLm的交叉处的子像素P。显示面板110包括多条水平线。一条水平线包括连接至一条栅极线的子像素P。在一个水平时间H期间,驱动在一条水平线中布置的子像素。在下一水平时间(1H)期间,可以驱动在另一条水平线中布置的子像素。
子像素P可以包括发光二极管(LED)以及独立地驱动发光二极管的二极管驱动电路。二极管驱动电路可以连接至一条栅极线和一条数据线,并且发光二极管可以连接在发光器件驱动电路与电源电压(例如,接地电压)之间。
二极管驱动电路可以包括连接至栅极线GL1至GLn的开关器件,例如薄膜晶体管(TFT)。当从栅极线GL1至GLn施加栅极导通信号并且开关元件接通时,二极管驱动电路可以向发光二极管提供从连接至二极管驱动电路的数据线DL1至DLm接收到的图像信号(或被称为像素信号)。发光二极管可以输出与图像信号相对应的光信号。
子像素P中的每一个可以是输出红色光的红色元件R、输出绿色光的绿色元件G和输出蓝色光的蓝色元件B中的一种。在显示面板110中,红色元件、绿色元件和蓝色元件可以以各种方式布置。根据实施方式,显示面板110的子像素P可以以R、G、B、G或B、G、R、G等的顺序重复布置。例如,显示面板110的子像素P可以根据RGB条纹结构和RGB Pentile结构布置,而不限于此。
栅极驱动器140可以响应于栅极控制信号GCS顺序地将栅极导通信号提供至多条栅极线GL1至GLn。例如,栅极控制信号GCS可以包括指示栅极导通信号输出的起始的栅极起始脉冲、控制栅极导通信号输出时间点的栅极移位时钟等。
当施加栅极起始脉冲时,栅极驱动器140可以响应于栅极移位时钟顺序地生成栅极导通信号(例如,逻辑高栅极电压),并且可以顺序地将栅极导通信号提供至多条栅极线(GL1至GLn)。在此,在没有将栅极导通信号提供至多条栅极线(GL1至GLn)的时间段期间,将栅极截止信号(例如,逻辑低栅极电压)提供至多条栅极线(GL1至GLn)。
源极驱动器130可以响应于数据控制信号DCS将数字图像数据DATA转换为模拟图像信号,并且可以将经转换的图像信号提供至多条数据线(DL1至DLm)。在一个水平时间(1H)期间,源极驱动器130可以将与一条水平线相对应的图像信号提供至多条数据线(DL1至DLm)。
源极驱动器130可以包括将信号传送至数据线(DL1至DLm)的驱动放大器135。
驱动放大器135可以将信号传送至显示面板110。源极驱动器130可以响应于数据控制信号DCS将数字图像数据DATA转换为图像信号。源极驱动器130可以将数字图像数据DATA转换为具有与数字图像数据DATA相对应的灰度电压的图像信号,并且可以通过驱动放大器135将经转换的图像信号输出至多条数据线(DL1至DLm)。
定时控制器120可以从外部接收视频图像数据RGB,可以对视频图像数据RGB执行图像处理或者转换视频图像数据RGB以适合显示面板110的结构,然后可以生成数字图像数据DATA。定时控制器120可以将数字图像数据DATA传送至源极驱动器130。
定时控制器120可以从外部主机设备接收多个控制信号。控制信号可以包括同步信号SYNC(水平同步信号、垂直同步信号)和时钟信号DCLK。
定时控制器120可以基于接收到的控制信号生成用于控制栅极驱动器140和源极驱动器130的栅极控制信号GCS和数据控制信号DCS。定时控制器120可以基于栅极控制信号GCS和数据控制信号DCS控制栅极驱动器140和源极驱动器130的各种操作定时。
根据实施方式,定时控制器120可以基于栅极控制信号GCS控制栅极驱动器140,使得栅极驱动器140驱动多条栅极线(GL1至GLn)。定时控制器120可以基于数据控制信号DCS控制源极驱动器130,使得源极驱动器130将图像信号提供至多条数据线(DL1至DLm)。
尽管定时控制器120、源极驱动器130和栅极驱动器140在图1的实施方式中被示为单独的模块,但是应当理解,定时控制器120、源极驱动器130和栅极驱动器140可以通过集成到一个显示驱动器IC中来制造。
图2是示出根据各种实施方式的源极驱动器130的框图。
图2的框图仅示出了与本公开内容有关的部分,并且可以包括图2中未示出的其他块。
参照图2,源极驱动器130可以包括数据锁存器131、数模(D/A)转换器133和驱动放大器135。数据锁存器131的大小、D/A转换器133的数目以及驱动放大器135的数目可以根据要被驱动的数据线DL1至DLm的数目而改变。在一个实施方式中,当显示面板110具有RGB结构并且支持全高清分辨率时,布置三个R、G和B的1080个子像素电路。因此,其可能需要源极驱动器130驱动总共3240条数据线DL1至DLm。另外,源极驱动器130可以从定时控制器120接收驱动总共3240条数据线DL1至DLm所需的数字图像数据。数字图像数据可以包括在每个水平线时间期间驱动的子像素的子像素数据。
数据锁存器131可以每一个水平时间(1H)从定时控制器120接收子像素数据并临时存储该子像素数据。在实施方式中,数据锁存器131可以同时存储在当前水平线时间期间的子像素数据和在下一水平线时间期间的子像素数据。在实施方式中,数据锁存器131可以包括用于存储在当前水平线时间期间的子像素数据的锁存器和用于临时存储在下一水平线时间期间的子像素数据的锁存器。在实施方式中,数据锁存器131可以在下一水平线时间的起始点之前一定量的时间从定时控制器120接收并存储下一水平线时间的子像素数据。
D/A转换器133可以将以数字格式临时存储在数据锁存器131中的子像素数据转换为模拟形式,并且将模拟输入信号提供至驱动放大器135。在实施方式中,D/A转换器133还可以包括伽马校正电路,使得提供经过用于补偿人类视觉对光的非线性响应特性的伽马校正的模拟驱动信号。
驱动放大器135可以缓冲和放大从D/A转换器133提供的输入信号,并且可以输出输出信号。输出信号可以是施加至数据线DL1至DLm的驱动信号。
在此,由于驱动放大器135的转换速率,输出信号可能不会根据输入信号立即响应,并且可能失真并输出。为了防止输出信号的失真,其可能需要增大驱动放大器135的转换速率。
图3示出了典型放大器的结构。
参照图3,根据实施方式,通过临时增大电流IA或通过临时减小频率补偿电容器CC来增大驱动放大器的转换速率。
图4示出了根据另一实施方式的典型放大器的结构,并且示出了包括用于增大驱动放大器的转换速率的转换电路的驱动放大器。
参照图4,典型放大器400包括输入端410和输出端420,并且可以另外包括转换电路430以便增大转换速率。转换电路430可以根据输入信号的大小与输出信号的大小之间的差自动地控制转换速率。转换电路430可以通过缩短上拉或下拉时间来获得操作裕度,而无需偏置电流IA的增大或补偿电容器CC的减小。
在图4的示例中,转换电路430可以通过在VIN大于VOUT时允许电流I1拉入到VOUT以及通过在VIN小于VOUT时允许电流I2从VOUT下拉来增大转换速率。
图4中示出的转换速率改进电路的操作由输入电压与输出电压之间的差即VIN-VOUT确定。根据实施方式,当VIN-VOUT大于NMOS晶体管的阈值电压VTH时,电流可以流出至输出端。在此,流至输出端的电流的大小I由I=K(VIN-VOUT-VTH)2确定。因此,电流的大小I由VIN-VOUT的差确定。由于VIN-VOUT通过用于改进转换速率的电流源的操作而逐渐减小,因此通过满足VIN-VOUT大于VTH的条件来供应电流的时间变得与当前操作性能成反比。
如图4中所示,试图通过使用输入电压与输出电压之间的差来改进转换速率的转换电路可能具有几个问题。
例如,显示器内的所有源极驱动放大器可能不具有一致的操作的先决条件。为了确定转换电路的操作,必须存在将输入电压VIN与输出电压VOUT进行比较的晶体管。当输入电压与输出电压之间的差大于晶体管的阈值电压VTH时,电路操作。然而,由于晶体管的阈值电压具有在其制造过程和操作期间根据环境温度而改变的值并且阈值电压难以保持恒定,因此显示器内的所有源极驱动放大器的阈值电压可能会彼此不同,使得源极驱动放大器不能具有操作的先决条件的一致性。该不一致性问题还可能在显示器之间发生。
此外,将输入电压与输出电压进行比较的晶体管的阈值电压具有由晶体管的物理特性固定的值,并且用户难以选择随机值作为阈值电压,从而使得难以改变用于启动转换电路的操作的先决条件。
此外,将输入电压与输出电压进行比较的晶体管的操作仅在输入电压-输出电压-阈值电压(VIN-VOUT-VTH)大于0的时间段期间持续。用户难以随机地确定该操作时间或者将该操作时间从第一值改变为第二值。
此外,实时执行比较操作和电流供应操作。因此,如果比较操作被延迟,则电流供应也可能被延迟。
如上所述,根据图4中所示的现有技术的典型放大器可以将输入电压与输出电压进行比较并确定转换电路是否操作,并且可以因诸如制造过程分布的物理值而具有输入偏移,使得作为参考值的阈值电压可以改变。为了解决该问题,本公开内容使用代码值即逻辑值而不是上述物理值的差作为用于确定转换速率改进电路是否操作的标准。无论诸如制造过程分布、温度等的物理变化如何,都可以保持相应的代码值。在此,代码可以是由定时控制器120提供至源极驱动器130的子像素数据。此外,代码值可以是通过将由一串二进制数表示的子像素数据(例如,10位数据)转换为十进制值而获得的灰度值。例如,如果代码是“0000000000”,则代码值可以是0,以及如果代码是“1000000000”,则代码值可以是512。
图5是示出根据各种实施方式的用于基于对应于输入电压的代码值来改进放大器的转换速率的方法的框图。
参照图5,驱动放大器135可以包括转换速率改进电路520和放大器530。放大器530是典型的运算放大器,并且可以接收和放大输入电压VIN,并且可以输出输出电压VOUT。显示器中使用的典型输入电压VIN和典型输出电压VOUT的范围可以从3.5V至6.5V。
转换速率改进电路520可以向驱动放大器135提供仅由放大器530不能实现的转换速率改进。转换速率改进电路520可以通过进一步向输出节点添加额外电流或者通过允许电流更快地从输出节点流出来改进驱动放大器135的转换速率。
控制器510可以控制转换速率改进电路520的操作。根据实施方式,控制器510找到需要转换速率增大的时间点并且操作转换速率改进电路520,从而改进驱动放大器135的转换速率。
控制器510可以基于与输入至每个驱动放大器135的输入电压相对应的代码值来操作转换速率改进电路520。在此,对应于输入电压的代码值可以是由定时控制器120提供至源极驱动器130的像素数据。由定时控制器120提供至源极驱动器130的像素数据由10位或16位代码表示。像素数据可以被锁存在源极驱动器130中的数据锁存器131中,并且由D/A转换器133转换为模拟电压,并且经转换的模拟电压可以作为驱动放大器135的输入电压输入。因此,控制器510可以原样使用由定时控制器120提供的像素数据,而不需要将驱动放大器135的输入电压VIN转换为代码。根据实施方式,控制器510可以被提供为源极驱动器130内的单独处理器。此外,根据另一实施方式,定时控制器120可以执行控制器510的功能,原因是定时控制器120知道与输入至每个驱动放大器135的输入电压相对应的代码值。
图6是示出用于基于对应于输入电压的代码值来改进放大器的转换速率的控制器510的控制方法的流程图。
参照图6,在操作S100中,控制器510可以设置阈值代码值CTH。根据实施方式,阈值代码值CTH可以是与比较器晶体管的阈值电压VTH相对应的值。对于显示器内的所有驱动放大器,阈值代码值CTH可以设置为相同的值,或者可以根据每个驱动放大器的情况设置为不同的值。与常规方法不同,控制器510可以在设计范围内自由地选择和改变阈值代码值CTH。此外,控制器510可以实时改变阈值代码值CTH。
根据实施方式,控制器510可以设置两个阈值代码值CTH。例如,第一阈值代码值可以是正阈值代码值,而第二阈值代码值可以是负阈值代码值。根据实施方式,第一阈值代码值和第二阈值代码值的大小可以相同。此外,根据另一实施方式,第一阈值代码值和第二阈值代码值的大小可以彼此不同。
在操作S200中,控制器510可以将阈值代码值CTH和在当前水平线时间期间与驱动放大器135的输入电压相对应的代码值CN与在下一水平线时间期间与驱动放大器135的输入电压相对应的代码值CN+1之间的差CN+1-CN进行比较,可以确定是否执行转换速率改进电路520,并且可以生成执行命令。
控制器510可以确定代码值差CN+1-CN是否大于第一正阈值代码值。如果代码值差CN+1-CN大于第一阈值代码值,则可以生成第一执行命令。第一执行命令可以是用于操作转换速率改进电路520以向放大器530的输出端供应电流的命令。
控制器510可以确定代码值差CN+1-CN是否小于第二负阈值代码值。如果代码值差CN+1-CN小于第二阈值代码值,则可以生成第二执行命令。第二执行命令可以是用于操作转换速率改进电路520以从放大器530的输出端接收(吸收)电流的命令。
在操作S300中,当生成第一执行命令或第二执行命令时,控制器510可以生成转换速率改进电路520的操作所必需的信息。该信息可以是指示转换速率改进电路520应当操作的时间间隔的时间信息、或者电压信息或电流信息。根据实施方式,控制器510可以与代码值差CN+1-CN的大小相称地确定转换速率改进电路520的操作所必需的信息。
在操作S400中,控制器510可以基于在操作S300中确定的信息生成用于操作转换速率改进电路520的控制信号。根据实施方式,控制信号可以是对应于第一执行命令的第一控制信号和对应于第二执行命令的第二控制信号。第一控制信号可以通过转换速率改进电路520控制向放大器530的输出端的额外电流的供应。第二控制信号可以通过转换速率改进电路520控制从放大器530的输出端的电流的额外接收。控制器510可以生成第一控制信号或第二控制信号,使得转换速率改进电路520仅在在操作S300中确定的时间间隔期间操作。
图7是示出根据各种实施方式的用于基于对应于输入电压的代码值来改进放大器的转换速率的方法的简化电路图。
参照图7,控制器510可以由处理器510a实现。处理器可以是能够实现和执行图6中示出的功能的任何部件,包括通用处理器、FPGA、CPLD和ASIC。可替选地,处理器510a可以是定时控制器120。
放大器530具有可以包括输入端531和输出端533的结构。输入端531通过接收差分信号作为输入来输出信号,并且输出端533可以用作缓冲器。在此,输出端533的输出连接至输入端531的(-)端输入即差分信号的(-)端,使得输出端533的输出信号跟随输入端531的输入信号。在此,放大器530的转换速率由输入端531和输出端533的放大器的转换速率确定,并且因此,输出端533的输出信号VOUT可能需要时间来跟随输入端531的输入信号VIN。
处理器510a可以根据图6中示出的方法生成第一控制信号511或第二控制信号513,并且可以控制转换速率改进电路520的操作。
如图7中所示,转换速率改进电路520可以包括第一晶体管521和第二晶体管523。第一晶体管521可以是P型晶体管,并且第二晶体管523可以是N型晶体管。
第一控制信号511可以连接至第一晶体管521的栅极,并且可以控制使第一晶体管521导通/截止。根据实施方式,在第一晶体管521是P型晶体管的情况下,例如,当第一控制信号511具有低(接近0V)值时,第一晶体管521可以导通,以及例如,当第一控制信号511具有高(接近VDD)值时,第一晶体管521可以截止。因此,第一控制信号511可以仅在第一晶体管521将导通的时间间隔期间具有低值,而可以在第一晶体管521将截止的时间段内具有高值。
第二控制信号513可以连接至第二晶体管523的栅极,并且可以控制使第二晶体管523导通/截止。根据实施方式,在第二晶体管523是N型晶体管的情况下,当第二控制信号513具有高(接近VDD)值时,第二晶体管523可以导通,以及当第二控制信号513具有低(接近0V)值时,第二晶体管523可以截止。因此,第二控制信号513可以仅在第二晶体管523将导通的时间间隔期间具有高值,而可以在第二晶体管523将截止的时间段内具有低值。
当第一晶体管521由第一控制信号511导通时,电流可以从VDD通过源极和漏极供应至放大器530的输出节点。此外,当第二晶体管523由第二控制信号513导通时,电流可以从输出节点通过源极和漏极流至GND。因此,转换速率改进电路520基于第一控制信号511供应额外电流或者基于第二控制信号513形成额外电流吸收,从而改进驱动放大器135的转换速率。
图8是示出根据各种实施方式的用于基于对应于输入电压的代码值来改进放大器的转换速率的方法的简化电路图。
在图8的电路图中,当执行图7的电路图中的转换速率改进电路520的电流供应/吸收操作时,结合第二控制信号513接通第二开关513a,结合第一控制信号511接通第一开关511a,使得向输入端531的共源共栅折叠节点供应电流镜像的恒定电流。因此,可以在输出端533处产生更快的上下运动效果。
图9是驱动放大器135的电路图,该驱动放大器135实现了用于基于对应于输入电压的代码值来改进放大器的转换速率的方法。图9可以是示出图8的简化电路图的实际实现的电路的电路图。
参照图9,驱动放大器135的每个部件可以通过电力线连接至电源VDD和VSS。在此,第一电源电压VDD可以大于第二电源电压VSS。
放大器530的输出端533可以包括两个驱动晶体管MP11和MN13。根据实施方式,第一驱动晶体管MP11可以设置在第一电源电压VDD与输出节点NOUT之间,并且第二驱动晶体管MN13可以设置在输出节点NOUT与第二电源电压VSS之间。根据实施方式,第一驱动晶体管MP11可以是P型晶体管,并且第二驱动晶体管MN13可以是N型晶体管。在这种情况下,第一驱动晶体管MP11的栅极可以连接至输入端531,第一驱动晶体管MP11的源极可以连接至第一电源电压VDD,并且第一驱动晶体管MP11的漏极可以连接至输出节点NOUT。此外,第二驱动晶体管MN13的栅极可以连接至输入端531,第二驱动晶体管MN13的源极可以连接至第二电源电压VSS,并且第二驱动晶体管MN13的漏极可以连接至输出节点NOUT。
第一驱动晶体管MP11可以响应于从输入端531传送的第一驱动信号DS1而导通和操作,并且第二驱动晶体管MN13可以响应于从输入端531传送的第二驱动信号DS2而导通和操作。根据实施方式,第一驱动晶体管MP11可以执行上拉操作,并且第二驱动晶体管MN13可以执行下拉操作。
第一驱动晶体管MP11和第二驱动晶体管MN13可以互补地操作。例如,当第一驱动晶体管MP11导通时,第二驱动晶体管MN13可以截止。相反,当第二驱动晶体管MN13导通时,第一驱动晶体管MP11可以截止。
根据各种实施方式,转换速率改进电路520可以包括两个晶体管521和523,以用于向输出节点NOUT供应电流或从输出节点NOUT接收电流。第一晶体管521可以是P型晶体管并且可以设置在第一电源电压VDD与输出节点NOUT之间,并且第二晶体管523可以是N型晶体管并且可以设置在输出节点NOUT与第二电源电压VSS之间。转换速率改进电路520的输出是第一晶体管521的漏极和第二晶体管523的漏极所连接的节点,并且转换速率改进电路520的输出也可以连接至输出节点NOUT。
第一晶体管521的栅极可以连接至控制器510并且可以接收第一控制信号511,第一晶体管521的源极可以连接至第一电源电压VDD,并且第一晶体管521的漏极可以连接至输出节点NOUT。第二晶体管523的栅极可以连接至控制器510并且可以接收第二控制信号513,第二晶体管523的源极可以连接至第二电源电压VSS,并且第二晶体管523的漏极可以连接至输出节点NOUT。
第一晶体管521可以响应于来自控制器510的第一控制信号511而导通和操作,并且第二晶体管523可以响应于从控制器510传送的第二控制信号513而导通和操作。
图8的第一开关511a可以由图9中示出的多个第三晶体管MP17、MP18、MN19和MN20实现。当第一晶体管521响应于第一控制信号511而导通时,多个第三晶体管MP17、MP18、MN19和MN20导通,使得就像图8的第一开关511a接通一样,可以向输入端531的共源共栅折叠节点“b”供应电流镜像的恒定电流。
此外,图8的第二开关513a可以由图9中示出的多个第四晶体管MP15、MP16、MN17和MN18实现。当第二晶体管523响应于第二控制信号513而导通时,多个第四晶体管MP15、MP16、MN17和MN18导通,使得就像图8的第二开关513a接通一样,可以向输入端531的共源共栅折叠节点“a”供应电流镜像的恒定电流。
在此,从控制器510输入的第一控制信号511和第二控制信号513的大小可以是第一电源电压VDD或第二电源电压VSS。因此,第一晶体管521或第二晶体管523的栅极与源极之间的电压可以是第一电源电压-第二电源电压(VDD-VSS)。例如,如果第一电源电压是7V并且第二电源电压是0V,则第一晶体管521或第二晶体管523的栅极与源极之间的电压可以是7V。另一方面,根据常规方法,因为栅极与源极之间的电压是由输出电压VOUT与输入电压VIN之间的差来确定的,所以栅极与源极之间的电压最大可以是3V。因此,由于通过本公开内容中提出的方法形成栅极与源极之间的较高电压,因此可以提供或可以吸收较大电流。
图10是根据是否应用本公开内容中提出的转换速率改进方法的输出电压和输出电流的曲线图。
参照图10,顶部的三个曲线图示出了输入电压1010、未应用转换速率改进方法时的输出电压1020以及应用转换速率改进方法时的输出电压1030。中间的曲线图1040示出了由控制器510生成的第一控制信号511。底部的两个曲线图分别示出了未应用转换速率改进方法时的电流1050和应用转换速率改进方法时的电流1060。
参照图10,在改变输入电压的时间点处,控制器510可以生成并传送用于操作转换速率改进电路520的控制信号。作为这种情况的结果,可以看出:当未应用转换速率改进方法时,转换速率如曲线图1020中所示为低;然而当应用转换速率改进方法时,转换速率如曲线图1030中所示为高,并且非常快地收敛于输入电压1010。
然而,当应用转换速率改进方法时,负载充电电流的最大值增加,如曲线图1060中所示,但是测量间隔中的平均电流可能相似。因此,平均功耗可能相似。
图11是以下视图,该视图示出了当不存在转换速率改进电路时输出电压和输出电流的曲线图、当存在基于输入电压与输出电压之间的差的常规转换速率改进电路时输出电压和输出电流的曲线图、当应用本公开内容中提出的转换速率改进方法时输出电压和输出电流的曲线图。
参照图11,顶部的四个曲线图示出了输入电压1110、当不存在转换速率改进电路时的输出电压1120、当存在基于输入电压与输出电压之间的差的常规转换速率改进电路时的输出电压1140以及当应用本公开内容中提出的转换速率改进方法时的输出电压1130。参照该比较曲线图,可以确认,当应用本公开内容中提出的转换率改进方法时,输出电压最早跟随输入电压1110。
在图11中,曲线图1150示出了由控制器510生成的第一控制信号511。由于输入电压与输出电压之间的差,常规方法中使用的控制信号的大小随着输出电压增加而减小,使得所供应的电流的大小可能减小。另一方面,在本公开内容中,由于控制器510基于表示输入电压的代码生成控制信号,因此控制信号具有恒定值,如曲线图1150中所示。因此,当将根据常规方法的电流曲线图1160和根据本公开内容中提出的方法的电流曲线图1170进行比较时,可以看出本公开内容中提出的方法提供了更多电流。
图12示出了图11中的“A”部分的放大。
参照图12,基于输入电压与输出电压之间的差的常规转换速率改进电路仅在输入电压与输出电压之间的差大于阈值电压的间隔1180中操作,而在本公开内容中提出的方法中,转换速率改进电路可以仅在由控制器510设置的时间间隔1190期间操作。因此,在转换速率改进电路在两种方法中操作的初始间隔1180中,转换速率改进电路具有几乎类似的转换速率。然而,在转换速率改进电路仅通过本公开内容中提出的方法操作的时间间隔的后面部分中,可以看出,通过本公开内容中提出的方法获得了较高转换速率。因此,可以看出,本公开内容中提出的方法总体上具有较高转换速率。
此外,当将常规方法的曲线图1160和根据本公开内容中提出的方法的曲线图1170进行比较时,常规方法的转换速率改进电路从输入电压与输出电压之间的差变得大于阈值电压的时间点开始操作。然而,根据本公开内容中提出的方法,由于控制器510预先知道与输入至驱动放大器135的输入电压相对应的代码,因此可以预先设置操作转换速率改进电路的间隔。也就是说,可以在供应驱动放大器135的输入电压之前生成由控制器510生成的执行命令。因此,控制器510可以在输入电压1110被输入至驱动放大器135的时刻操作转换速率改进电路520,从而更快地改进转换速率。
虽然本公开内容包括具体示例,但是在理解了本申请的公开内容之后将明显的是,在不脱离权利要求及其等同物的精神和范围的情况下,可以在这些示例中进行形式和细节上的各种改变。本文中描述的示例应被认为仅是描述性的,而不是出于限制的目的。每个示例中的特征或方面的描述应被认为适用于其他示例中的类似特征或方面。如果以不同的顺序执行所描述的技术,以及/或者如果所描述的系统、架构、设备或电路中的部件以不同的方式组合和/或由其他部件或其等同物替换或补充,则可以实现合适的结果。因此,本公开内容的范围不是由详细描述限定,而是由权利要求及其等同物限定,并且在权利要求及其等同物的范围内的所有变化都应被解释为包括在本公开内容中。
Claims (24)
1.一种用于增大驱动放大器的转换速率的装置,所述装置包括:
驱动放大器,其被配置成放大输入电压并且输出输出电压;
转换速率改进电路,其被配置成提供或接收电流以增大所述驱动放大器的转换速率;以及
控制器,其被配置成:基于在当前水平线时间期间与所述驱动放大器的输入电压相对应的第一代码与在下一水平线时间期间与所述输入电压相对应的第二代码之间的差来控制所述转换速率改进电路的操作。
2.根据权利要求1所述的装置,其中,所述控制器还被配置成:设置阈值代码并且基于所述第一代码与所述第二代码之间的差和所述阈值代码的比较结果来控制所述转换速率改进电路的操作。
3.根据权利要求2所述的装置,其中,所述控制器还被配置成:
将第一阈值代码设置为正值,并且将第二阈值代码设置为负值,
当通过从所述第二代码减去所述第一代码获得的值大于所述第一阈值代码的值时,生成用于控制所述转换速率改进电路来供应电流的第一执行命令,以及
当通过从所述第二代码减去所述第一代码获得的值小于所述第二阈值代码的值时,生成用于控制所述转换速率改进电路来接收电流的第二执行命令。
4.根据权利要求3所述的装置,其中,在所述输入电压被供应至所述驱动放大器之前生成所述第一执行命令和所述第二执行命令。
5.根据权利要求3所述的装置,其中,所述第一执行命令和所述第二执行命令在所述驱动放大器的输入电压改变的时间点处操作所述转换速率改进电路。
6.根据权利要求3所述的装置,其中,所述控制器还被配置成:
基于通过从所述第二代码减去所述第一代码获得的值的大小,确定所述转换速率改进电路应当操作的时间信息,
基于所生成的第一执行命令和所确定的时间信息来生成用于控制所述转换速率改进电路的第一控制信号,以及
基于所生成的第二执行命令和所确定的时间信息来生成用于控制所述转换速率改进电路的第二控制信号。
7.根据权利要求6所述的装置,其中,所述转换速率改进电路包括:
第一晶体管,其设置在第一电源电压与所述驱动放大器的输出节点之间,基于所述第一控制信号向所述驱动放大器的输出节点供应电流;以及
第二晶体管,其设置在第二电源电压与所述驱动放大器的输出节点之间,基于所述第二控制信号从所述驱动放大器的输出节点接收电流。
8.根据权利要求7所述的装置,
其中,所述第一晶体管是P型晶体管,并且所述第二晶体管是N型晶体管,
其中,所述第一晶体管的源极端连接至所述第一电源电压,所述第一晶体管的漏极端连接至所述驱动放大器的输出节点,并且所述第一晶体管的栅极端接收所述第一控制信号,以及
其中,所述第二晶体管的源极端连接至所述第二电源电压,所述第二晶体管的漏极端连接至所述驱动放大器的输出节点,并且所述第二晶体管的栅极端接收所述第二控制信号。
9.根据权利要求7所述的装置,其中,所述转换速率改进电路还包括:
多个第三晶体管,所述多个第三晶体管被配置成:当所述第一晶体管基于所述第一控制信号导通时允许电流的一部分从所述驱动放大器的内部流出至所述第二电源电压;以及
多个第四晶体管,所述多个第四晶体管被配置成:当所述第二晶体管基于所述第二控制信号导通时从所述第一电源电压向所述驱动放大器的内部供应电流。
10.一种显示装置,包括:
栅极驱动器,其被配置成响应于栅极控制信号顺序地将栅极导通信号提供至多条栅极线;
源极驱动器,其被配置成响应于数据控制信号将数字图像数据转换为模拟图像信号,并且将经转换的图像信号提供至多条数据线;
显示面板,其包括设置在所述多条栅极线和所述多条数据线的交叉处的多个子像素;以及
定时控制器,其被配置成从外部接收视频图像数据,生成所述数字图像数据,将所生成的数字图像数据提供至所述源极驱动器,并且生成所述栅极控制信号和所述数据控制信号,
其中,所述源极驱动器包括:
数据锁存器,其被配置成锁存从所述定时控制器接收的数字图像数据;
数模转换器,其被配置成将所锁存的数字图像数据转换为模拟信号;以及
驱动放大器,其被配置成放大从所述数模转换器输出的模拟信号,并且将经放大的模拟信号提供至所述多条数据线,
以及其中,所述驱动放大器包括转换速率改进电路,所述转换速率改进电路被配置成:基于与在水平线时间期间显示在所述多个子像素上的模拟信号相对应的数字图像数据来增大转换速率。
11.根据权利要求10所述的显示装置,其中,所述源极驱动器还包括控制器,所述控制器被配置成:设置阈值代码值,并且基于在当前水平线时间期间与所述驱动放大器的输入电压相对应的数字图像数据的第一代码与作为在下一水平线时间期间与所述驱动放大器的输入电压相对应的数字图像数据的第二代码之间的差值和所述阈值代码值的比较结果来控制所述转换速率改进电路的操作。
12.根据权利要求10所述的显示装置,其中,所述定时控制器还包括控制器,所述控制器被配置成:设置阈值代码值,并且基于在当前水平线时间期间与所述驱动放大器的输入电压相对应的数字图像数据的第一代码与在下一水平线时间期间与所述驱动放大器的输入电压相对应的数字图像数据的第二代码之间的差值和所述阈值代码值的比较结果来控制所述转换速率改进电路的操作。
13.根据权利要求11所述的显示装置,其中,所述控制器还被配置成:
将第一阈值代码设置为正值,并且将第二阈值代码设置为负值,
当通过从所述第二代码减去所述第一代码获得的值大于所述第一阈值代码的值时,生成控制所述转换速率改进电路来供应电流的第一执行命令,以及
当通过从所述第二代码减去所述第一代码获得的值小于所述第二阈值代码的值时,生成控制所述转换速率改进电路来接收电流的第二执行命令。
14.根据权利要求13所述的显示装置,其中,所述控制器还被配置成:在所述驱动放大器的输入电压被供应至所述驱动放大器之前生成所述第一执行命令和所述第二执行命令。
15.根据权利要求13所述的显示装置,其中,所述第一执行命令和所述第二执行命令在所述驱动放大器的输入电压改变的时间点处操作所述转换速率改进电路。
16.根据权利要求13所述的显示装置,其中,所述控制器还被配置成:
基于通过从所述第二代码减去所述第一代码获得的值的大小,确定所述转换速率改进电路应当操作的时间信息,
基于所生成的第一执行命令和所确定的时间信息来生成用于控制所述转换速率改进电路的第一控制信号,以及
基于所生成的第二执行命令和所确定的时间信息来生成用于控制所述转换速率改进电路的第二控制信号。
17.根据权利要求12所述的显示装置,其中,所述控制器还被配置成:
将第一阈值代码设置为正值,并且将第二阈值代码设置为负值,
当通过从所述第二代码减去所述第一代码获得的值大于所述第一阈值代码的值时,生成控制所述转换速率改进电路来供应电流的第一执行命令,以及
当通过从所述第二代码减去所述第一代码获得的值小于所述第二阈值代码的值时,生成控制所述转换速率改进电路来接收电流的第二执行命令。
18.根据权利要求17所述的显示装置,其中,所述控制器被还配置成:在所述驱动放大器的输入电压被供应至所述驱动放大器之前生成所述第一执行命令和所述第二执行命令。
19.根据权利要求17所述的显示装置,其中,所述第一执行命令和所述第二执行命令在所述驱动放大器的输入电压改变的时间点处操作所述转换速率改进电路。
20.根据权利要求17所述的显示装置,其中,所述控制器还被配置成:
基于通过从所述第二代码减去所述第一代码获得的值的大小,确定所述转换速率改进电路应当操作的时间信息,
基于所生成的第一执行命令和所确定的时间信息来生成用于控制所述转换速率改进电路的第一控制信号,以及
基于所生成的第二执行命令和所确定的时间信息来生成用于控制所述转换速率改进电路的第二控制信号。
21.一种用于增大驱动放大器的转换速率的方法,所述方法包括:
设置阈值代码;
获得在当前水平线时间期间与所述驱动放大器的输入电压相对应的数字图像数据的第一代码、以及在下一水平线时间期间与所述驱动放大器的输入电压相对应的数字图像数据的第二代码;
基于所述第二代码的值与所述第一代码的值之间的差和所述阈值代码的值之间的比较结果来生成转换速率改进电路执行命令;
响应于所生成的执行命令生成转换速率改进电路的操作所需的信息;以及
基于所生成的信息生成操作所述转换速率改进电路的控制信号。
22.根据权利要求21所述的方法,
其中,所述阈值代码的设置包括:
将第一阈值代码设置为正值;以及
将第二阈值代码设置为负值,
其中,所述转换速率改进电路执行命令的生成包括:
当通过从所述第二代码减去所述第一代码获得的值大于所述第一阈值代码时,生成第一执行命令;以及
当通过从所述第二代码减去所述第一代码获得的值小于所述第二阈值代码时,生成第二执行命令。
23.根据权利要求22所述的方法,其中,所述转换速率改进电路的操作所需的信息的生成包括:基于通过从所述第二代码减去所述第一代码获得的值的大小来确定所述转换速率改进电路应当操作的时间信息。
24.根据权利要求23所述的方法,其中,基于所生成的信息生成操作所述转换速率改进电路的控制信号包括:
基于所生成的第一执行命令和所确定的时间信息,生成用于控制所述转换速率改进电路将电流供应至所述驱动放大器的输出端的第一控制信号;以及
基于所生成的第二执行命令和所确定的时间信息,生成用于控制所述转换速率改进电路从所述驱动放大器的输出端接收电流的第二控制信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2020-0134315 | 2020-10-16 | ||
KR1020200134315A KR20220050534A (ko) | 2020-10-16 | 2020-10-16 | 증폭기 회로의 슬루율 개선 방법 및 이를 사용하는 디스플레이 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114387906A true CN114387906A (zh) | 2022-04-22 |
Family
ID=81184861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111165215.5A Pending CN114387906A (zh) | 2020-10-16 | 2021-09-30 | 改进放大器电路的转换速率的方法和使用其的显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11514862B2 (zh) |
KR (1) | KR20220050534A (zh) |
CN (1) | CN114387906A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI831529B (zh) * | 2022-12-19 | 2024-02-01 | 大陸商北京歐錸德微電子技術有限公司 | 顯示驅動放大器電路、顯示驅動晶片、顯示裝置以及資訊處理裝置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10924074B2 (en) | 2019-04-08 | 2021-02-16 | Texas Instruments Incorporated | Slew boost circuit for an operational amplifier |
KR20220170529A (ko) * | 2021-06-23 | 2022-12-30 | 엘지디스플레이 주식회사 | 고속 구동용 표시장치와 그 구동방법 |
US11929755B2 (en) * | 2021-08-29 | 2024-03-12 | Texas Instruments Incorporated | Piecewise compensation for voltage reference temperature drift |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1485810A (zh) * | 2002-08-20 | 2004-03-31 | ���ǵ�����ʽ���� | 使用低功率驱动液晶显示装置的电路和方法 |
US20060071928A1 (en) * | 2004-10-06 | 2006-04-06 | Seiko Epson Corporation | Power source circuit, display driver, electro-optic device and electronic apparatus |
KR20080078357A (ko) * | 2007-02-23 | 2008-08-27 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동 방법 |
US20150310822A1 (en) * | 2014-04-24 | 2015-10-29 | Synaptics Display Devices Kk | Differential amplifier circuit and display drive circuit |
US20150325200A1 (en) * | 2014-05-07 | 2015-11-12 | Samsung Electronics Co., Ltd. | Source driver and display device including the same |
-
2020
- 2020-10-16 KR KR1020200134315A patent/KR20220050534A/ko active Search and Examination
-
2021
- 2021-07-21 US US17/381,637 patent/US11514862B2/en active Active
- 2021-09-30 CN CN202111165215.5A patent/CN114387906A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1485810A (zh) * | 2002-08-20 | 2004-03-31 | ���ǵ�����ʽ���� | 使用低功率驱动液晶显示装置的电路和方法 |
US20060071928A1 (en) * | 2004-10-06 | 2006-04-06 | Seiko Epson Corporation | Power source circuit, display driver, electro-optic device and electronic apparatus |
KR20080078357A (ko) * | 2007-02-23 | 2008-08-27 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동 방법 |
US20150310822A1 (en) * | 2014-04-24 | 2015-10-29 | Synaptics Display Devices Kk | Differential amplifier circuit and display drive circuit |
US20150325200A1 (en) * | 2014-05-07 | 2015-11-12 | Samsung Electronics Co., Ltd. | Source driver and display device including the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI831529B (zh) * | 2022-12-19 | 2024-02-01 | 大陸商北京歐錸德微電子技術有限公司 | 顯示驅動放大器電路、顯示驅動晶片、顯示裝置以及資訊處理裝置 |
Also Published As
Publication number | Publication date |
---|---|
KR20220050534A (ko) | 2022-04-25 |
US11514862B2 (en) | 2022-11-29 |
US20220122542A1 (en) | 2022-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114387906A (zh) | 改进放大器电路的转换速率的方法和使用其的显示装置 | |
US10283054B2 (en) | Pixel and display device having the same | |
US11640793B2 (en) | Display device and method of operating the same | |
TW200302997A (en) | Standard voltage generation circuit, display driving circuit, display apparatus, and generation method of standard voltage | |
US10629128B2 (en) | Display device using a simultaneous emission driving method and pixel included in the display device | |
US20190012970A1 (en) | Shift register circuit and driving method thereof, gate driving circuit, and display device | |
TW202018688A (zh) | 閘極驅動器和使用該閘極驅動器的電致發光顯示裝置 | |
US11936372B2 (en) | Slew rate adjusting circuit for adjusting slew rate, buffer circuit including same, and slew rate adjusting method | |
US11423847B2 (en) | Display device and method of operating a display device | |
US9443467B2 (en) | Display panel driver, method of driving display panel using the same, and display apparatus having the same | |
TWI498867B (zh) | 影像顯示系統、感測電路與感測並補償電晶體之臨界電壓偏移之方法 | |
KR20210052716A (ko) | 표시장치 구동방법 및 이에 의해 작동하는 표시장치 | |
JP2007312385A (ja) | レベルシフタ | |
US10157566B2 (en) | Display driving device and display device having the same | |
CN111862897B (zh) | 用于源极驱动装置的驱动方法及其显示系统 | |
US11715421B2 (en) | Pixel and display device including pixel | |
CN111028786A (zh) | 像素驱动电路及其驱动方法、显示面板和显示装置 | |
US11322066B2 (en) | Panel control circuit and display device including the same | |
US20220415230A1 (en) | Source amplifier and display device including the same | |
US11515848B2 (en) | Source driver having an output buffer circuit with slew rate compensation and display device thereof | |
KR101427133B1 (ko) | 액정표시장치 | |
US20240021165A1 (en) | Scan driver for applying a bias voltage and display device including the same | |
US20220302910A1 (en) | Slew rate acceleration circuit and buffer circuit including the same | |
US20240021155A1 (en) | Display device and electronic apparatus including the same | |
US20230078957A1 (en) | Data driver and display device including data driver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20240424 Address after: Han Guozhongqingbeidao Applicant after: Megna Zhixin Hybrid Signal Co.,Ltd. Country or region after: Republic of Korea Address before: Han Guozhongqingbeidao Applicant before: Magnachip Semiconductor, Ltd. Country or region before: Republic of Korea |