CN114384754A - 曝光辅助图案、掩膜版以及半导体器件的制造方法 - Google Patents

Abstract

本申请公开了一种曝光辅助图案、掩膜版以及半导体器件的制造方法，曝光辅助图案包括至少一辅助图形，靠近掩膜版上的主图形设置，以在主图形曝光转移至基底上时，至少一辅助图形改善主图形的末端收缩，其中，每个辅助图形包括主体部和端部，主体部对应于主图形，且主体部的延伸方向与主图形的延伸方向平行；端部对应于主图形的末端，其中，端部连接主体部，且端部的宽度大于主体部的宽度，主体部与主图形之间的距离大于端部与主图形的末端之间的距离。上述公开的曝光辅助图案，能够有效改善主图形的末端的收缩，提升光刻成像质量。

Description

曝光辅助图案、掩膜版以及半导体器件的制造方法

技术领域

本申请涉及半导体器件制造技术领域，特别是涉及一种曝光辅助图案、掩膜版以及半导体器件的制造方法。

背景技术

半导体器件的制程中，通常是将掩膜版上的目标图案(主图形)转移到基底(如晶圆)表面，形成符合设计要求的半导体器件。

然而随着半导体行业的发展，半导体器件朝着更小面积、更高性能以及更低能耗的方向发展，需要进一步减小基底表面各图形的大小以及各图形之间的间距，因此就需要在对掩膜版上刻印目标图案之前对目标图案进行修正，防止在光刻过程中产生光学邻近效应(Optical Proximity Effect，OPE)，进一步避免刻印在基底表面的目标图案与设计不一致而导致图形失真。

为避免光学邻近效应而对目标图案进行修正的技术为光学邻近修正(OpticalProximity Correction，OPC)。亚分辨率辅助图案(Sub-resolution Assist Feature，SRAF)是一种常用的光学邻近修正方法。由于亚分辨率辅助图案必须小于光刻机的分辨率，曝光时这些辅助图案只对光线起到散射作用，而不会被转移到光刻胶上。具体的，在目标图案周围添加辅助图案，使得孤立或稀疏的目标图案具有密集图案的特性，且由于亚分辨率辅助图案处衍射光线的光强值低于基底上的光刻胶感光阈值，所以亚分辨率辅助图案不能成像，在目标图案周围添加亚分辨率辅助图案后，可以在基底上形成目标图案，通过亚分辨率辅助图案技术对目标图案进行修正，可以有效提高光刻工艺的图形分辨率，提高产品良率。

然而，现有的光学邻近修正在对目标图案周围添加亚分辨率辅助图案时主要考虑的是对图案整体(如拐角变圆，Corner Rounding)的影响，往往忽略了对目标图案末端(如线端缩短，Line End Shortening)的修正。

发明内容

本申请提供了一种曝光辅助图案、掩膜版以及半导体器件的制造方法，有效改善了现有半导体光刻技术中主图形的末端的曝光，降低主图形的末端的收缩。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种曝光辅助图案，包括至少一辅助图形，靠近掩膜版上的主图形设置，以在所述主图形曝光转移至基底上时，所述至少一辅助图形改善所述主图形的末端收缩，其中，每个所述辅助图形包括主体部和端部，所述主体部对应于所述主图形，且所述主体部的延伸方向与所述主图形的延伸方向平行；所述端部对应于所述主图形的末端，其中，所述端部连接所述主体部，且所述端部的宽度大于所述主体部的宽度，所述主体部与所述主图形之间的距离大于所述端部与所述主图形的末端之间的距离。

在一实施方式中，所述端部包括连接所述主体部的第一端和远离所述主体部的第二端，其中，所述主图形的末端在所述辅助图形上的投影不超过所述第二端。

在一实施方式中，所述曝光辅助图案包括两条所述辅助图形，对称设置在所述主图形的两侧。

在一实施方式中，所述主图形包括多个子图形，在靠近每个所述子图形的位置均设置至少一辅助图形或在相邻两个所述子图形之间设置一复用的辅助图形，以减小每个所述子图形的末端的收缩长度。

在一实施方式中，所述主图形包括条状的第一图形；所述辅助图形的所述主体部包括条状的第二图形，且所述第二图形平行于所述第一图形。

在一实施方式中，所述端部的宽度为所述主体部的宽度的1.2-1.6倍。

在一实施方式中，所述主图形的末端在所述辅助图形上的投影至所述第二端222的距离，为所述端部的长度的0.3-0.6倍。

在一实施方式中，所述辅助图形的所述主体部的宽度为所述主图形的宽度的0.3-0.6倍。

在一实施方式中，所述辅助图形的所述主体部至所述主图形的距离，为所述主图形的宽度的0.7-1.3倍。

为解决上述技术问题，本申请采用的二个技术方案是：提供一种掩膜版，包括主图形以及上述任意一项所述的曝光辅助图案。

为解决上述技术问题，本申请采用的三个技术方案是：提供一种半导体器件的制造方法，包括：提供一基底，所述基底的表面覆盖有光刻胶层；采用上述所述的掩膜版对所述光刻胶层进行光刻，以将所述掩膜版上的主图形转移到所述光刻胶层上，形成图案化的光刻胶层；以所述图案化的光刻胶层为掩膜，对所述基底进行刻蚀，以将所述掩膜版上的主图形完整地转移到所述基底上；以及去除所述图案化的光刻胶层。

本申请的有益效果是：区别于现有技术的情况，本申请提供的曝光辅助图案，包括至少一辅助图形，靠近掩膜版上的主图形设置，以在主图形曝光转移至基底上时，至少一辅助图形改善主图形的末端收缩，其中，每个辅助图形包括主体部和端部，主体部对应于主图形，且主体部的延伸方向与主图形的延伸方向平行；端部对应于主图形的末端，其中，端部连接主体部，且端部的宽度大于主体部的宽度，主体部与主图形之间的距离大于端部与所述主图形的末端之间的距离。本申请提供的曝光辅助图案，能够有效改善主图形的末端的收缩，提升光刻成像质量。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请一实施例提供的掩膜版上的主图形以及曝光辅助图案的示意图；

图2为本申请另一实施例提供的掩膜版上的主图形以及曝光辅助图案的示意图；

图3为本申请一实施例提供的主图形在辅助图形上的投影与辅助图形的端部的第二端的距离示意图；

图4为本申请另一实施例提供的主图形在辅助图形上的投影与辅助图形的端部的第二端的距离示意图；

图5为本申请又一实施例提供的掩膜版上的主图形以及曝光辅助图案的示意图；

图6为本申请对比例提供的掩膜版上的主图形以及曝光辅助图案的示意图；

图7为图6提供的掩膜版上的主图形通过光刻转移到基底表面的结构示意图；

图8为图6提供的掩膜版上的主图形通过光刻转移到基底表面的实验模拟图；

图9为本申请又一实施例提供的掩膜版上的主图形以及曝光辅助图案的示意图；

图10为图9提供的掩膜版上的主图形通过光刻转移到基底表面的结构示意图；

图11为图9提供的掩膜版上的主图形通过光刻转移到基底表面的实验模拟图；

图12为本申请一实施例提供的掩膜版的结构示意图；

图13为本申请一实施例提供的掩膜版的制造方法流程图；

图14为本申请一实施例提供的半导体器件的制造方法流程图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个所述特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果所述特定姿态发生改变时，则所述方向性指示也相应地随之改变。本申请实施例中的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或组件。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现所述短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

本申请的“半导体器件结构”可以是晶圆结构，也可以是芯片结构，或其它半导体器件结构。通常制备包括芯片或其它半导体器件的晶圆结构。

现有的光学邻近修正通常使用亚分辨率辅助图案辅助性地将掩膜版上的主图形曝光转移至基底(例如，晶圆)上，本申请发明人发现，现有的光学邻近修正在对目标图案周围添加亚分辨率辅助图案时主要考虑的是对图案中间的影响，导致目标图案被修正后，目标图案的末端收缩，进而导致光刻后转移到基底表面的目标图案失真。

为此，本申请公开一种曝光辅助图案对亚分辨率辅助图案进行优化，让亚分辨率辅助图案跟主图形的主体及主图形的末端处都能得到更好的修正效果，从而改善主图形的末端收缩。

图1为本申请一实施例提供的掩膜版上的主图形以及曝光辅助图案的示意图；图2为本申请另一实施例提供的掩膜版上的主图形以及曝光辅助图案的示意图；图3为本申请一实施例提供的主图形在辅助图形上的投影与辅助图形的端部的第二端的距离示意图；图4为本申请另一实施例提供的主图形在辅助图形上的投影与辅助图形的端部的第二端的距离示意图；图5为本申请又一实施例提供的掩膜版上的主图形以及曝光辅助图案的示意图；图6为本申请对比例提供的掩膜版上的主图形以及曝光辅助图案的示意图；图7为图6提供的掩膜版上的主图形通过光刻转移到基底表面的结构示意图；图8为图6提供的掩膜版上的主图形通过光刻转移到基底表面的实验模拟图；图9为本申请又一实施例提供的掩膜版上的主图形以及曝光辅助图案的示意图；图10为图9提供的掩膜版上的主图形通过光刻转移到基底表面的结构示意图；图11为图9提供的掩膜版上的主图形通过光刻转移到基底表面的实验模拟图；图12为本申请一实施例提供的掩膜版的结构示意图；图13为本申请一实施例提供的掩膜版的制造方法流程图；图14为本申请一实施例提供的半导体器件的制造方法流程图。

参见图1和图2，曝光辅助图案包括至少一辅助图形20，辅助图形20靠近掩膜版上的主图形10设置，以在主图形10曝光转移至基底(例如，晶圆)上时，至少一辅助图形20改善主图形10的末端101的收缩。其中，辅助图形20处衍射光线的光强值低于基底上的光刻胶感光阈值，所以辅助图形20不能成像。主图形10处衍射光线的光强值高于基底上的光刻胶感光阈值，掩膜版上的主图形10在光刻之后会被转移到覆盖基底表面的光刻胶层上，以形成图案化的光刻胶层，进一步以图案化的光刻胶层为掩膜对基底进行刻蚀，以在基底上形成所需的半导体结构。例如，形成栅极、金属互连线或导电接触插栓等。其中，基底也可以包括各种器件结构、各种互连结构或各种材料层，各种材料层例如包括硬掩膜层、层间介质层或金属间介质层等。

其中，每个辅助图形20包括主体部21和端部22。主体部21对应于主图形10设置，或可以理解为主体部21靠近主图形10设置，且主体部21的延伸方向与主图形10的延伸方向平行，以起到增加曝光主图形10的聚焦深度(Depth Of Focus，DOF)。端部22对应于主图形10的末端101设置，其中，端部22连接主体部21，且端部22的宽度大于主体部21的宽度，主体部21与主图形10之间的距离D1大于端部22与主图形10的末端之间的距离D2，以增加对主图形10的末端101的衍射光强度，提升对比度，减小主图形10的末端101的收缩长度。

在另一实施例中，为使主图形10的末端101得到更好的修正效果，参见图2，曝光辅助图案包括两条辅助图形20，对称设置在主图形10的两侧，且两条辅助图形20的主体部21与主图形10之间的距离D1大于端部22与主图形10的末端101之间的距离D2。

在一具体实施例中，主图形10为条状的第一图形或至少包括一条条状的第一图形；辅助图形20的主体部21包括条状的第二图形，且第二图形靠近第一图形设置且平行于第一图形，以在对第一图形进行光刻时起到修正效果。

在一实施例中，参见图3和图4，为减小主图形10的末端101在光刻转移后收缩，辅助图形20的端部22包括连接主体部21的第一端221和远离主体部21的第二端222，主图形10的末端101在辅助图形20上的投影不超过端部22的第二端222，以对主图形10的末端101进行修正，减少主图形10的末端101的收缩。

在一具体实施方式中，参见图4，主图形10的末端101在辅助图形20上的投影不超过端部22的第一端221。即，H1大于端部22的长度L1。其中，主图形10的末端101在主体部21的投影与端部22的距离可以根据需要进行设计，只要保证端部22能够对主图形10的末端101起到修正作用即可。

在另一具体实施方式中，参见图3，主图形10的末端101在辅助图形20上的投影位于第一端221与第二端222之间。即H2小于端部22的长度L1，可以增强光刻时对主图形10的末端101的衍射光强度，具有更好的修正效果。具体的，主图形10的末端101在辅助图形20上的投影至第二端222的距离H2，为端部22的长度L1的0.3-0.6倍，具体可根据实际需要选择。

在一些可选实施方式中，参见图2，辅助图形20的主体部21的宽度W2为主图形10的宽度W1的0.3-0.6倍。具体的，主体部21的具体宽度以主图形10的末端101的收缩长度越短越好为原则。

在一些可选实施方式中，根据曝光时的光圈以及光刻工艺，参见图2，端部22的宽度W3为主体部21的宽度W2的1.2-1.6倍。

在一些可选实施方式中，参见图2，辅助图形20的主体部21至主图形10的距离D1，为主图形10的宽度W1的0.7-1.3倍，使得在光刻过程中尽可能多的增强对主图形10的曝光对比度。

在一实施方式中，参见图5，若掩膜版上的主图形10由多个子图形11构成，例如，主图形10的形状为“二”，则可以在对应每个子图形11的位置均可设置至少一辅助图形20，以减小每个子图形11的末端101的收缩长度。当然，若相邻两个子图形11之间的距离难以满足设置两条辅助图形20，由此可以将一条辅助图形20进行复用，以对相邻两个子图形11进行修正。其中，本实施方式中提供的辅助图形20，其主体部21的宽度和端部22的宽度，以及主体部21分别与相邻两个末端101之间的距离，均可满足对相邻两个子图形11的修正要求。参见图6-图8，为本申请提供的对比例；参见图9-图11，为本申请提供的实施例。

参见图6，掩膜版上的主图形10的宽度W1为1000nm，两条辅助图形20的宽度W2为400nm，对称设置在主图形10的两侧，且两条辅助图形20主体部21与主图形10的距离D1为1000nm。在将掩膜版上的主图形10光刻转移到基底表面后，参见图7和图8，主图形10的末端101收缩了L2。其中，L2为27nm。

参见图9，掩膜版上的主图形10的宽度W1为1000nm，两条辅助图形20对称设置在主图形10的两侧。其中，辅助图形20包括主体部21和端部22，主体部的宽度W1为400nm的，端部22的宽度W3为550nm，主图形10的末端101在辅助图形20上的投影位于端部22靠近主体部21的一端与端部22远离主体部21的一端之间，在将掩膜版上的主图形10光刻转移到基底表面后，参见图10和图11，主图形10的末端101收缩了L3，其中，L3为20.5nm。

具体的，本申请提供的曝光辅助图案，在将掩膜版上的主图形10光刻转移到基底表面后，与对比例中主图形10的末端101的收缩长度为27nm相比，本申请在将掩膜版上的主图形10光刻转移到基底表面后，主图形10的末端101的收缩长度减小了24.07％，有效改善了主图形10的末端101的收缩。

综上所述，本申请提供的曝光辅助图案，包括至少一辅助图形20，靠近掩膜版上的主图形10设置，以在主图形10曝光转移至基底上时，至少一辅助图形20改善主图形10的末端101收缩，其中，每个辅助图形20包括主体部21和端部22，主体部21对应于主图形10，且主体部21的延伸方向与主图形10的延伸方向平行；端部22对应于主图形10的末端101，其中，端部22连接主体部21，且端部22的宽度大于主体部21的宽度，主体部21与主图形10之间的距离大于端部22与主图形10的末端101之间的距离。能够有效改善主图形10的末端101的收缩，提升光刻成像质量。

参见图12，本申请还提供一种掩膜版30，包括主图形10和上述任一实施例提供的曝光辅助图案。其中，主图形10可以至少包括一个独立的图形，曝光辅助图案包括至少一辅助图形20，辅助图形20靠近掩膜版30上的主图形10设置，以在主图形10曝光转移至基底上时，至少一辅助图形20改善主图形10的末端101收缩，以在基底上形成所需的半导体结构。

且由于每个辅助图形20包括主体部21和端部22。主体部21对应于主图形10设置，且主体部21的延伸方向与主图形10的延伸方向平行，可以起到增加曝光主图形10的聚焦深度。端部22对应于主图形10的末端101设置，且端部22的宽度大于主体部21的宽度，以增加对主图形10的末端101的衍射光强度，提升对比度，减小主图形10的末端101的收缩长度。进而使得主图形10能够完整地转移到光刻胶层和基底上。

参见图13，本申请还提供一种掩膜版的制造方法，包括：

步骤S1：提供掩膜版的主图形。

首先，提供掩膜版的主图形，主图形的形状可以根据基底(晶圆)上待形成的所需的半导体结构(例如形成栅极、金属互连线或者导电接触插栓等)进行定义。当主图形包括多个末端时，相邻两个末端之间的距离能够满足设置本申请提供的曝光辅助图案。若掩膜版上的主图形由多个子图形构成，且相邻两个子图形之间的距离难以满足设置两条辅助图形时，可以将一条辅助图形进行复用，以对相邻两个子图形进行修正。

步骤S2：形成靠近主图形设置的曝光辅助图案。

然后，形成靠近主图形设置的本申请提供的曝光辅助图案。由于曝光辅助图案中的每个辅助图形包括主体部和端部。主体部对应于主图形设置，且主体部的延伸方向与主图形的延伸方向平行，可以起到增加曝光主图形的聚焦深度。端部对应于主图形的末端设置，且端部的宽度大于主体部的宽度，可以增加对主图形的末端的衍射光强度，提升对比度，减小主图形的末端的收缩长度，进而使得主图形能够更完整地转移到光刻胶层和基底上。

步骤S3：利用主图形和靠近主图形设置的曝光辅助图案来模拟工艺窗口，以优化主图形和靠近主图形设置的曝光辅助图案至满足要求。

接着，利用主图形和靠近主图形设置的曝光辅助图案来模拟工艺窗口，以优化主图形和靠近主图形设置的曝光辅助图案至满足要求。可以根据模拟获得的工艺窗口的尺寸来对曝光辅助图案中的辅助图形的形状、尺寸(宽度等)、位置等进行修改调整，以使得修改调整之后获得的工艺窗口的尺寸满足要求。

步骤S4：利用优化至满足要求的主图形和靠近主图形设置的曝光辅助图形制备测试掩膜版。

步骤S5：将测试掩膜版进行工艺验证，以获得符合生产要求的掩膜版。

具体的，采用测试掩膜版对光刻胶层和基底进行光刻和刻蚀，检测测试掩膜版上的主图形是否能够更完整地转移到基底表面的光刻胶层和基底上，若测试掩膜版上的主图形能够更完整地转移到基底表面的光刻胶层和基底上，且重复使用测试掩膜版都能达到上述的效果，则获得符合生产要求的掩膜版。

综上所述，本申请提供的掩膜版的制造方法，可以增加对主图形的末端的衍射光强度，提升对比度，减小主图形的末端的收缩长度，进而使得主图形能够更完整地转移到光刻胶层和基底上。

参见图14，本申请还提供一种半导体器件的制造方法，包括：

步骤S01：提供一基底，基底的表面覆盖有光刻胶层。

其中，基底可以为晶圆，基底也可以包括各种器件结构、各种互连结构或各种材料层，各种材料层例如包括硬掩膜层、层间介质层或金属间介质层等。

步骤S02：采用掩膜版对光刻胶层进行光刻，以将掩膜版上的主图形转移到光刻胶层上，形成图案化的光刻胶层。

具体的，采用本申请实施例提供的掩膜版对光刻胶层进行光刻，以将掩膜版上的主图形完整地转移到光刻胶层上，形成图案化的光刻胶层。

步骤S03：以图案化的光刻胶层为掩膜，对基底进行刻蚀，以将掩膜版上的主图形完整地转移到基底上。

步骤S04：去除图案化的光刻胶层。

具体的，去除图案化的光刻胶层，以形成符合规格要求的半导体器件。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利保护范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (11)

1.一种曝光辅助图案，其特征在于，包括：

至少一辅助图形，靠近掩膜版上的主图形设置，以在所述主图形曝光转移至基底上时，所述至少一辅助图形改善所述主图形的末端收缩，其中，每个所述辅助图形包括：

主体部，对应于所述主图形，且所述主体部的延伸方向与所述主图形的延伸方向平行；

端部，对应于所述主图形的末端，其中，所述端部连接所述主体部，且所述端部的宽度大于所述主体部的宽度，所述主体部与所述主图形之间的距离大于所述端部与所述主图形的末端之间的距离。

2.根据权利要求1所述的曝光辅助图案，其特征在于，

所述端部包括连接所述主体部的第一端和远离所述主体部的第二端，其中，所述主图形的末端在所述辅助图形上的投影不超过所述第二端。

3.根据权利要求1所述的曝光辅助图案，其特征在于，包括：

两条所述辅助图形，对称设置在所述主图形的两侧。

4.根据权利要求1所述的曝光辅助图案，其特征在于，所述主图形包括多个子图形，在靠近每个所述子图形的位置均设置至少一辅助图形或在相邻两个所述子图形之间设置一复用的辅助图形，以减小每个所述子图形的末端的收缩长度。

5.根据权利要求1所述的曝光辅助图案，其特征在于，

所述主图形包括条状的第一图形；

所述辅助图形的所述主体部包括条状的第二图形，且所述第二图形平行于所述第一图形。

6.根据权利要求1所述的曝光辅助图案，其特征在于，所述端部的宽度为所述主体部的宽度的1.2-1.6倍。

7.根据权利要求2所述的曝光辅助图案，其特征在于，所述主图形的末端在所述辅助图形上的投影至所述第二端的距离，为所述端部的长度的0.3-0.6倍。

8.根据权利要求1所述的曝光辅助图案，其特征在于，所述辅助图形的所述主体部的宽度为所述主图形的宽度的0.3-0.6倍。

9.根据权利要求1所述的曝光辅助图案，其特征在于，所述辅助图形的所述主体部至所述主图形的距离，为所述主图形的宽度的0.7-1.3倍。

10.一种掩膜版，其特征在于，包括：

主图形；

曝光辅助图案，为上述权利要求1-9任意一项所述的曝光辅助图案。

11.一种半导体器件的制造方法，其特征在于，包括：

提供一基底，所述基底的表面覆盖有光刻胶层；

采用如权利要求10所述的掩膜版对所述光刻胶层进行光刻，以将所述掩膜版上的主图形转移到所述光刻胶层上，形成图案化的光刻胶层；

以所述图案化的光刻胶层为掩膜，对所述基底进行刻蚀，以将所述掩膜版上的主图形完整地转移到所述基底上；以及，

去除所述图案化的光刻胶层。

Images