CN114371756A - 封装后的目标电流自动修调电路和集成芯片 - Google Patents

Abstract

本发明属于集成芯片技术领域，尤其涉及一种封装后的目标电流自动修调电路和集成芯片，其中，目标电流自动修调电路包括基准电路、阻抗补偿电路、电压比较电路和逻辑修调电路，逻辑修调电路根据测试信号自动输出修调控制信号至阻抗补偿电路，从而使得阻抗补偿电路实现对封装铜线进行阻抗补偿，使得第二引脚的电压逐步上升至第一引脚的电压值，当两者相等时，逻辑修调电路接收到翻转后的预设电平，从而停止修调并锁定当前电阻值和当前的逻辑值，逻辑值可存入集成芯片内的寄存器，从而使得集成芯片修调至目标电流大小，不受封装铜线的影响，提高了修调精准度。

Description

封装后的目标电流自动修调电路和集成芯片

技术领域

本发明属于集成芯片技术领域，尤其涉及一种封装后的目标电流自动修调电路和集成芯片。

背景技术

由于半导体产业飞速发展，晶圆厂产能已经日益不足，导致晶圆价格飞涨，这时芯片的测试成本开始显得重要。

传统芯片修调技术需依靠晶圆测试厂家的设备进行测试并烧调，且测试过程中，由于是还未封装状态，忽略了铜线阻抗等封装影响因素，修调结果与封装后存在偏差，导致修调精度下降。

发明内容

本发明的目的在于提供一种封装后的目标电流自动修调电路，旨在解决传统的修调方案在芯片未封装时进行修调，导致修调精度下降的问题。

本发明实施例的第一方面提出了一种封装后的目标电流自动修调电路，所述目标电流自动修调电路设置于封装结构的集成芯片内，所述集成芯片设置有第一引脚和第二引脚，所述第一引脚与封装结构的封装基底上的测试引脚直接连接，所述第二引脚通过集成芯片内的封装铜线与所述测试引脚连接，所述第二引脚为集成芯片的测试触点，所述测试引脚用于输入目标电流，所述目标电流自动修调电路包括：

基准电路，所述基准电路用于输出基准电压；

阻抗补偿电路，所述阻抗补偿电路的输入端与基准电路的输出端连接，所述阻抗补偿电路的输出端与所述第二引脚连接，所述阻抗补偿电路受修调控制信号触发修调内部补偿电阻的大小，以对所述第二引脚与所述测试引脚之间的封装铜线阻抗进行补偿，并输出对应大小的电压信号；

电压比较电路，所述电压比较电路的第一输入端与所述第一引脚连接，所述电压比较电路的第二输入端与所述阻抗补偿电路的输出端连接；

逻辑修调电路，所述逻辑修调电路的反馈端与所述电压比较电路的输出端连接，所述逻辑修调电路的输出端与所述阻抗补偿电路受控端连接，所述逻辑修调电路受测试信号输出变化的修调控制信号，并在所述电压比较电路的输出电平翻转至预设电平后锁定所述修调控制信号的大小，以锁定所述阻抗补偿电路的电阻值和当前修调控制信号的逻辑值。

可选地，所述封装后的目标电流自动修调电路还包括：

电流检测电路，所述电流检测电路分别与所述测试引脚、所述第一引脚和所述第二引脚连接，所述电流检测电路用于检测所述目标电流的电流方向并输出对应极性的电压信号至所述第一引脚和所述第二引脚。

可选地，所述阻抗补偿电路包括多个串联电阻以及与每一电阻两端对应连接的多个开关管；

多个所述串联电阻的两端构成所述阻抗补偿电路的输入端和输出端，多个所述开关管的受控端用于输入所述修调控制信号并对应导通或者关断。

可选地，所述电压比较电路包括比较器，所述比较器的正相输入端与所述第二引脚连接，所述比较器的反相输入端与所述第一引脚连接，所述比较器的输出端与所述逻辑修调电路的反馈端连接。

可选地，所述逻辑修调电路包括预修调电路、熔断电路和逻辑门输出电路；

所述预修调电路的输入端和所述熔断电路的输入端共接并同时接收所述测试信号和所述电压比较电路的输出电平，所述预修调电路的输出端和所述熔断电路的输出端分别与所述逻辑门输出电路的输入端连接，所述逻辑门输出电路的输出端与所述阻抗补偿电路的受控端连接；

所述预修调电路，受控于所述测试信号触发输出预修调信号至所述逻辑门输出电路；

所述熔断电路，受控于所述电压比较电路的输出电平发生翻转时触发输出锁定控制信号至所述逻辑门输出电路；

所述逻辑门输出电路，用于将所述预修调信号输出至所述阻抗补偿电路，以使所述阻抗补偿电路的阻抗步进修调，以及将所述锁定控制信号输出至所述阻抗补偿电路，以锁定当前阻抗补偿电路的阻抗值。

可选地，所述预修调电路包括第一移位寄存器。

可选地，所述熔断电路包括熔丝；

所述熔丝受在所述电压比较电路的输出电平反生翻转时熔断，并输出锁定控制信号。

可选地，所述逻辑门输出电路包括多组逻辑门组，每一逻辑门组包括至少一个对应连接的逻辑门。

本发明实施例的第二方面提出了一种集成芯片，包括如上所述的封装后的目标电流自动修调电路。

可选地，所述集成芯片还包括一通用引脚，测试信号通过所述通用引脚输入；

或者所述集成芯片还包括一信号发生模块，所述信号发生模块与所述第一引脚或者使能引脚连接，所述信号发生模块受所述测试电流或者使能引脚的使能信号触发输出所述测试信号。

本发明实施例与现有技术相比存在的有益效果是：上述的目标电流自动修调电路通过设置基准电路、阻抗补偿电路、电压比较电路和逻辑修调电路，逻辑修调电路根据测试信号自动输出修调控制信号至阻抗补偿电路，从而使得阻抗补偿电路实现对封装铜线进行阻抗补偿，使得第二引脚的电压逐步上升至第一引脚的电压值，当两者相等时，逻辑修调电路接收到翻转后的预设电平，从而停止修调并锁定当前电阻值和当前的逻辑值，逻辑值可存入集成芯片内的寄存器，从而使得集成芯片修调至目标电流大小，不受封装铜线的影响，提高了修调精准度。

附图说明

图1为本发明实施例提供的封装结构的结构示意图；

图2为本发明实施例提供的目标电流自动修调电路的第一种结构示意图；

图3为本发明实施例提供的目标电流自动修调电路的第二种结构示意图；

图4为图2实施例提供的目标电流自动修调电路中阻抗补偿电路的电路示意图；

图5为本发明实施例提供的目标电流自动修调电路的第三种结构示意图；

图6为本发明实施例提供的预修调电路的电路示意图；

图7为本发明实施例提供的熔断电路的第一部分电路示意图；

图8为本发明实施例提供的熔断电路的第二部分电路示意图；

图9为本发明实施例提供的逻辑门输出电路的电路示意图；

图10为本发明实施例提供的电流检测电路的电路示意图。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

本发明实施例的第一方面提出了一种封装后的目标电流自动修调电路10。

如图1所示，目标电流自动修调电路10设置于封装结构1的集成芯片100内，集成芯片100设置于封装基底上，封装基底还设置有测试引脚11，集成芯片100通过测试引脚11获取外部输入信号，主要用于输入目标电流，同时，集成芯片100内设置有多个引脚，其中主要包括第一引脚40和第二引脚30，第一引脚40与封装基底上的测试引脚11直接连接，第二引脚30通过集成芯片100内的封装铜线与测试引脚11连接，同时，集成芯片100进行晶圆测试时，集成芯片100内的第二引脚30为测试触点，通过修调触点得到规格实际值，通过内部目标电流自动修调电路10实现目标值的修调。

当集成芯片100通过第二引脚30获取目标电流时，由于存在封装铜线的阻抗影响，该点电压与测试引脚11输入的电压值不一致，导致得到的实际目标电流与测试引脚11的目标电流存在差异，以此电流作为规格电流，例如过充保护电流阈值或者过放保护电流阈值，在集成芯片100工作时，集成芯片100不能工作在准确的保护电流阈值，造成电流保护失效。

因此，在修调的基础上，为了避免封装铜线的影响，同时，降低修调成本，提高修调精度，本实施例中，提出了一种目标电流自动修调电路10，如图2所示，目标电流自动修调电路10包括：

基准电路11，基准电路11用于输出基准电压；

阻抗补偿电路12，阻抗补偿电路12的输入端与基准电路11的输出端连接，阻抗补偿电路12的输出端与第二引脚30连接，阻抗补偿电路12受修调控制信号触发修调内部补偿电阻的大小，以对第二引脚30与测试引脚11之间的封装铜线阻抗进行补偿，并输出对应大小的电压信号；

电压比较电路13，电压比较电路13的第一输入端与第一引脚40连接，电压比较电路13的第二输入端与阻抗补偿电路12的输出端连接；

逻辑修调电路14，逻辑修调电路14的反馈端与电压比较电路13的输出端连接，逻辑修调电路14的输出端与阻抗补偿电路12受控端连接，逻辑修调电路14受测试信号TEST输出变化的修调控制信号，并在电压比较电路13的输出电平翻转至预设电平后锁定修调控制信号的大小，以锁定阻抗补偿电路12的电阻值和当前修调控制信号的逻辑值。

本实施例中，目标电流通过测试引脚11输入至集成芯片100，第一引脚40与封装结构1上的测试引脚11连接，此时，第一引脚40的电压值为目标电压，目标电流通过封装铜线流入第二引脚30，第二引脚30的电压值为集成芯片100内接收到的实际目标电压值，对应于实际目标电流值，通过将第二引脚30的电压值修调至第一引脚40的电压值，即实现第二引脚30的实际目标电流值修调至测试引脚11的目标电流值，使得集成芯片100内获取封装结构1所需的目标电流值，集成芯片100以此目标电流值作为过流保护阈值实现电流保护。

进行修调时，目标电流通过测试引脚11输入至第一引脚40和第二引脚30，此时第二引脚30的电压小于第一引脚40的电压，测试信号TEST由集成芯片100自生成或者通过另一复用引脚输入，目标电流自动修调电路10自动进入修调工作。

具体地，逻辑修调电路14根据测试信号TEST输出修调控制信号至阻抗补偿电路12，修调控制信号按照预设修调步长变化，例如从0000依次变化至1111，或者从1111依次变化至0000，具体修调步长变化方式不限，根据变化的修调控制信号，阻抗补偿电路12的阻抗发生变化，实现对封装铜线的阻抗的补偿，初始状态下，第一引脚40的电压大于第二引脚30的电压，此时，电压比较电路13输出第一电平，例如低电平，逻辑修调电路14接收到第一电平时，则继续输出变化的修调控制信号，在阻抗补偿电路12的阻抗逐步变化时，第二引脚30的电压值逐步上升，当上升至第一引脚40的电压时，电压比较电路13的输出电平发生翻转，例如输出高电平，逻辑修调电路14接收到翻转后的电平后，确定修调完成，逻辑修调电路14锁定当前修调控制信号的逻辑值，从而将阻抗补偿电路12的阻抗锁定至预设值，即将第二引脚30的电压和电流锁定至第一引脚40的电压和电流，使得集成芯片100的测试触点的电压修调至封装结构1的测试引脚11的电压，集成芯片100以该电流值为保护电流阈值进行后续电流保护。

逻辑值可存入集成芯片100内的寄存器20，从而使得集成芯片100修调至目标电流大小，修调结果不受封装铜线的影响，提高了修调精准度。

其中，阻抗补偿电路12可采用开关结构和电阻结构共同构成，电阻结构可为多个串并联电阻，开关结构对应于电阻结构串并联，开关结构根据接收到的修调控制信号对应导通和关断，从而实现对不同的电阻结构实现短路、短路控制，进而形成不同的电阻值，并最终对第二引脚30的封装铜线的阻抗进行补偿，使得第二引脚30的电压和电流逐步上升至第一引脚40的电压的电压和电流，完成修调工作。

电压比较电路13可采用比较器U1以及外围对应元器件，如图5所示，可选地，电压比较电路13包括比较器U1，比较器U1的正相输入端与第二引脚30连接，比较器U1的反相输入端与第一引脚40连接，比较器U1的输出端与逻辑修调电路14的反馈端连接。

初始修调时，第一引脚40的电压大于第二引脚30的电压，比较器U1的正相输入端的电压小于比较器U1的反相输入端电压，比较器U1输出低电平，逐步修调过程中，第二引脚30的电压逐步上升，当第一引脚40的电压等于第二引脚30的电压时，比较器U1输出高电平，此时，逻辑修调电路14锁定当前修调控制信号的逻辑值，进而锁定阻抗补偿电路12的阻抗。

基准电路11可采用对应的基准电压源，基准电路11通过与集成芯片100内的电源引脚连接并转换输出基准电压源，通过阻抗补偿电路12逐步输出对应大小的电压信号至第二引脚30，从而使得第二引脚30的电压和电流逐步修调至目标电压和电流。

逻辑修调电路14可采用对应的移位寄存器、D触发器、熔丝FUSE等结构，具体结构根据需求对应设置。

如图3所示，可选地，封装后的目标电流自动修调电路10还包括：

电流检测电路15，电流检测电路15分别与测试引脚11、第一引脚40和第二引脚30连接，电流检测电路15用于检测目标电流的电流方向并输出对应极性的电压信号至第一引脚40和第二引脚30。

本实施例中，目标电流通过测试引脚11流入集成芯片100后，首先经过电流检测电路15，电流检测电路15识别电流方向，即识别出当前目标电流为放电目标阈值电流还是充电目标电流阈值，并确定电压比较电路13的正负输入状态。

其中，电流检测电路15可采用对应检测电路，如图10所示，电流检测电路15包括第一比较器COMP、多个反相器和多个开关，以充电电流为正电流，放电电流为负电流，当目标电流为正电流或者负电流时，第一比较器COMP对应输出高低电平，并通过反相器对应控制多个开关对应导通和关断，从而输出不同极性的电压信号至后端的第一引脚40和第二引脚30，同时，输出对应的电流方向检测信号至寄存器20。

如图4所示，可选地，阻抗补偿电路12包括多个串联电阻以及与每一电阻两端对应连接的多个开关管；

多个串联电阻的两端构成阻抗补偿电路12的输入端和输出端，多个开关管的受控端用于输入修调控制信号并对应导通或者关断。

本实施例中，串联电阻的一端与基准电路11的输出端连接，另一端与第二引脚30连接，多个开关管接收修调控制信号中的对应逻辑值，并分别导通或者关断，从而串联形成有效修调电阻，输出对应的阻抗对封装铜线阻抗进行补偿，其中，开关个数根据修调控制信号的位数或者电平组合状态对应设置，例如当开关管和电阻均包括4个时，当逻辑值为1111时，各开关管均导通，当逻辑值为1100时，则前两个或者后两个开关管导通，从而形成不同的阻抗和输出不同电压信号至第二引脚30。

请继续参阅图5，可选地，逻辑修调电路14包括预修调电路141、熔断电路142和逻辑门输出电路143；

预修调电路141的输入端和熔断电路142的输入端共接并同时接收测试信号TEST和电压比较电路13的输出电平，预修调电路141的输出端和熔断电路142的输出端分别与逻辑门输出电路143的输入端连接，逻辑门输出电路143的输出端与阻抗补偿电路12的受控端连接；

预修调电路141，受控于测试信号TEST触发输出预修调信号至逻辑门输出电路143；

熔断电路142，受控于电压比较电路13的输出电平发生翻转时触发输出锁定控制信号至逻辑门输出电路143；

逻辑门输出电路143，用于将预修调信号输出至阻抗补偿电路12，以使阻抗补偿电路12的阻抗步进修调，以及将锁定控制信号输出至阻抗补偿电路12，以锁定当前阻抗补偿电路12的阻抗值。

本实施例中，预修调电路141和熔断电路142同时接收测试信号TEST和反馈的电压比较信号，在逻辑修调过程中，当第二引脚30小于第一引脚40的电压时，此时，预修调电路141为主目标电流自动修调电路，输出变化的预修调信号至逻辑门输出电路143，逻辑门输出电路143实现与门或者与非分输出，将预修调信号直接或者反相输入至阻抗补偿电路12，从而实现对阻抗补偿电路12的阻抗调节，进而改变第二引脚30的电压，当电压比较电路13输出翻转电平时，此时，熔断电路142切入工作，并输出锁定控制信号，此时，逻辑门输出电路143仅输出锁定控制信号至阻抗补偿电路12，将阻抗补偿电路12的各开关状态锁定固化，不被其他信号干扰，从而锁定对应电阻值和阻抗补偿电路12输出的电压值，寄存器20可获取当前锁定控制信号的逻辑值，

预修调电路141接收测试信号TEST，并转换为具有对应变化逻辑值的预修调信号，例如从0000变化至1111等，可选地，如图6所示，预修调电路141包括移位寄存器U2，移位寄存器U2的个数至少包括一个，移位寄存器U2的输出端口与阻抗补偿电路12中电阻和开关管的个数对应，例如如图6中，包括一个移位寄存器U2，一个移位寄存器U2具有8个输出端口，当阻抗补偿电路12中电阻和开关管的个数增加时，移位寄存器U2的个数或者输出端口对应增加。

熔断电路142可采用对应的触发器、熔丝FUSE等结构，如图8所示，可选地，熔断电路142包括熔丝FUSE；

熔丝FUSE受在电压比较电路13的输出电平反生翻转时熔断，并输出锁定控制信号。

本实施例中，在检测到翻转电平时，即高电平时，熔断电路142烧断熔丝FUSE，从而将阻抗补偿电路12的电阻值和输出电压固定为目标电阻值和目标电压值，完成修调，整个修调过程在集成芯片100内部自动完成，极大的缩短了产品的开发周期。

其中，根据阻抗补偿电路12中电阻和开关管的个数，熔断电路142对应设置有多个熔丝FUSE以及与熔丝FUSE对应连接的外围电路，每一熔丝FUSE以及与熔丝FUSE对应连接的外围电路输出其中一路锁定控制信号控制其中一个开关管。

同时，如图7所示，熔断电路142还包括第一转换器U3和第二转换器U4，以及还包括与熔丝连接的对应开关管和D触发器U5等结构，第一转换器U3和第二转换器U4用于实现单路测试信号的转换输出，并输出多路逻辑值至对应一个熔丝FUSE的外围电路，进而控制熔丝FUSE对应熔断或者暂停熔断。

可选地，逻辑门输出电路143包括多组逻辑门组，每一逻辑门组包括至少一个对应连接的逻辑门，如图9所示，逻辑门输出电路143包括与门和/或与非门，通过实现对预修调电路141和熔断电路142的输出信号进行与门和与非门逻辑转换输出，同时，根据阻抗补偿电路12中电阻和开关管的个数，逻辑门输出电路143包括多组逻辑门组，每一组逻辑门组完成一路逻辑值的输出，进而实现对每一开关管的通断控制，改变阻抗补偿电路12的阻抗和输出电压值。

本发明还提出一种集成芯片100，该集成芯片100包括封装后的目标电流自动修调电路10，该封装后的目标电流自动修调电路10的具体结构参照上述实施例，由于本集成芯片100采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

本发明集成芯片100内自设目标电流自动修调电路10，根据自身端口输入的目标电流即可完成自动修调，直接跳过中测步骤，可在集成芯片100封装后进行测试和修调，并且只需要通过一个引脚输入目标电流，即可实现自动修调功能，缩短了产品开发周期，提高了产品良率，同时，通过内部阻抗补偿电路12，实现了封装铜线阻抗的补偿，提高了修调的精准度。

可选地，集成芯片100还包括一通用引脚，在进行修调时，目标电流通过第一引脚40和第二引脚30输入，测试信号TEST通过通用引脚输入，实现同步修调控制，或者集成芯片100还包括一信号发生模块，信号发生模块与第一引脚40或者使能引脚连接，信号发生模块受测试电流或者使能引脚的使能信号触发输出测试信号TEST，直接由集成芯片100内部实现测试信号TEST的触发输出，无需额外复用集成芯片100的引脚，提高了测试可靠性。其中，信号发生模块可为对应的信号源，逻辑转换电路等。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种封装后的目标电流自动修调电路，所述目标电流自动修调电路设置于封装结构的集成芯片内，所述集成芯片设置有第一引脚和第二引脚，所述第一引脚与封装结构的封装基底上的测试引脚直接连接，所述第二引脚通过集成芯片内的封装铜线与所述测试引脚连接，所述第二引脚为集成芯片的测试触点，所述测试引脚用于输入目标电流，其特征在于，所述目标电流自动修调电路包括：

基准电路，所述基准电路用于输出基准电压；

阻抗补偿电路，所述阻抗补偿电路的输入端与基准电路的输出端连接，所述阻抗补偿电路的输出端与所述第二引脚连接，所述阻抗补偿电路受修调控制信号触发修调内部补偿电阻的大小，以对所述第二引脚与所述测试引脚之间的封装铜线阻抗进行补偿，并输出对应大小的电压信号；

电压比较电路，所述电压比较电路的第一输入端与所述第一引脚连接，所述电压比较电路的第二输入端与所述阻抗补偿电路的输出端连接；

逻辑修调电路，所述逻辑修调电路的反馈端与所述电压比较电路的输出端连接，所述逻辑修调电路的输出端与所述阻抗补偿电路受控端连接，所述逻辑修调电路受测试信号输出变化的修调控制信号，并在所述电压比较电路的输出电平翻转至预设电平后锁定所述修调控制信号的大小，以锁定所述阻抗补偿电路的电阻值和当前修调控制信号的逻辑值。

2.如权利要求1所述的封装后的目标电流自动修调电路，其特征在于，所述封装后的目标电流自动修调电路还包括：

电流检测电路，所述电流检测电路分别与所述测试引脚、所述第一引脚和所述第二引脚连接，所述电流检测电路用于检测所述目标电流的电流方向并输出对应极性的电压信号至所述第一引脚和所述第二引脚。

3.如权利要求1所述的封装后的目标电流自动修调电路，其特征在于，所述阻抗补偿电路包括多个串联电阻以及与每一电阻两端对应连接的多个开关管；

多个所述串联电阻的两端构成所述阻抗补偿电路的输入端和输出端，多个所述开关管的受控端用于输入所述修调控制信号并对应导通或者关断。

4.如权利要求1所述的封装后的目标电流自动修调电路，其特征在于，所述电压比较电路包括比较器，所述比较器的正相输入端与所述第二引脚连接，所述比较器的反相输入端与所述第一引脚连接，所述比较器的输出端与所述逻辑修调电路的反馈端连接。

5.如权利要求1所述的封装后的目标电流自动修调电路，其特征在于，所述逻辑修调电路包括预修调电路、熔断电路和逻辑门输出电路；

所述预修调电路的输入端和所述熔断电路的输入端共接并同时接收所述测试信号和所述电压比较电路的输出电平，所述预修调电路的输出端和所述熔断电路的输出端分别与所述逻辑门输出电路的输入端连接，所述逻辑门输出电路的输出端与所述阻抗补偿电路的受控端连接；

所述预修调电路，受控于所述测试信号触发输出预修调信号至所述逻辑门输出电路；

所述熔断电路，受控于所述电压比较电路的输出电平发生翻转时触发输出锁定控制信号至所述逻辑门输出电路；

所述逻辑门输出电路，用于将所述预修调信号输出至所述阻抗补偿电路，以使所述阻抗补偿电路的阻抗步进修调，以及将所述锁定控制信号输出至所述阻抗补偿电路，以锁定当前阻抗补偿电路的阻抗值和当前修调控制信号的逻辑值。

6.如权利要求5所述的封装后的目标电流自动修调电路，其特征在于，所述预修调电路包括第一移位寄存器。

7.如权利要求5所述的封装后的目标电流自动修调电路，其特征在于，所述熔断电路包括熔丝；

所述熔丝受在所述电压比较电路的输出电平反生翻转时熔断，并输出锁定控制信号。

8.如权利要求5所述的封装后的目标电流自动修调电路，其特征在于，所述逻辑门输出电路包括多组逻辑门组，每一逻辑门组包括至少一个对应连接的逻辑门。

9.一种集成芯片，其特征在于，包括如权利要求1～8任一项所述的封装后的目标电流自动修调电路。

10.如权利要求9所述的集成芯片，其特征在于，所述集成芯片还包括一通用引脚，测试信号通过所述通用引脚输入；

或者所述集成芯片还包括一信号发生模块，所述信号发生模块与所述第一引脚或者使能引脚连接，所述信号发生模块受所述测试电流或者使能引脚的使能信号触发输出所述测试信号。

Images