CN114364135A - 一种pcb封装模型的构建方法 - Google Patents

Abstract

本发明公开了一种PCB封装模型的构建方法。该方法包括：根据高压元器件资料中推荐的封装示意图及PCB板通孔焊盘制作标准，设计并绘制所述高压元器件对应的PCB封装模型；根据在实际电路中所述高压元器件需要满足的电气间隙和爬电距离，确定实际PCB封装中相邻焊盘边缘间距的最小值，并判断绘制的PCB封装模型中相邻焊盘边缘间距是否达到所述最小值；若判断未到达，对绘制的PCB封装模型进行焊盘设计的优化，将焊盘形状优化为椭圆形。在高压器件的引脚间距满足爬电距离的要求，而PCB封装的封装焊盘不满足安规条件时，根据本发明提供的方法，能够对焊盘设计进行优化，使得优化后得到的PCB封装模型既可满足爬电距离的要求，又可增大通流，并且能够节约成本。

Description

一种PCB封装模型的构建方法

技术领域

本申请涉及电路板封装技术领域，特别是涉及一种PCB封装模型的构建方法。

背景技术

如图1所示，爬电距离是沿绝缘表面测得的两个导电零部件之间或导电零部件与设备防护界面之间的最短路径。在设计高电压大电流的功率电路板时，要特别注意爬电距离是否满足要求，从而保证电路板和整机设备的安全可靠性。

功率变换电路中，高压器件常用通孔插装器件、直插型封装的焊盘，有耐高压，通流大的优点。然而，虽然有些高压器件的实物引脚间距满足爬电距离的要求，但是PCB板上封装焊盘之间的间距过小，使得无法满足安规要求，给研发人员的器件选型带来了很多麻烦。

对于器件实物的引脚间距满足安规要求，而封装焊盘无法满足的情况，研发人员只能另外选型，比如选择同一系列中，焊盘间距更大的端子，但是相应的，端子的整体尺寸也会增大，对于空间有限的PCB板来说，端子尺寸增大不利于PCB的布板，成本也会增加。

发明内容

基于此，针对上述技术问题，提供一种PCB封装模型的构建方法。

为了实现上述目的，本发明提供如下技术方案：

一种PCB封装模型的构建方法，应用于PCB板上插装高压元器件的封装，所述方法包括：

步骤一，根据高压元器件资料中推荐的封装示意图及PCB板通孔焊盘制作标准，设计并绘制所述高压元器件对应的PCB封装模型；

步骤二，根据在实际电路中所述高压元器件需要满足的电气间隙和爬电距离，确定实际PCB封装中相邻焊盘边缘间距的最小值，并判断步骤一中绘制的PCB封装模型中相邻焊盘边缘间距是否达到所述相邻焊盘边缘间距的最小值；

步骤三，若判断步骤一中绘制的PCB封装模型中相邻焊盘边缘间距小于所述相邻焊盘边缘间距的最小值，对于步骤一中绘制的PCB封装模型，进行焊盘设计的优化，将焊盘形状优化为椭圆形。

优选地，所述PCB板通孔焊盘制作标准是IPC-7251标准。

优选地，步骤一中所设计并绘制的PCB封装模型包括PCB焊盘的位置及丝印外形。

优选地，步骤三中所述的进行焊盘设计的优化，具体包括：

减小有爬电距离要求的方向上的焊盘尺寸，使焊盘的边缘间距满足相邻焊盘边缘间距的最小值，并且增大无爬电距离要求的方向上的焊盘尺寸，最终得到满足安规要求的PCB封装模型。

进一步优选地，所述减小有爬电距离要求的方向上的焊盘尺寸，是通过减小有爬电距离要求的方向上的焊环宽度来实现的；所述增大无爬电距离要求的方向上的焊盘尺寸，是通过增大无爬电距离要求的方向上的焊环宽度来实现的。

进一步优选地，所述步骤三还包括：

若由于焊盘尺寸减小，导致焊环宽度小于最小可加工的焊环宽度，根据所述高压元器件的端子插针的尺寸，缩小焊盘孔径或将焊盘孔径设计为椭圆形，来满足PCB加工工艺的要求。

进一步优选地，所述的最小可加工的焊环宽度为3mil。

优选地，在所述步骤三之后还包括：

步骤四，将优化后得到的PCB封装模型保存到封装库中，后续直接从所述封装库中调用。

本发明至少具有以下有益效果：

在电路中高压器件的引脚间距满足爬电距离的要求，但是对应的PCB封装中的封装焊盘偏大，导致焊盘间距过小而不满足安规条件的情况下，根据本发明提供的PCB封装模型的构建方法，能够对焊盘设计进行优化，将焊盘形状优化为椭圆形，使得优化后得到的PCB封装模型既可以满足爬电距离的要求，又可以增大通流。

具体地，对焊盘设计进行优化是通过减小有爬电距离要求的方向上的焊盘尺寸，使焊盘的边缘间距满足相邻焊盘边缘间距的最小值，并且增大无爬电距离要求的方向上的焊盘尺寸，优化后得到PCB封装模型能够满足安规要求，且增大了爬电距离；因此本发明提供的PCB封装模型的构建方法扩大了器件的选型范围，并且可适当的减小元器件的尺寸，能够节约成本，有利于空间较小的PCB设计。

附图说明

图1为本发明一个实施例提供的电气间隙和爬电距离示意图；

图2为本发明一个实施例提供的一种PCB封装模型的构建方法的流程示意图；

图3为本发明一个实施例提供的功率变换电路中电气间隙和爬电距离的示意图；

图4为本发明一个实施例提供的一个三相交流电源输入端子的器件资料中推荐的封装示意图；

图5为本发明一个实施例提供的一个三相交流电源输入端子的PCB封装模型示意图；

图6为本发明一个实施例提供的一个三相交流电源输入端子的优化后的PCB封装模型示意图。

图7为本发明一个实施例提供的一种PCB封装模型的构建方法的完整流程示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在一个实施例中，如图2所示，提供了一种PCB封装模型的构建方法，应用于PCB板上插装高压元器件的封装，所述方法包括以下步骤：

步骤S101，根据高压元器件资料中推荐的封装示意图及PCB板通孔焊盘制作标准，设计并绘制所述高压元器件对应的PCB封装模型；

步骤S102，根据在实际电路中所述高压元器件需要满足的电气间隙和爬电距离，确定实际PCB封装中相邻焊盘边缘间距的最小值，并判断步骤一中绘制的PCB封装模型中相邻焊盘边缘间距是否达到所述相邻焊盘边缘间距的最小值；

步骤S103，若判断步骤S101中绘制的PCB封装模型中相邻焊盘边缘间距小于所述相邻焊盘边缘间距的最小值，对于步骤S101中绘制的PCB封装模型，进行焊盘设计的优化，将焊盘形状优化为椭圆形。

在本实施例中，以220V交流驱动器功率变换电路为例，表1是功率变换电路的电气间隙和爬电距离的要求，图3是功率变换电路中电气间隙和爬电距离的示意图。

表1功率变换电路的电气间隙和爬电距离(单位mm)

在表1和图3中，各字母的指代如下：

A：指驱动器三相交流电源之间；

F：指伺服电机驱动电源之间；

H：指三相交流电与直流母线之间；

B，E，G：指三相电源、电器驱动电源与接地端之间；

C：指功率侧与低压控制侧之间；

D：指直流母线之间；

K：指电网中交流电源和接地端之间。

对于步骤S101，以三相交流电源输入端子为例，研发人员在选择连接器时，主要关注端子插针是否满足额定电压、额定电流的要求以及引脚间距是否满足耐压等级要求等，据此，选定了一款高正的连接器，具体型号为15EDGVC-3.5-04P-14-00AH，该器件的器件资料中推荐的封装示意图见图4，该端子引脚数为4PIN(三相电加接地引脚)，引脚间距5.0mm，额定电压/电流UL300V/15A，满足通流及安规要求。

具体地，步骤S101中所述的PCB板通孔焊盘制作标准可参照IPC-7251标准。

进一步地，根据推荐的封装示意图图4及IPC-7251标准，设计和绘制出的该三相交流电源输入端子的PCB封装模型如图5所示，图5中绘制出了焊盘的位置及丝印外形。其中，封装孔径1.7mm，焊盘2.2mm，引脚间距5mm，由此可得出相邻两个焊盘边缘的距离是2.8mm。

对于步骤S102，根据表1可知，PCB板外层中，三相交流电源之间的电气间隙应大于3mm，爬电距离大于1.3mm。根据经验，在实际设计中爬电距离应不小于相对应的电气间隙，因此，在设计电路板时，爬电距离也应按照大于3mm设计。另外，交流电和接地PE端的电气间隙和爬电距离应大于3mm。结合以上两点，焊盘边缘间距必须大于等于电气间隙3mm，而该所绘制的封装模型焊盘边缘距离为2.8mm，无法满足安规要求。

另外，图5所绘制的封装模型虽满足IPC标准，但由于封装是用于高压大电流的使用，焊环还应加宽，但是如果在此基础上直接增大焊盘的尺寸，就会导致焊盘边缘距离更小，从而更无法满足安规要求。

因此，需要对图5所绘制的该三相交流电源输入端子的PCB封装模型进行焊盘设计优化。

进一步地，步骤S103中所述的进行焊盘设计的优化，具体包括：减小有爬电距离要求的方向上的焊盘尺寸，使焊盘的边缘间距满足相邻焊盘边缘间距的最小值，并且增大无爬电距离要求的方向上的焊盘尺寸，最终得到满足安规要求的PCB封装模型。

进一步地，所述减小有爬电距离要求的方向上的焊盘尺寸，是通过减小有爬电距离要求的方向上的焊环宽度来实现的；所述增大无爬电距离要求的方向上的焊盘尺寸，是通过增大无爬电距离要求的方向上的焊环宽度来实现的。

具体来说，考虑到两相邻焊盘边缘的间距需满足3mm的要求，且要增大通流和焊接可靠性，因此通过减小横向上的焊环宽度，将焊盘横向尺寸改为2mm，通过增大纵向上的焊环宽度的，将焊盘纵向尺寸改为3mm，由此将焊盘的形状改为椭圆，并且由于焊盘纵向尺寸的增大，优化后的焊盘还能够增大爬电距离。优化后的焊盘如图6所示，优化后的封装焊盘间距为3mm，且纵向焊环加宽，满足了安规及高压元器件的通流要求。

进一步地，若由于焊盘尺寸减小，导致焊环宽度小于最小可加工的焊环宽度，可根据所述高压元器件的端子插针的尺寸，适当地缩小孔径，或将孔径也设计为椭圆，来满足PCB加工工艺的要求，来满足PCB加工工艺的要求。

具体地，一般可加工的最小焊环宽度为3mil。

进一步地，如图7所示，在步骤S103之后还包括：

步骤S104，将优化后得到的PCB封装模型保存到封装库中，后续可直接从所述封装库中调用。

上述一种PCB封装模型的构建方法，在电路中高压器件的引脚间距满足爬电距离的要求，但是对应的PCB封装中的封装焊盘偏大，导致焊盘间距过小而不满足安规条件的情况下，能够对焊盘设计进行优化，将焊盘形状优化为椭圆形，使得优化后得到的PCB封装模型既可以满足爬电距离的要求，又可以增大通流及焊盘的焊接可靠性。

具体地，对焊盘设计进行优化是通过减小有爬电距离要求的方向上的焊盘尺寸，使焊盘的边缘间距满足相邻焊盘边缘间距的最小值，并且增大无爬电距离要求的方向上的焊盘尺寸，优化后得到的PCB封装模型能够满足安规要求，且增大了爬电距离；同时，如焊盘更改后导致焊环偏小，可根据引脚尺寸适当缩小孔径，或将孔径也改为椭圆设计。因此本发明提供的PCB封装模型的构建方法，通过优化焊盘设计的思路，来满足爬电距离的要求，扩大了器件的选型范围，并且可适当的减小元器件的尺寸，能够节约成本，有利于空间较小的PCB设计。

应该理解的是，虽然图2和图7的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2和图7中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种PCB封装模型的构建方法，其特征在于，应用于PCB板上插装高压元器件的封装，所述方法包括：

步骤一，根据高压元器件资料中推荐的封装示意图及PCB板通孔焊盘制作标准，设计并绘制所述高压元器件对应的PCB封装模型；

步骤二，根据在实际电路中所述高压元器件需要满足的电气间隙和爬电距离，确定实际PCB封装中相邻焊盘边缘间距的最小值，并判断步骤一中绘制的PCB封装模型中相邻焊盘边缘间距是否达到所述相邻焊盘边缘间距的最小值；

步骤三，若判断步骤一中绘制的PCB封装模型中相邻焊盘边缘间距小于所述相邻焊盘边缘间距的最小值，对于步骤一中绘制的PCB封装模型，进行焊盘设计的优化，将焊盘形状优化为椭圆形。

2.根据权利要求1所述的PCB封装模型的构建方法，其特征在于，所述PCB板通孔焊盘制作标准是IPC-7251标准。

3.根据权利要求1所述的PCB封装模型的构建方法，其特征在于，步骤一中所设计并绘制的PCB封装模型包括PCB焊盘的位置及丝印外形。

4.根据权利要求1所述的PCB封装模型的构建方法，其特征在于，步骤三中所述的进行焊盘设计的优化，具体包括：

减小有爬电距离要求的方向上的焊盘尺寸，使焊盘的边缘间距满足相邻焊盘边缘间距的最小值，并且增大无爬电距离要求的方向上的焊盘尺寸，最终得到满足安规要求的PCB封装模型。

5.根据权利要求4所述的PCB封装模型的构建方法，其特征在于，所述减小有爬电距离要求的方向上的焊盘尺寸，是通过减小有爬电距离要求的方向上的焊环宽度来实现的；所述增大无爬电距离要求的方向上的焊盘尺寸，是通过增大无爬电距离要求的方向上的焊环宽度来实现的。

6.根据权利要求5所述的PCB封装模型的构建方法，其特征在于，所述步骤三还包括：

若由于焊盘尺寸减小，导致焊环宽度小于最小可加工的焊环宽度，根据所述高压元器件的端子插针的尺寸，缩小焊盘孔径或将焊盘孔径设计为椭圆形，来满足PCB加工工艺的要求。

7.根据权利要求6所述的PCB封装模型的构建方法，其特征在于，所述的最小可加工的焊环宽度为3mil。

8.根据权利要求1所述的PCB封装模型的构建方法，其特征在于，在所述步骤三之后还包括：

步骤四，将优化后得到的PCB封装模型保存到封装库中，后续直接从所述封装库中调用。

Images