CN114356811B - 一种通信链路更新方法、装置及相关设备 - Google Patents
一种通信链路更新方法、装置及相关设备 Download PDFInfo
- Publication number
- CN114356811B CN114356811B CN202210260913.1A CN202210260913A CN114356811B CN 114356811 B CN114356811 B CN 114356811B CN 202210260913 A CN202210260913 A CN 202210260913A CN 114356811 B CN114356811 B CN 114356811B
- Authority
- CN
- China
- Prior art keywords
- communication link
- register
- configuration file
- downtrain
- updating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 212
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000004590 computer program Methods 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 abstract description 10
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000011084 recovery Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
Abstract
本申请公开了一种通信链路更新方法，包括对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器；在DownTrain寄存器中设置禁止标志位；读取目标通信链路中各寄存器的配置信息，生成配置文件；利用配置文件对各通信链路进行更新。应用本申请所提供的技术方案，先查找到目标通信链路中的DownTrain寄存器，并为其设置禁止标志位，使得在通信链路发生部分Lane Down（关闭）时，关闭掉整个链接，从而可以有效避免数据传输过程中收发数据不一致的问题；进一步，还可以基于修改后的寄存器的配置信息实现通信链路的批量更新。本申请还公开了一种通信链路更新装置、设备及计算机可读存储介质，均具有上述有益效果。
Description
技术领域
本申请涉及通信技术领域，特别涉及一种通信链路更新方法，还涉及一种通信链路更新装置、设备及计算机可读存储介质。
背景技术
在存储领域，随着nvme SSD（Solid State Drives，固态硬盘）的普及，基于PCIe（peripheral component interconnect express，高速串行计算机扩展总线标准）直连的硬盘框也随之发展起来，存储控制器使用PCIe线缆，一般为MiniSasHD（一种连接器）线缆连接硬盘扩展柜、硬盘框。
为了满足性能需求，控制器和扩展柜之间的PCIe带宽一般为x16以上，而常见的MiniSas线缆为x4，所以经常会使用多条线缆连接控制器和扩展柜，因为使用了多条线缆，每条线缆可能发生插拔或故障。当PCIe的非Lane0所在线缆断开时，PCIe Link（PCIe链路）会发生故障，PCIe LTSSM（Link Training and Status State Machine，PCIe最为核心的一个状态机）状态机会跳转至Recovery，从而降至所支持的带宽。例如，当4条线缆中的某一条线缆发生故障时，Link带宽会降至x8，但链接不会关闭，不会断开，上层应用感知不到该过程，完全由pice LTSSM控制。
如上所述，当非Lane0所在线缆发生插拔或中断时，PCIe LTSSM进入Recover流程，但是，链接并没有宣告关闭，PCIe的链路层会因得不到对端的ack，而持续重发未确认报文，而此时还有后继产生的新的数据传输请求，因Tag默认使用5bits，其在该场景下会发生复用，即对于同一BDF设备（一种PCIe设备），其确认数据是哪一内存地址的读写是靠Tag标志，如果该标志发生了复用，将导致读写错误，对于存储设备来讲，即发生数据不一致为问题，也就是CPU发出数据后，在SSD端接收到的收据发生了错位。
因此，如何有效避免数据传输过程中收发数据不一致的问题是本领域技术人员亟待解决的问题。
发明内容
本申请的目的是提供一种通信链路更新方法，该通信链路更新方法可以有效避免数据传输过程中收发数据不一致的问题；本申请的另一目的是提供一种通信链路更新装置、设备及计算机可读存储介质，均具有上述有益效果。
第一方面，本申请提供了一种通信链路更新方法，包括：
对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器；
在所述DownTrain寄存器中设置禁止标志位；
读取所述目标通信链路中各寄存器的配置信息，生成配置文件；
利用所述配置文件对各通信链路进行更新。
优选的，所述对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器，包括：
利用PLX_SDK工具包对所述目标通信链路中的寄存器进行遍历，确定所述DownTrain寄存器。
优选的，所述对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器之前，还包括：
利用Total Phase工具与所述目标通信链路建立连接。
优选的，所述利用Total Phase工具与所述目标通信链路建立连接，包括：
利用所述Total Phase工具与所述目标通信链路的I2C接口建立连接。
优选的，所述利用所述配置文件对各通信链路进行更新，包括：
当所述通信链路为出厂设备时，将所述配置文件灌装至所述通信链路。
优选的，所述利用所述配置文件对各通信链路进行更新，包括：
当所述通信链路为线上设备时，根据所述配置文件生成升级任务，并将所述升级任务发送至所述通信链路，以使所述通信链路根据所述升级任务中的配置文件进行更新。
第二方面，本申请还公开了一种通信链路更新装置，包括：
寄存器遍历模块，用于对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器；
标志位设置模块，用于在所述DownTrain寄存器中设置禁止标志位；
配置文件生成模块，用于读取所述目标通信链路中各寄存器的配置信息，生成配置文件；
通信链路更新模块，用于利用所述配置文件对各通信链路进行更新。
优选的，所述寄存器遍历模块具体用于利用PLX_SDK工具包对所述目标通信链路中的寄存器进行遍历，确定所述DownTrain寄存器。
第三方面，本申请还公开了一种通信链路更新设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上所述的任一种通信链路更新方法的步骤。
第四方面，本申请还公开了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的任一种通信链路更新方法的步骤。
本申请所提供的一种通信链路更新方法，包括对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器；在所述DownTrain寄存器中设置禁止标志位；读取所述目标通信链路中各寄存器的配置信息，生成配置文件；利用所述配置文件对各通信链路进行更新。
应用本申请所提供的技术方案，基于通信链路中DownTrain寄存器的特性，当允许DownTrain时，则在通信链路发生部分Lane Down的情况下，Link将会进入Recovery流程，当禁止DownTrain时，则在通信链路发生部分Lane Down的情况下，整个链接将关闭掉，有基于此，可以查找到目标通信链路中的DownTrain寄存器，并为其设置禁止标志位，使得在通信链路发生部分Lane Down（关闭）时，关闭掉整个链接，从而可以有效避免数据传输过程中收发数据不一致的问题。在此基础上，基于修改后的寄存器的配置信息生成配置文件，利用该配置文件即可实现通信链路的批量更新。
本申请所提供的一种通信链路更新装置、设备及计算机可读存储介质，均具有上述有益效果，在此不再赘述。
附图说明
为了更清楚地说明现有技术和本申请实施例中的技术方案，下面将对现有技术和本申请实施例描述中需要使用的附图作简要的介绍。当然，下面有关本申请实施例的附图描述的仅仅是本申请中的一部分实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图，所获得的其他附图也属于本申请的保护范围。
图1为本申请所提供的一种通信链路更新方法的流程示意图；
图2为本申请所提供的一种通信链路更新装置的结构示意图；
图3为本申请所提供的一种通信链路更新设备的结构示意图。
具体实施方式
本申请的核心是提供一种通信链路更新方法，该通信链路更新方法可以有效避免数据传输过程中收发数据不一致的问题；本申请的另一核心是提供一种通信链路更新装置、设备及计算机可读存储介质，也具有上述有益效果。
为了对本申请实施例中的技术方案进行更加清楚、完整地描述，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行介绍。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
为了满足性能需求，控制器和扩展柜之间的PCIe带宽一般为x16以上，而常见的MiniSas线缆为x4，所以经常会使用多条线缆连接控制器和扩展柜，因为使用了多条线缆，每条线缆可能发生插拔或故障。当PCIe的非Lane0所在线缆断开时，PCIe Link（PCIe链路）会发生故障，PCIe LTSSM（Link Training and Status State Machine，PCIe最为核心的一个状态机）状态机会跳转至Recovery，从而降至所支持的带宽。例如，当4条线缆中的某一条线缆发生故障时，Link带宽会降至x8，但链接不会关闭，不会断开，上层应用感知不到该过程，完全由pice LTSSM控制。
如上所述，当非Lane0所在线缆发生插拔或中断时，PCIe LTSSM进入Recover流程，但是，链接并没有宣告关闭，PCIe的链路层会因得不到对端的ack，而持续重发未确认报文，而此时还有后继产生的新的数据传输请求，因Tag默认使用5bits，其在该场景下会发生复用，即对于同一BDF设备（一种PCIe设备），其确认数据是哪一内存地址的读写是靠Tag标志，如果该标志发生了复用，将导致读写错误，对于存储设备来讲，即发生数据不一致为问题，也就是CPU发出数据后，在SSD端接收到的收据发生了错位。
因此，为解决上述技术问题，本申请提供了一种通信链路更新方法，基于通信链路中DownTrain寄存器的特性，当允许DownTrain时，则在通信链路发生部分Lane Down的情况下，Link将会进入Recovery流程，当禁止DownTrain时，则在通信链路发生部分Lane Down的情况下，整个链接将关闭掉，有基于此，可以查找到目标通信链路中的DownTrain寄存器，并为其设置禁止标志位，使得在通信链路发生部分Lane Down（关闭）时，关闭掉整个链接，从而可以有效避免数据传输过程中收发数据不一致的问题。在此基础上，基于修改后的寄存器的配置信息生成配置文件，利用该配置文件即可实现通信链路的批量更新。
本申请实施例提供了一种通信链路更新方法。
请参考图1，图1为本申请所提供的一种通信链路更新方法的流程示意图，该通信链路更新方法可包括：
S101：对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器；
本步骤旨在实现寄存器遍历，以确定目标通信链路中的DownTrain寄存器。其中，目标通信链路即为需要进行更新的通信链路，其具体类型并不影响本技术方案的实施，例如，可以为PCIe通信链路，本申请对此不做限定。
具体而言，在通信链路中，其设置有多个寄存器用以实现数据通信，其中，DownTrain寄存器属于其中的一种，而对于不同类型的通信链路，可能通过不同类型的寄存器作为DownTrain寄存器，例如，在PCIe通信链路中，其一般采用BE4寄存器作为DownTrain寄存器。
进一步，基于DownTrain寄存器的固有特性：当允许DownTrain时，则在通信链路发生部分Lane Down的情况下，Link将会进入Recovery流程；当禁止DownTrain时，则在通信链路发生部分Lane Down的情况下，整个链接将关闭掉。因此，可以通过为DownTrain寄存器设置不同的标志位来控制目标通信链路中Link的发展方向。
S102：在DownTrain寄存器中设置禁止标志位；
本步骤旨在实现DownTrain寄存器中标志位的设置，即为其设置禁止标志位。如上所述，当禁止DownTrain时，则在通信链路发生部分Lane Down的情况下，整个链接将关闭掉，因此，可以在DownTrain寄存器中设置禁止标志位，以禁止DownTrain，从而在通信链路发生部分Lane Down的情况下，关闭掉整个链接，此时，数据通信中断，必然不会再发生数据通信收发数据不一致的问题。
其中，在DownTrain寄存器中设置禁止标志位，具体可以为将其标志位设置为0，0表示禁止，1表示允许。
S103：读取目标通信链路中各寄存器的配置信息，生成配置文件；
本步骤旨在基于寄存器配置信息实现配置文件的生成，该配置文件则用于实现通信链路的批量更新。在将DownTrain寄存器中的标志位设置为禁止状态之后，即可读取目标通信链路中各寄存器的配置信息，这里是指目标通信链路中所有寄存器的配置信息，从而基于这些配置信息生成相应的配置文件。
S104：利用配置文件对各通信链路进行更新。
本步骤旨在实现通信链路的批量更新。在获得配置文件的基础上，即可利用该配置文件对各个通信链路进行更新，其中，更新过程具体可以为利用配置文件中的配置信息对通信链路中的各个寄存器进行相应的配置，并将原配置信息删除，由此，即可实现通信链路的批量更新。
需要指出的是，此处进行批量更新的通信链路，是指与上述目标通信链路同一类型的通信链路。
更进一步地，还可以将生成的配置文件存储于相应的存储空间，以便于在新的通信链路更新过程中，可以直接从存储空间中调取该配置文件，进而实现通信链路的快速更新。
可见，本申请所提供的通信链路更新方法，基于通信链路中DownTrain寄存器的特性，当允许DownTrain时，则在通信链路发生部分Lane Down的情况下，Link将会进入Recovery流程，当禁止DownTrain时，则在通信链路发生部分Lane Down的情况下，整个链接将关闭掉，有基于此，可以查找到目标通信链路中的DownTrain寄存器，并为其设置禁止标志位，使得在通信链路发生部分Lane Down（关闭）时，关闭掉整个链接，从而可以有效避免数据传输过程中收发数据不一致的问题。在此基础上，基于修改后的寄存器的配置信息生成配置文件，利用该配置文件即可实现通信链路的批量更新。
在本申请的一个实施例中，上述对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器，可以包括：利用PLX_SDK工具包对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器。
本申请实施例提供了一种寄存器遍历方法，即基于PLX_SDK工具包实现。具体的，PLX_SDK工具包中提供了一些已经测试完善的工具用来编译、调试、驱动用户程序。除此之外，DownTrain寄存器中标志位的修改同样可利用该PLX_SDK工具包中的小工具实现。
可以理解的是，上述PLX_SDK工具包仅为本申请实施例所提供的一种实现方式，并不唯一，还可以使用其他类型的工具实现，由技术人员根据实际情况进行设置即可，本申请对此不做限定。
在本申请的一个实施例中，上述对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器之前，还可以包括：利用Total Phase工具与目标通信链路建立连接。
需要指出的是，在对目标通信链路进行寄存器遍历之前，可以先与目标通信链路建立连接关系，该连接关系的建立过程具体可以利用Total Phase工具实现，Total Phase工具中提供了全球引擎嵌入式系统发展工具。
同样的，上述Total Phase工具仅为本申请实施例所提供的一种实现方式，并不唯一，还可以使用其他类型的工具实现，由技术人员根据实际情况进行设置即可，本申请对此不做限定。
在本申请的一个实施例中，上述利用Total Phase工具与目标通信链路建立连接，可以包括：利用Total Phase工具与目标通信链路的I2C（Inter－Integrated Circuit，I2C总线）接口建立连接。
具体的，在利用Total Phase工具与目标通信链路建立连接时，具体可以为与目标通信链路的通信接口：I2C接口建立连接关系。当然，I2C接口的选用仅为本申请实施例所提供的一种实现形式，并不唯一，可以由技术人员根据实际情况进行通信接口的选择，本申请对此不做限定。
可以理解的是，对于通信链路而言，其可能存在两种情况，一种是出厂还未投入使用的通信链路，即下述出厂设备；另一种是已经出场并投入使用的通信链路，即下述线上设备。因此，针对不同的使用场景，可以设定不同的通信链路更新方式，详见下述两个实施例。
在本申请的一个实施例中，上述利用配置文件对各通信链路进行更新，可以包括：当通信链路为出厂设备时，将配置文件灌装至通信链路。
针对出厂还未投入使用的通信链路，本申请实施例提供了一种通信链路的更新方法。具体而言，在生产过程中，可以直接将配置文件灌装至通信链路中，以实现通信链路的更新，然后再投入使用。
在本申请的一个实施例中，上述利用配置文件对各通信链路进行更新，可以包括：当通信链路为线上设备时，根据配置文件生成升级任务，并将升级任务发送至通信链路，以使通信链路根据升级任务中的配置文件进行更新。
针对已经出场并投入使用的通信链路，本申请实施例提供了一种通信链路的更新方法。具体而言，可以基于该配置文件生成升级任务，即将配置文件附加于升级指令中，并将其下发至各个通信链路，以使得各个通信链路通过任务解析获得配置文件，并基于配置文件实现自动化更新。
在上述各实施例的基础上，本申请实施例以为例PCIe通信链路，提供了一种通信链路更新方法，其实现流程可以包括：
（1）使用Total Phase工具连接8733 I2C接口；
（2）使用PLX_SDK软件连接8733；
（3）读取8733配置寄存器；
（4）禁止LTSSM在丢Lane场景下，由Recovery至L0；查看8733数据手册，可以确定其0xBE4寄存器为DownTrain寄存器，禁止DownTrain；
（5）导出寄存器配置信息生成配置文件，用于新设备生产灌装；对于已经上线的产品，则可以将该配置文件作为8733固件下发升级任务，更新已经上线的产品。
由此可见，本申请实施例所提供的通信链路更新方法，基于通信链路中DownTrain寄存器的特性，当允许DownTrain时，则在通信链路发生部分Lane Down的情况下，Link将会进入Recovery流程，当禁止DownTrain时，则在通信链路发生部分Lane Down的情况下，整个链接将关闭掉，有基于此，可以查找到目标通信链路中的DownTrain寄存器，并为其设置禁止标志位，使得在通信链路发生部分Lane Down（关闭）时，关闭掉整个链接，从而可以有效避免数据传输过程中收发数据不一致的问题。在此基础上，基于修改后的寄存器的配置信息生成配置文件，利用该配置文件即可实现通信链路的批量更新。
本申请还提供了一种通信链路更新装置，请参考图2，图2为本申请所提供的一种通信链路更新装置的结构示意图，该通信链路更新装置可包括：
寄存器遍历模块1，用于对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器；
标志位设置模块2，用于在DownTrain寄存器中设置禁止标志位；
配置文件生成模块3，用于读取目标通信链路中各寄存器的配置信息，生成配置文件；
通信链路更新模块4，用于利用配置文件对各通信链路进行更新。
可见，本申请实施例所提供的通信链路更新装置，基于通信链路中DownTrain寄存器的特性，当允许DownTrain时，则在通信链路发生部分Lane Down的情况下，Link将会进入Recovery流程，当禁止DownTrain时，则在通信链路发生部分Lane Down的情况下，整个链接将关闭掉，有基于此，可以查找到目标通信链路中的DownTrain寄存器，并为其设置禁止标志位，使得在通信链路发生部分Lane Down（关闭）时，关闭掉整个链接，从而可以有效避免数据传输过程中收发数据不一致的问题。在此基础上，基于修改后的寄存器的配置信息生成配置文件，利用该配置文件即可实现通信链路的批量更新。
在本申请的一个实施例中，上述寄存器遍历模块1可具体用于利用PLX_SDK工具包对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器。
在本申请的一个实施例中，该通信链路更新装置还可以包括连接建立模块，用于在上述对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器之前，利用TotalPhase工具与目标通信链路建立连接。
在本申请的一个实施例中，上述连接建立模块可具体用于利用Total Phase工具与目标通信链路的I2C接口建立连接。
在本申请的一个实施例中，上述通信链路更新模块4可具体用于当通信链路为出厂设备时，将配置文件灌装至通信链路。
在本申请的一个实施例中，上述通信链路更新模块4可具体用于当通信链路为线上设备时，根据配置文件生成升级任务，并将升级任务发送至通信链路，以使通信链路根据升级任务中的配置文件进行更新。
对于本申请提供的装置的介绍请参照上述方法实施例，本申请在此不做赘述。
本申请还提供了一种通信链路更新设备，请参考图3，图3为本申请所提供的一种通信链路更新设备的结构示意图，该通信链路更新设备可包括：
存储器，用于存储计算机程序；
处理器，用于执行计算机程序时可实现如上述任意一种通信链路更新方法的步骤。
如图3所示，为通信链路更新设备的组成结构示意图，通信链路更新设备可以包括：处理器10、存储器11、通信接口12和通信总线13。处理器10、存储器11、通信接口12均通过通信总线13完成相互间的通信。
在本申请实施例中，处理器10可以为中央处理器（Central Processing Unit，CPU）、特定应用集成电路、数字信号处理器、现场可编程门阵列或者其他可编程逻辑器件等。
处理器10可以调用存储器11中存储的程序，具体的，处理器10可以执行通信链路更新方法的实施例中的操作。
存储器11中用于存放一个或者一个以上程序，程序可以包括程序代码，程序代码包括计算机操作指令，在本申请实施例中，存储器11中至少存储有用于实现以下功能的程序：
对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器；
在DownTrain寄存器中设置禁止标志位；
读取目标通信链路中各寄存器的配置信息，生成配置文件；
利用配置文件对各通信链路进行更新。
在一种可能的实现方式中，存储器11可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统，以及至少一个功能所需的应用程序等；存储数据区可存储使用过程中所创建的数据。
此外，存储器11可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件或其他易失性固态存储器件。
通信接口12可以为通信模块的接口，用于与其他设备或者系统连接。
当然，需要说明的是，图3所示的结构并不构成对本申请实施例中通信链路更新设备的限定，在实际应用中通信链路更新设备可以包括比图3所示的更多或更少的部件，或者组合某些部件。
本申请还提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时可实现如上述任意一种通信链路更新方法的步骤。
该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器（Read-OnlyMemory，ROM）、随机存取存储器（Random Access Memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
对于本申请提供的计算机可读存储介质的介绍请参照上述方法实施例，本申请在此不做赘述。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器（RAM）、内存、只读存储器（ROM）、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM或技术领域内所公知的任意其它形式的存储介质中。
以上对本申请所提供的技术方案进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请的保护范围内。
Claims (10)
1.一种通信链路更新方法，其特征在于，包括：
对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器；
在所述DownTrain寄存器中设置禁止标志位；当发生Lane Down的情况下，通过设置禁止标志位禁止DownTrain，关闭整个链路；
读取所述目标通信链路中各寄存器的配置信息，生成配置文件；
利用所述配置文件对各通信链路进行更新。
2.根据权利要求1所述的通信链路更新方法，其特征在于，所述对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器，包括：
利用PLX_SDK工具包对所述目标通信链路中的寄存器进行遍历，确定所述DownTrain寄存器。
3.根据权利要求1所述的通信链路更新方法，其特征在于，所述对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器之前，还包括：
利用Total Phase工具与所述目标通信链路建立连接。
4.根据权利要求3所述的通信链路更新方法，其特征在于，所述利用Total Phase工具与所述目标通信链路建立连接，包括：
利用所述Total Phase工具与所述目标通信链路的I2C接口建立连接。
5.根据权利要求1所述的通信链路更新方法，其特征在于，所述利用所述配置文件对各通信链路进行更新，包括：
当所述通信链路为出厂设备时，将所述配置文件灌装至所述通信链路。
6.根据权利要求1所述的通信链路更新方法，其特征在于，所述利用所述配置文件对各通信链路进行更新，包括：
当所述通信链路为线上设备时，根据所述配置文件生成升级任务，并将所述升级任务发送至所述通信链路，以使所述通信链路根据所述升级任务中的配置文件进行更新。
7.一种通信链路更新装置，其特征在于，包括：
寄存器遍历模块，用于对目标通信链路中的寄存器进行遍历，确定DownTrain寄存器；
标志位设置模块，用于在所述DownTrain寄存器中设置禁止标志位；当发生Lane Down的情况下，通过设置禁止标志位禁止DownTrain，关闭整个链路；
配置文件生成模块，用于读取所述目标通信链路中各寄存器的配置信息，生成配置文件；
通信链路更新模块，用于利用所述配置文件对各通信链路进行更新。
8.根据权利要求7所述的通信链路更新装置，其特征在于，所述寄存器遍历模块具体用于利用PLX_SDK工具包对所述目标通信链路中的寄存器进行遍历，确定所述DownTrain寄存器。
9.一种通信链路更新设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至6任一项所述的通信链路更新方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至6任一项所述的通信链路更新方法的步骤。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210260913.1A CN114356811B (zh) | 2022-03-17 | 2022-03-17 | 一种通信链路更新方法、装置及相关设备 |
| PCT/CN2022/121129 WO2023173718A1 (zh) | 2022-03-17 | 2022-09-23 | 一种通信链路更新方法、装置及相关设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210260913.1A CN114356811B (zh) | 2022-03-17 | 2022-03-17 | 一种通信链路更新方法、装置及相关设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114356811A CN114356811A (zh) | 2022-04-15 |
| CN114356811B true CN114356811B (zh) | 2022-06-07 |
Family
ID=81094939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210260913.1A Active CN114356811B (zh) | 2022-03-17 | 2022-03-17 | 一种通信链路更新方法、装置及相关设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114356811B (zh) |
| WO (1) | WO2023173718A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114356811B (zh) * | 2022-03-17 | 2022-06-07 | 苏州浪潮智能科技有限公司 | 一种通信链路更新方法、装置及相关设备 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9262270B2 (en) * | 2012-12-28 | 2016-02-16 | Intel Corporation | Live error recovery |
| WO2015066842A1 (zh) * | 2013-11-05 | 2015-05-14 | 华为技术有限公司 | 通信方法、高速外围组件互连pcie芯片及pcie设备 |
| US10095280B2 (en) * | 2015-09-21 | 2018-10-09 | Ciena Corporation | Variable width PCIe interface |
| CN106802876B (zh) * | 2015-11-26 | 2019-06-21 | 中国科学院上海高等研究院 | 一种在高速Serdes中实现对端自协商功能的方法 |
| CN105700967A (zh) * | 2016-01-08 | 2016-06-22 | 华为技术有限公司 | 一种外设部件内部互联PCIe设备及其检测方法 |
| US10255151B1 (en) * | 2016-12-19 | 2019-04-09 | Amazon Technologies, Inc. | Security testing using a computer add-in card |
| CN109885420B (zh) * | 2019-02-27 | 2022-06-17 | 苏州浪潮智能科技有限公司 | 一种PCIe链路故障的分析方法、BMC及存储介质 |
| CN113438171B (zh) * | 2021-05-08 | 2022-11-15 | 清华大学 | 一种低功耗存算一体系统的多芯片连接方法 |
| CN113986796A (zh) * | 2021-10-24 | 2022-01-28 | 苏州浪潮智能科技有限公司 | 一种PCIe链路宽度的动态配置方法、装置、设备及可读介质 |
| CN114153477A (zh) * | 2021-10-29 | 2022-03-08 | 浪潮(北京)电子信息产业有限公司 | Pcie驱动卡固件升级方法、装置、系统、设备及介质 |
| CN114153779B (zh) * | 2021-10-31 | 2023-07-14 | 郑州云海信息技术有限公司 | 一种i2c通信方法、系统、设备、及存储介质 |
| CN114356811B (zh) * | 2022-03-17 | 2022-06-07 | 苏州浪潮智能科技有限公司 | 一种通信链路更新方法、装置及相关设备 |
-
2022
- 2022-03-17 CN CN202210260913.1A patent/CN114356811B/zh active Active
- 2022-09-23 WO PCT/CN2022/121129 patent/WO2023173718A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN114356811A (zh) | 2022-04-15 |
| WO2023173718A1 (zh) | 2023-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101196547B1 (ko) | 결정론적 ｓａｓ 검색 및 구성을 위한 방법 | |
| CN110780909A (zh) | 分布式嵌入式系统升级方法及装置 | |
| KR102173089B1 (ko) | 인터페이스 회로 및 그것의 패킷 전송 방법 | |
| US8082370B2 (en) | Apparatus, method, and system for controlling communication between host device and USB device | |
| CN114356811B (zh) | 一种通信链路更新方法、装置及相关设备 | |
| CN111625181B (zh) | 数据处理方法、独立硬盘冗余阵列控制器和数据存储系统 | |
| CN105468302A (zh) | 一种处理数据的方法、装置及系统 | |
| CN103365701A (zh) | 一种模拟读卡器的工作方法和模拟通信系统 | |
| CN112732616B (zh) | 一种基于spi控制器的bmc启动方法、装置及设备 | |
| CN111813599A (zh) | 固态存储设备、服务器主板及控制方法 | |
| CN105487937A (zh) | 一种rdma实现方法和装置 | |
| CN103530215A (zh) | 一种内部集成电路主机的自检方法、装置及主机 | |
| CN113778739B (zh) | 一种一体机的系统修复方法、系统、设备及存储介质 | |
| CN104536884A (zh) | 代码测试方法和装置 | |
| JP2022549334A (ja) | メモリデバイスのエラー訂正コードタイプの選択 | |
| CN102750230B (zh) | 一种通用串行总线存储设备的访问控制系统及方法 | |
| CN112162882A (zh) | 一种数据热快照方法、装置、设备及计算机可读存储介质 | |
| CN111143898B (zh) | 可插拔存储器装置数据保护方法 | |
| CN111752881A (zh) | 一种模块间通信方法及系统 | |
| CN103593619A (zh) | 应用数据保护的方法和系统 | |
| CN110958139A (zh) | 网络控制方法、编排器、控制器及计算机可读存储介质 | |
| CN111511041A (zh) | 一种远程连接方法及装置 | |
| US11450398B2 (en) | Method of testing slave device of inter-integrated circuit bus | |
| CN112764777B (zh) | 低速总线设备的升级方法、装置、设备及可读存储介质 | |
| CN104298630A (zh) | 基于串行外设接口的通信方法、装置和设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |