CN114356223A - 存储器的访问方法及装置、芯片、电子设备 - Google Patents

Abstract

本发明公开了一种存储器的访问方法及装置、芯片、电子设备，存储器访问方法可包括：解析用于访问存储器的当前请求，以得到解析结果；根据解析结果从多个预设存储组中确定与当前请求匹配的目标存储组；存储器包括多个预设存储组，一个预设存储组包括至少一个存储单元；对目标存储组中的存储单元进行访问。基于对存储器中存储单元的分组划分，本发明通过对存储器访问请求的解析确定与请求相匹配的存储组，本发明据此在面临大量并发的访问请求时能够根据匹配的存储组将这些访问请求进行划分，并保证各请求均能够有针对性地、高效地访问存储器中相应的存储单元，从而极大提高存储器访问效率，减少访问耗时的同时降低了功耗。

Description

存储器的访问方法及装置、芯片、电子设备

技术领域

本发明涉及存储器存取技术领域，更为具体来说，本发明能够提供一种存储器的访问方法及装置、芯片、电子设备。

背景技术

随着集成电路技术的发展，处理器的性能在不断增强，功能也在不断增加，但随之而来的是处理器工作的复杂程度更高，特别是对存储器访问的频率和次数变得更大。以神经网络处理器为例，目前的神经网络处理器内部各功能单元都有访问同一片内缓存的需要，而且处理器输入端的数据量巨大，例如大量的特征数据和权重数据等，带宽往往很大，所以对存储器的访问策略提出了更高的要求。传统的方案虽然可实现对存储器的有效访问，但面临大量并行访问请求时存在访问效率较低、耗时长、功耗大等问题，亟待需要解决。

发明内容

为解决现有存储器访问方案无法较好应对大量并行访问请求情况的问题，本发明能够提供一种存储器的访问方法及装置、芯片、电子设备，以达到有效提高大量并行的访问请求响应效率、减少耗时和功耗等目的。

为实现上述技术目的，本发明提供了一种存储器的访问方法，该存储器访问方法包括但不限于如下的一个或多个步骤。

解析用于访问存储器的当前请求，以得到解析结果；所述当前请求为数据读取请求或数据写入请求。

根据所述解析结果从多个预设存储组中确定与所述当前请求匹配的目标存储组；所述存储器包括所述多个预设存储组，一个预设存储组包括至少一个存储单元。

对所述目标存储组中的存储单元进行访问。

为实现上述的技术目的，本发明还能够提供一种存储器的访问装置，该访问装置可包括但不限于当前请求解析模块、目标存储组确定模块以及存储单元访问模块。

当前请求解析模块，用于解析用于访问存储器的当前请求，以得到解析结果；所述当前请求为数据读取请求或数据写入请求。

目标存储组确定模块，用于根据所述解析结果从多个预设存储组中确定与所述当前请求匹配的目标存储组；所述存储器包括所述多个预设存储组，一个预设存储组包括至少一个存储单元。

存储单元访问模块，用于对所述目标存储组中的存储单元进行访问。

为实现上述技术目的，本发明还可提供一种芯片，所述芯片包括存储器和处理器，所述存储器中存储有计算机可读指令，所述计算机可读指令被所述处理器执行时，使得所述处理器执行本发明任一实施例所述存储器的访问方法的步骤。

为实现上述技术目的，本发明还能够提供一种电子设备，该电子设备包括存储器和处理器，所述存储器中存储有计算机可读指令，所述计算机可读指令被所述处理器执行时，使得所述处理器执行本发明任一实施例中所述存储器的访问方法的步骤。

为实现上述技术目的，本发明还能够提供一种存储有计算机可读指令的存储介质，所述计算机可读指令被一个或多个处理器执行时，使得所述一个或多个处理器执行本发明任一实施例所述存储器的访问方法的步骤。

为实现上述技术目的，本发明还可提供一种计算机程序产品，当所述计算机程序产品中的指令由处理器执行时，执行本发明任一实施例中所述存储器的访问方法的步骤。

本发明的有益效果为：基于对存储器中存储单元的分组划分，本发明通过对存储器访问请求的解析确定与请求相匹配的存储组，本发明据此在面临大量并发的访问请求时能够根据匹配的存储组将这些访问请求进行划分，并保证各请求均能够有针对性地、高效地访问存储器中相应的存储单元，从而极大提高存储器访问效率，减少访问耗时的同时降低了功耗。

本发明能够将存储器访问请求进行分发，具体根据不同的存储单元分组将不同的请求分发至不同的仲裁器，相比于一般仅使用一个仲裁器接入所有终端端口的方式，本发明能够有效减少每个终端端口的mux(多路复用器)数量，并根据访问优先级以时钟周期为精度进行响应，可见本发明能够在降低大量请求发生冲突可能性的前提下，有效地降低存储单元(例如ram)空置率，明显提升存储器和芯片性能，而且本发明对存储单元分组个数和访问终端的个数不受限制，具有灵活性较强的优点。另外，本发明还能够有效地降低芯片产品的实施成本，用户满意度非常高。

附图说明

图1示出了本发明一个或多个实施例中的存储器的访问方法的流程示意图。

图2示出了本发明一个或多个实施例中使用本发明的神经网络处理器(NPU，Neural network Processing Unit)基本架构示意图。

图3示出了本发明一个或多个实施例中的基于地址段信息确定目标存储组的存储器访问方法的流程示意图。

图4示出了本发明一个或多个实施例中的RAM(Random Access Memory，随机存取存储器)分组的地址划分的示意图。

图5示出了本发明一个或多个实施例中通过仲裁方式确定访问优先级的存储器访问方法的流程示意图。

图6示出了本发明一个或多个实施例中的用于实现保序功能的电路结构的示意图。

图7示出了本发明一个或多个实施例中的用于预设存储组的仲裁器内部结构的示意图。

图8示出了本发明一个或多个实施例中的存储器的访问装置的结构组成示意图。

图9示出了本发明一个或多个实施例中的电子设备的内部结构示意图。

具体实施方式

下面结合说明书附图对本发明提供得一种存储器的访问方法及装置、芯片、电子设备进行详细的解释和说明。

如图1所示，并可结合图2，本发明一个或多个实施例能够提供一种存储器的访问方法。该存储器的访问方法包括但不限于如下的一个或多个步骤，具体说明如下。

步骤100，解析用于访问存储器的当前请求，以得到解析结果；当前请求为数据读取请求或数据写入请求。本发明实施例的当前请求应当理解为大量并行的存储器访问请求中的任一请求，本发明实施例对接收的所有请求均进行解析处理，以及分别得到所接收的各个请求的解析结果。结合图2中神经网络处理器架构所示，在神经网络处理器环境下，本发明实施例中的当前请求可以是中央控制单元发出的存储器访问请求，或者是卷积处理单元发出的请求，或者是矢量处理单元发出的请求，或者是数据转换单元发出的请求，当然并不限于此。

如图3所示，本发明一个或多个实施例中解析用于访问存储器的当前请求包括步骤101。

步骤101，从当前请求中提取出用于作为解析结果的地址段信息。本发明存储器访问请求从终端端口发出后，首先经过解析处理，以从存储器访问请求中获取到地址段信息。结合图2所示，本实施例对从各终端端口发出的存储器访问请求进行解析，从而在请求分发至对应的仲裁器之前对存储器访问请求进行解析，并得到解析结果，本发明实施例中的解析结果即地址段信息，当然并不限于此。

步骤200，根据解析结果从多个预设存储组中确定与当前请求匹配的目标存储组；存储器包括多个预设存储组，一个预设存储组包括至少一个存储单元。结合图2所示，本发明实施例中的神经网络处理器可具有128个存储单元，本实施例将128个存储单元分为两组：存储单元0～存储单元63为一组，存储单元64～存储单元127为一组；在通过解析得到请求的地址段信息之后，本实施例判断该地址段信息属于存储单元分组1或存储单元分组2。可理解的是，本发明实施例中的存储单元可以包括但不限于ram。

如图3所示，本发明一个或多个实施例中根据解析结果从多个预设存储组中确定与当前请求匹配的目标存储组，即与当前请求匹配的预设存储组作为目标存储组，该过程具体可包括如下的步骤201。

步骤201，将地址段信息与预设存储组的地址信息进行比对，并根据比对的结果确定目标存储组。具体地，本发明实施例中的地址段信息对应着要访问的存储器，例如对应着要访问的存储单元。本发明实施例在比对过程中，如果一个预设存储组的地址信息包含当前请求的地址段信息，则说明该预设存储组为目标存储组；反之，如果一个预设存储组的地址信息并不包含当前请求的地址段信息，则说明该预设存储组不是与当前请求对应的目标存储组。当然，本发明也可采用其他方式确定与当前请求对应的目标存储组，以能够实现本发明技术目的为准。

如图4所示，本实施例在将神经网络处理器上的128个存储单元分为两组基础上，存储单元对应的分块(bank)使用的地址深度为1536(地址0～地址1535)，数据位宽为128位(bit)，具体应用是采用的地址深度和位宽根据实际的应用情况进行设置，并不限于本实施例中的示例。从分块角度进行分组时，分块0～分块63共64个分块组成一个分组，分块64～分块127共64个分块组成另一个分组，图4中的箭头示出了本实施例中地址递增的顺序，由此看出不同的分组所包含分块的地址信息是不同的，所以本发明能够将不同的分组所包含分块的地址信息与当前请求的地址段信息进行比较，进而可判断出与当前请求对应的目标存储组。

通过解析存储器访问请求的方式，本发明能够确定当前请求要访问的存储器单元的地址，即确定地址段信息，通过比较地址段信息与预设存储组的地址信息方式确定目标存储组，可见本发明基于地址的比对方式能够准确且快速地判断出与请求对应的预设存储组，实现了对大量并行请求的划分，为本发明降低大量并行的访问请求冲突发生的可能性以及提高大量并行的访问请求的响应效率提供了技术支持。

步骤300，对目标存储组中的存储单元进行访问。本发明实施例确定目标存储组之后，对目标存储组中的存储单元进行访问，例如对存储单元分组中的存储单元进行访问。

如图5所示，并能够结合图7，本发明一个或多个实施例中对目标存储组中的存储单元进行访问包括步骤301和步骤302。

步骤301，利用与目标存储组对应的仲裁器对当前请求进行仲裁处理，以得到第一输出结果；其中，第一输出结果用于表示当前请求的访问优先级，仲裁器与预设存储组一一对应。结合图2所示，本发明实施例中两个预设存储组分别对应两组仲裁器，例如，预设存储组-存储单元分组1可以对应分组仲裁器1，预设存储组-存储单元分组2可以对应分组仲裁器2，当然并不限于此；在判断出当前请求内的地址段信息属于存储单元分组1或存储单元分组2之后，使当前请求进入对应的仲裁器，以对当前请求进行仲裁处理。

可选地，本发明实施例中的仲裁处理为带紧急优先级的轮询仲裁处理(URR，Urgent Round Robin Arbiter)或带权重的轮询仲裁处理(WRR，Weight Round RobinArbiter)，或者也可为不带紧急优先级或权重的轮询仲裁(RR，Round Robin Arbiter)处理，可理解的是，本发明对具体使用的仲裁机制不做限制，以能够实现本发明的技术目的为准。

步骤302，本发明实施例按照访问优先级使当前请求访问目标存储组中的存储单元：如果当前请求优先级高于其他请求，则优先使当前请求对目标存储组中的存储单元进行访问，如果当前请求优先级低于其他请求，则在其他请求访问对应预设存储组中的存储单元之后，然后使当前请求对目标存储组中的存储单元进行访问。

基于对存储单元的分组设置，以及分别为每一个存储单元配置一个仲裁器，本发明能够支持多个终端对存储器的并行访问，更大程度地避免访问冲突的问题。在神经网络处理器环境下，多个终端可以包括但不限于中央控制单元、卷积处理单元、矢量处理单元以及数据转换处理单元等，存储单元例如可以是RAM(Random Access Memory，随机存取存储器)。在中央控制单元、卷积处理单元、矢量处理单元及数据转换处理单元中的至少两个单元均对存储单元进行访问时，本发明可以通过存储单元分组的方式对进入不同分组的请求分别进行仲裁，从而降低访问冲突的可能性，可见本发明以较低成本且高效率地解决了多个端口同时对多片存储单元的访问仲裁问题。

如图6所示，并能够结合图2，本发明一个或多个实施例中的存储器的访问方法还可包括：对当前请求对应的目标存储组的编号进行先入先出处理，以得到第二输出结果；其中，本发明实施例第二输出结果用于表示当前请求接收的先后顺序；并将第二输出结果与第一输出结果进行匹配，以使请求访问存储器的顺序与请求接收的先后顺序一致，进而根据匹配的结果使当前请求响应的先后顺序与当前请求接收的先后顺序保持一致，即实现保序的目的。基于本发明创新对请求对应的存储组的编号进行先入先出处理的方式，本发明实施例能够使用深度和宽度都比较小的先入先出处理模块(fifo，first in first out)实现，从而通过极小的资源占用即可以实现保序功能。具体地，本发明实施例对当前请求对应的目标存储组的编号进行先入先出处理可包括：按照请求接收的先后顺序对当前请求对应的目标存储组的编号进行缓存和输出；即本发明按照已收到请求的时间先后顺序对相应的存储组编号进行缓存处理，基于先入先出的特性，则先缓存的存储组编号排在前，后缓存的存储组编号排在后，第二输出结果中排在前面的是先缓存的存储器编号、排在后的是后缓存的存储器编号。可见本发明实施例各请求对应的存储组编号按照先后顺序均存入先入先出处理模块，例如每一笔发出的请求对应的存储单元分组编号按先后顺序存入先入先出处理模块，在先入先出处理模块输出端取出的第二输出结果用于与仲裁器的第一输出结果进行匹配，从而达到保序的目的。

图6中以请求1和请求2为例进行说明，发出的请求1和请求2按照先后顺序在先入先出处理模块中存入对应的存储组编号，例如先存入请求1对应的存储单元分组0编号、再存入请求2对应的存储单元分组1编号，则第二输出结果包含存储单元分组0编号在前、存储单元分组1编号在后的顺序，然后第二输出结果与仲裁器输出的第一输出结果进行匹配选择，以保证响应的顺序为：请求1、请求2，避免常规技术中可能出现的请求2先于请求1被响应的问题，即本发明实现保序的目的，保证响应的顺序与请求的顺序一致。本实施例为便于说明和理解，以两个请求为例进行说明，本发明实际执行时往往存在大量并行的访问请求，例如图2中具体示出的中央控制单元的请求对应先入先出处理模块_0，卷积处理单元的请求对应先入先出处理模块_1，矢量处理单元的请求对应先入先出处理模块_2，数据转换处理单元的请求对应先入先出处理模块_3，当然并不限于此。

可选地，本发明一个或多个实施例中的存储器的访问方法还可以包括：若当前请求的访问优先级高于与当前请求存在冲突的请求，则本实施例优先对当前请求进行响应，以及在对当前请求响应后的下一个时钟周期对与当前请求存在冲突的请求进行响应。本发明能够高效率地利用每个分块的时隙，不同访问终端的请求发生分块冲突时，本发明能够对每个分块单独进行仲裁，实现同一个分组内的各个分块之间的仲裁互不干扰。本发明通过比较优先级的方式先对优先级较高的终端响应，以及在后面一个时钟周期对优先级相对较低的终端进行响应，本发明可最大化地利用每个分块的空闲时隙，从而提升存储器和芯片整体性能。以终端1发起对分块0和分块1的读请求、终端2发起对分块1和分块2的读请求为例，则分块0和分块2无冲突、可直接响应，存在请求冲突的是分块1，本发明实施例通过比较终端1和终端2的优先级的方式，根据比较结果选择优先级较高的终端优先响应，例如先响应优先级较高的终端1，另一个优先级较低的终端则在后面一个时钟周期被响应，例如后响应优先级相对较低的终端2，达到最大化利用每个分块的空闲时隙的目的。

如图7所示，本发明实施例中仲裁器(例如，仲裁器0、仲裁器1…仲裁器63)是用于轮询仲裁的基本单元，本发明使用的轮询机制包括但不限于RR(Round Robin Arbiter，轮询仲裁)、WRR(Weight Round Robin Arbiter，带权重的轮询仲裁)、URR(Urgent RoundRobin Arbiter，带紧急优先级的轮询仲裁)等。在神经网络处理器环境下，本实施例对应一个预设存储组的分组仲裁器可包括64个仲裁器(arb，arbiter缩写)，该数量与分块数量相同，即一个仲裁器对应一个分块，例如图7中仲裁器0对应分块0、仲裁器1对应分块1、……、仲裁器63对应分块63，本实施例中所有仲裁器可共享轮询机制，但每个仲裁器能够分别独立判断各个终端的存储器访问请求，互相之间不干扰。应当理解的是，对于仲裁器工作原理和分组仲裁器中各仲裁器的工作方式，本发明可根据实际情况进行合理选择或设置，以能够实现本发明技术目的为准，本实施例不再进行赘述。

如图8所示，与存储器的访问方法基于同一技术构思，本发明一个或多个实施例还能够提供一种存储器的访问装置。

该存储器的访问装置包括但不限于当前请求解析模块401、目标存储组确定模块402以及存储单元访问模块403。

当前请求解析模块401，用于解析用于访问存储器的当前请求，以得到解析结果；其中当前请求为数据读取请求或数据写入请求。

可选地，本发明实施例中的当前请求解析模块401具体用于从当前请求中提取出用于作为解析结果的地址段信息。

目标存储组确定模块402，用于根据解析结果从多个预设存储组中确定与当前请求匹配的目标存储组；存储器包括多个预设存储组，一个预设存储组包括至少一个存储单元。

可选地，本发明实施例中的目标存储组确定模块402具体用于将地址段信息与预设存储组的地址信息进行比对，并能用于根据比对的结果确定目标存储组。

存储单元访问模块403，用于对目标存储组中的存储单元进行访问。

可选地，本发明实施例中存储单元访问模块403具体用于利用与目标存储组对应的仲裁器对当前请求进行仲裁处理，以得到第一输出结果；其中，第一输出结果用于表示当前请求的访问优先级，仲裁器与存储单元一一对应。存储单元访问模块403用于按照访问优先级使当前请求访问目标存储组中的存储单元。本发明一个或多个实施例中的仲裁处理为带紧急优先级的轮询仲裁处理或带权重的轮询仲裁处理。

可选地，本发明一个或多个实施例中的存储器的访问装置还包括先入先出处理模块和输出结果匹配模块。先入先出处理模块能用于对当前请求对应的目标存储组的编号进行先入先出处理，以得到第二输出结果；其中，第二输出结果用于表示当前请求接收的先后顺序。输出结果匹配模块用于将第二输出结果与第一输出结果进行匹配，并用于根据匹配的结果使当前请求响应的先后顺序与当前请求接收的先后顺序一致。其中，先入先出处理模块可用于按照请求接收的先后顺序对当前请求对应的目标存储组的编号进行缓存和输出。

可选地，本发明一个或多个实施例中的存储器的访问装置还可以包括请求响应模块。请求响应模块用于根据当前请求的访问优先级高于与当前请求存在冲突的请求的条件，优先对当前请求进行响应；请求响应模块还用于在对当前请求响应之后的下一个时钟周期对与当前请求存在冲突的请求进行响应。

与存储器的访问方法基于同一发明技术构思，本发明还能够提供一种芯片，该芯片可包括存储器和处理器，存储器中存储有计算机可读指令，计算机可读指令被处理器执行时，使得处理器执行本发明任一实施例中的存储器的访问方法的步骤。其中，存储器的访问方法的具体执行过程已在本说明书中有详细的记载，此处不再进行赘述。

如图9所示，与存储器的访问方法基于同一发明技术构思，本发明还能够提供一种电子设备，该电子设备包括存储器和处理器，存储器中存储有计算机可读指令，计算机可读指令被处理器执行时，使得处理器执行本发明任一实施例中存储器的访问方法的步骤。其中，存储器的访问方法的具体执行过程已在本说明书中有详细的记载，此处不再进行赘述。

与存储器的访问方法基于同一发明技术构思，本发明一些实施例还可提供一种存储有计算机可读指令的存储介质，其中计算机可读指令被一个或多个处理器执行时，使得一个或多个处理器执行本发明任一实施例中的存储器的访问方法的步骤。其中，存储器的访问方法的具体执行过程已在本说明书中有详细的记载，此处不再进行赘述。

与存储器的访问方法基于同一发明技术构思，本发明还有一些实施例能够提供一种计算机程序产品，当计算机程序产品中的指令由处理器执行时，执行本发明任一实施例中的存储器的访问方法的步骤。其中，存储器的访问方法的具体执行过程已在本说明书中有详细的记载，此处不再进行赘述。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读存储介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读存储介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读存储介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM，Random Access Memory)，只读存储器(ROM，Read-Only Memory)，可擦除可编辑只读存储器(EPROM，Erasable Programmable Read-Only Memory，或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM，Compact Disc Read-Only Memory)。另外，计算机可读存储介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA，Programmable Gate Array)，现场可编程门阵列(FPGA，Field Programmable Gate Array)等。

在本说明书的描述中，参考术语“本实施例”、“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明实质内容上所作的任何修改、等同替换和简单改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种存储器的访问方法，其特征在于，包括：

解析用于访问存储器的当前请求，以得到解析结果；所述当前请求为数据读取请求或数据写入请求；

根据所述解析结果从多个预设存储组中确定与所述当前请求匹配的目标存储组；所述存储器包括所述多个预设存储组，一个预设存储组包括至少一个存储单元；

对所述目标存储组中的存储单元进行访问。

2.根据权利要求1所述的存储器的访问方法，其特征在于，所述对所述目标存储组中的存储单元进行访问包括：

利用与所述目标存储组对应的仲裁器对所述当前请求进行仲裁处理，以得到第一输出结果；

其中，所述第一输出结果用于表示所述当前请求的访问优先级，仲裁器与存储单元一一对应；

按照所述访问优先级使所述当前请求访问所述目标存储组中的存储单元。

3.根据权利要求2所述的存储器的访问方法，其特征在于，

所述仲裁处理为带紧急优先级的轮询仲裁处理或带权重的轮询仲裁处理。

4.根据权利要求2所述的存储器的访问方法，其特征在于，还包括：

对所述当前请求对应的目标存储组的编号进行先入先出处理，以得到第二输出结果；

其中，所述第二输出结果用于表示当前请求接收的先后顺序；

将所述第二输出结果与所述第一输出结果进行匹配，根据匹配的结果使当前请求响应的先后顺序与当前请求接收的先后顺序一致。

5.根据权利要求4所述的存储器的访问方法，其特征在于，所述对所述当前请求对应的目标存储组的编号进行先入先出处理包括：

按照请求接收的先后顺序对所述当前请求对应的目标存储组的编号进行缓存和输出。

6.根据权利要求1所述的存储器的访问方法，其特征在于，还包括：

若当前请求的访问优先级高于与当前请求存在冲突的请求，则优先对当前请求进行响应；

在对当前请求响应后的下一个时钟周期对所述与当前请求存在冲突的请求进行响应。

7.一种存储器的访问装置，其特征在于，包括：

当前请求解析模块，用于解析用于访问存储器的当前请求，以得到解析结果；所述当前请求为数据读取请求或数据写入请求；

目标存储组确定模块，用于根据所述解析结果从多个预设存储组中确定与所述当前请求匹配的目标存储组；所述存储器包括所述多个预设存储组，一个预设存储组包括至少一个存储单元；

存储单元访问模块，用于对所述目标存储组中的存储单元进行访问。

8.一种芯片，其特征在于，包括存储器和处理器，所述存储器中存储有计算机可读指令，所述计算机可读指令被所述处理器执行时，使得所述处理器执行如权利要求1～6中任一项权利要求所述存储器的访问方法的步骤。

9.一种电子设备，其特征在于，包括存储器和处理器，所述存储器中存储有计算机可读指令，所述计算机可读指令被所述处理器执行时，使得所述处理器执行如权利要求1～6中任一项权利要求所述存储器的访问方法的步骤。

10.一种存储有计算机可读指令的存储介质，其特征在于，所述计算机可读指令被一个或多个处理器执行时，使得所述一个或多个处理器执行如权利要求1～6中任一项权利要求所述存储器的访问方法的步骤。

Images