CN114336534B - 一种非受控电源短路保护装置、方法、设备、系统及介质 - Google Patents

Abstract

本申请公开了一种非受控电源短路保护装置、方法及其介质，针对目前使用常电为芯片供电时，会出现芯片进入retry状态无法退出的问题，提供了一种非受控电源短路保护装置，包括：控制器、使能电路、电压比较电路、常电电源；常电电源通过使能电路与控制器的使能端连接；电压比较电路与控制器的输出端和使能端连接，当输出端的电压与基准电压的大小关系为预设关系时，电压比较电路向使能端输出信号使控制器处于非使能状态。当控制器进入retry状态时，电压比较电路可以检测出来，并发出控制信号拉低控制器的使能端，使得控制器强制退出retry状态，以避免控制器长时间处于retry状态而导致的容易烧毁的问题。

Description

一种非受控电源短路保护装置、方法、设备、系统及介质

技术领域

本申请涉及服务器硬件技术领域，特别是涉及一种非受控电源短路保护装置、方法、设备、系统及介质。

背景技术

目前，存在部分控制器的供电端或使能端连接的是非受控电源的情况，例如服务器中的POL芯片，POL芯片工作正常后会输出信号，目前通常是将服务器电源单元（PSU）提供的常电作为使能信号供给POL芯片，使得POL芯片能够正常工作并输出信号完成相应的控制效果，这里的常电就是非受控电源。

POL芯片：Point of load芯片，指服务器中的单相buck电源芯片，内部集成了buck电路的控制器、上下管以及上下管驱动电路。POL芯片需要外部提供一个使能信号才能工作，当POL芯片工作正常输出电压在正常范围内时，会输出一个工作信号，复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）等逻辑器件通过控制使能信号，接收工作信号来控制上下电过程。

在实际的应用中，当POL芯片遇到输出短路的情况时，会在启动——检测到短路后保护——重新启动的过程中反复循环，也即进入打嗝输出模式（retry状态），而POL芯片若长期处于retry状态会带来烧板的风险，又由于目前给POL芯片使能端供电的是常电，不受芯片本身控制，所以一旦出现输出端短路的情况，POL芯片会一直维持retry状态，烧板的风险极大。

所以，现在本领域的技术人员亟需要一种非受控电源短路保护装置，解决目前使用常电为芯片供电时，会出现芯片进入retry状态无法退出，从而大大增加烧板风险的问题。

发明内容

本申请的目的是提供一种非受控电源短路保护装置、方法、设备、系统及介质，解决目前使用常电为芯片供电时，会出现芯片进入retry状态无法退出，从而大大增加烧板风险的问题。

为解决上述技术问题，本申请提供一种非受控电源短路保护装置，包括：控制器、使能电路、电压比较电路、常电电源；

常电电源通过使能电路与控制器的使能端连接；电压比较电路与控制器的输出端和使能端连接，当输出端的电压与基准电压的大小关系为预设关系时，电压比较电路向使能端输出控制信号使控制器处于非使能状态。

优选地，控制器为高电平有效，则电压比较电路包括：比较器、第一电阻、第二电阻和第一电容；

第一电阻的第一端与常电电源连接，第一电阻的第二端与第二电阻的第一端、第一电容的第一端和比较器的反相输入端连接；第二电阻的第二端与第一电容的第二端连接并接地；比较器的同相输入端与控制器的输出端连接，比较器的输出端与使能端连接。

优选地，使能电路包括：第三电阻、第四电阻和第二电容；

第三电阻的第一端与常电电源连接，第三电阻的第二端与第四电阻的第一端、第二电容的第一端和使能端连接；第四电阻的第二端与第二电容的第二端连接并接地。

优选地，还包括供电缓启电路，供电缓启电路与常电电源和电压比较电路连接，用于当常电电源开始供电预设时长后，给电压比较电路供电。

优选地，供电缓启电路包括：第五电阻、第六电阻、第七电阻、第三电容、第一晶体管和第二晶体管；

第五电阻的第一端与常电电源、第六电阻的第一端和第二晶体管的第一端连接，第五电阻的第二端与第七电阻的第一端、第一晶体管的第二端和第三电容的第一段连接；第六电阻的第二端与第一晶体管的第一端和第二晶体管的第二端连接；第七电阻的第二端与第三电容的第二端和第一晶体管的第三段连接并接地；第二晶体管的第三端与比较器的一个供电端连接；对应的，比较器的另一个供电端接地。

优选地，第一晶体管为N沟道场效应管，第二晶体管为P沟道场效应管。

为解决上述技术问题，本申请还提供一种非受控电源短路保护方法，应用于上述的非受控电源短路保护装置，包括：

获取控制器的输出信号；

根据输出信号判断控制器是否正常工作，若控制器未正常工作，向控制器的使能端发送控制信号使控制器处于非使能状态。

为解决上述技术问题，本申请还提供一种非受控电源短路保护设备，包括：

获取模块，用于获取控制器的输出信号；

中断模块，用于根据输出信号判断控制器是否正常工作，若控制器未正常工作，向控制器的使能端发送控制信号使控制器处于非使能状态。

为解决上述技术问题，本申请还提供一种非受控电源短路保护系统，包括：

存储器，用于存储计算机程序；

处理器，用于执行计算机程序时实现如上述的非受控电源短路保护方法的步骤。

为解决上述技术问题，本申请还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述的非受控电源短路保护方法的步骤。

本申请提供的非受控电源短路保护装置，当控制器出现输出短路的情况而进入retry状态时，可以通过电压比较电路检测出此时控制器处于非正常工作状态，并发出控制信号至控制器的使能端，使得控制器处于非使能状态，此时，控制器由于不再工作，无法正常的输出信号，所以电压比较电路一直输出控制信号使控制器不再工作，从而强制控制器退出retry状态，以实现避免控制器长时间处于retry状态而导致的容易烧毁的问题。

本申请提供的非受控电源短路保护方法、设备、系统及计算机可读存储介质，与上述装置对应，效果同上。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种非受控电源短路保护装置的结构图；

图2为本发明提供的一种非受控电源短路保护装置的电路图；

图3为本发明提供的一种非受控电源短路保护方法的流程图；

图4为本发明提供的另一种非受控电源短路保护系统的结构图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。

本申请的核心是提供一种非受控电源短路保护装置、方法、设备、系统及介质。

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。

在实际的控制系统中，存在部分控制器11需要满足一直保持工作状态或其他需求的情况，为满足上述需求，目前这部分控制器11的供电端或使能端通常会连接一个常电电源14，例如在服务器硬件领域中，POL芯片的供电端与使能端都连接一个常电电源14，当POL芯片正常工作时，会输出一个信号。但是如此会出现一个问题，在实际使用中，POL芯片可能会出现输出短路的情况，此时，出于自身的保护机制，POL芯片会强制中断工作，过一段时间后再重新启动，但此时输出短路的问题并不一定得到解决，POL芯片就会陷入启动——输出短路——触发保护机制而中断工作——重新启动的循环中，也即进入了retry状态中，当POL芯片工作电流为大电流时，长期处于这种工作状态会大大提高烧板的风险，所以，本申请提供一种非受控电源短路保护装置，如图1所示，包括：控制器11、使能电路12、电压比较电路13、常电电源14；

常电电源14通过使能电路12与控制器11的使能端连接；电压比较电路13与控制器11的输出端和使能端连接，当输出端的电压与基准电压的大小关系为预设关系时，电压比较电路13向使能端输出控制信号使控制器11处于非使能状态。

其中，本实施例虽然未对给控制器11供电的电源作出限制，可为上述提到的常电电源14也可以额外使用其他电源供电，但容易理解的是，为控制器11供电的电源也应为非受控电源，且一种优选的实施方式为：供电电源为上述的常电电源14。

本申请所提供的一种非受控电源短路保护装置通过电压比较电路13比较控制器11的输出信号的电压与基准电压的关系可以判断出控制器11是否处于正常工作的状态，例如控制器11为POL芯片时，当POL芯片正常工作时，其会输出一个高电平信号，电压比较电路13获取到该信号后判断出其比基准电压高，不输出控制信号，POL芯片使能端仍为高电平状态，继续工作；当POL芯片的输出出现了短路的情况，POL芯片由于保护机制会强制中断工作，此时不再输出高电平信号，电压比较电路13获取到的电压比基准电压低，于是输出控制信号拉低POL芯片的使能端，使其无法正常启动，从而退出retry状态，进而避免了长时间处于retry状态而带来的烧板风险。

为进一步说明本申请所提供的一种非受控电源短路保护装置，本实施例提供一种电压比较电路13的优选实施方案，如图2所示，当控制器11为高电平有效时，电压比较电路13包括：比较器U1、第一电阻R1、第二电阻R2和第一电容C1；

第一电阻R1的第一端与常电电源14（VCC）连接，第一电阻R1的第二端与第二电阻R2的第一端、第一电容C1的第一端和比较器U1的反相输入端连接；第二电阻R2的第二端与第一电容C1的第二端连接并接地；比较器U1的同相输入端与控制器11的输出端连接，比较器U1的输出端与使能端连接。

以控制器11为POL芯片为例，当POL芯片正常工作时，会输出一个高电平信号给比较器U1的同相输入端，而反相输入端连接的基准电压应为低于高电平信号电压，且高于低电平信号电压的电压，所以此时同相输入端的电压就要高于反相输入端，比较器U1的输出端为高阻态，对POL芯片的使能端无影响，POL芯片继续正常工作；而当POL芯片因为输出短路而被保护时，其无法正常输出高电平信号，所以比较器U1的同相输入端电压低于基准电压，比较器U1输出低电平，将POL芯片的使能端信号拉低，从而使POL芯片无法重新启动，强制退出retry状态。

另外，本实施例还提供一种使能电路12的实施方案，如图2所示，使能电路12包括：第三电阻R3、第四电阻R4和第二电容C2；

第三电阻R3的第一端与常电电源14连接，第三电阻R3的第二端与第四电阻R4的第一端、第二电容C2的第一端和使能端连接；第四电阻R4的第二端与第二电容C2的第二端连接并接地。

本实施例所提供的电压比较电路13以及使能电路12结构简单，易于实施，使能电路12将常电电源14提供的电压进行分压，然后供给控制器11的使能端，电压比较电路13采用比较器U1实现对于控制器11的输出信号的检测，并输出相应的控制信号以控制控制器11的使能端，使得当控制器11进入retry状态时，可以强制使其退出，从而降低了烧板的风险。

由上述实施例可知，上述提供的具体实施方式中，比较器U1是通过比对POL芯片输出信号的电压与基准电压的关系来进行相应的控制的，只要检测到POL芯片的输出信号不为高电平时就拉低POL芯片的使能信号，但是，在POL芯片刚通电时，其从启动到正常工作并输出高电平信号是需要一定时间的，此时比较器U1同相输入端只能获得低电平信号，会将POL芯片的使能端拉低，POL芯片无法正常工作，所以，本实施例在上述实施例的基础上还提供一种优选的实施方案，如图1所示，还包括供电缓启电路15，供电缓启电路15与常电电源14和电压比较电路13连接，用于当常电电源14开始供电预设时长后，给电压比较电路13供电。

供电缓启电路15是通过暂缓给电压比较电路13供电的方式，使得控制器11在刚接通电源时，使能端不会被马上拉低，从而顺利的过渡到正常的工作模式，以实现预期的控制效果。

需要说明的是，本实施例中提到的预设时长应根据实际情况而定，例如在实际应用中，控制器11从启动到正常输出信号的时间为5毫秒，那么预设时长应为略大于5毫秒的一个时间值，可以为10毫秒或15毫秒等，根据实际需要而定。

为进一步说明本申请所提供的一种非受控电源短路保护装置，本实施例还提供供电缓启电路15的一种具体实施方案，如图2所示，供电缓启电路15包括：第五电阻R5、第六电阻R6、第七电阻R7、第三电容C3、第一晶体管Q1和第二晶体管Q2；

第五电阻R5的第一端与常电电源14、第六电阻R6的第一端和第二晶体管Q2的第一端连接，第五电阻R5的第二端与第七电阻R7的第一端、第一晶体管Q1的第二端和第三电容C3的第一段连接；第六电阻R6的第二端与第一晶体管Q1的第一端和第二晶体管Q2的第二端连接；第七电阻R7的第二端与第三电容C3的第二端和第一晶体管Q1的第三段连接并接地；第二晶体管Q2的第三端与比较器U1的一个供电端连接；对应的，比较器U1的另一个供电端接地。

本实施例所提供的供电缓启电路15的一种具体实施方案与上述使能电路12、电压比较电路13的具体实施方案相适应，通过延时供给比较器U1电源，实现保证POL芯片正常启动的效果。

具体是通过由第三电容C3和第七电阻R7所构成的RC充放电电路来实现，当常电电源14开始供电时，会先给RC充放电电路充电，从而是第一晶体管Q1的第二端的电压慢慢升高，等超过第一晶体管Q1的阈值电压时，第一晶体管Q1导通，从而使得第二晶体管Q2的第二端电压超过阈值电压，第二晶体管Q2导通，比较器U1的供电端得电，从而实现延缓比较器U1启动的控制效果。其中，本实施例提到的预设时间即为RC充放电电路充电至电压超过第一晶体管Q1阈值电压的时间，所以，预设时间可以通过改变第三电容C3的电容值、第七电阻R7的阻值，以及第一晶体管Q1的阈值电压来实现。

另外，上述提到的第一晶体管Q1和第二晶体管Q2本申请虽然未对其具体是三极管还是场效应管做出限制，但提供一种优选方案，第一晶体管Q1和第二晶体管Q2都为场效应管，更进一步的，第一晶体管Q1为N沟道场效应管，第二晶体管Q2为P沟道场效应管。

本实施例相对于上述实施例的优势在于：本实施例所提供的供电缓启电路15使得比较器U1在控制器11启动后的预设时长之后，再开始工作，从而避免比较器U1在控制器11还没完全启动时就检测了输出电压，进而拉低使能端，使控制器11无法正常启动的问题，进一步保障了非受控电源短路保护装置的可靠性。

在上述实施例中，对于一种非受控电源短路保护装置进行了详细描述，本申请还提供一种对应的非受控电源短路保护方法的实施例，如图3所示，包括：

S21：获取控制器的输出信号。

S22：根据输出信号判断控制器是否正常工作，若控制器未正常工作，则进入步骤S23，否则返回步骤S21。

S22：向控制器的使能端发送控制信号使控制器处于非使能状态。

值得注意的是，本方法对应于上述的非受控电源短路保护装置，但上述装置部分为方便理解，是在服务器背景下，以POL芯片为例进行详细说明，事实上，无论是本方法，还是上述的非受控电源短路保护装置，所针对的都不仅仅为服务器领域，更不仅仅为POL芯片，其他满足其供电端或使能端连接的为常电，且其正常工作时输出的信号与不工作时输出的信号不同的芯片，都可以通过本申请所提供的非受控电源短路保护装置实现避免进入retry状态的效果。

当控制器出现输出短路或其他异常情况导致其陷入retry状态时，本申请所提供的非受控电源短路保护方法能检测到控制器的输出信号出现了异常，从而将常电输入进控制器使能端的使能信号拉低，使得控制器能够强制退出retry状态，待操作人员将问题排查完毕后再重新启动电源即可继续工作，避免了控制器因为长期处于retry状态而大大提高了烧板的风险。

另外，本实施例还提供一种与上述方法对应的非受控电源短路保护设备，包括：

获取模块，用于获取控制器的输出信号；

中断模块，用于根据输出信号判断控制器是否正常工作，若控制器未正常工作，向控制器的使能端发送控制信号使控制器处于非使能状态。

由于设备部分的实施例与方法部分的实施例相互对应，因此设备部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

图4为本申请另一实施例提供的一种非受控电源短路保护系统的结构图，如图4所示，一种非受控电源短路保护系统包括：存储器30，用于存储计算机程序；

处理器31，用于执行计算机程序时实现如上述实施例一种非受控电源短路保护方法的步骤。

本实施例提供的一种非受控电源短路保护系统可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。

其中，处理器31可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器31可以采用数字信号处理(Digital Signal Processing，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable LogicArray，PLA)中的至少一种硬件形式来实现。处理器31也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器 (CentralProcessing Unit，CPU)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器31可以在集成有图像处理器(Graphics Processing Unit，GPU)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器31还可以包括人工智能(Artificial Intelligence，AI)处理器，该AI处理器用于处理有关机器学习的计算操作。

存储器30可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器30还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器30至少用于存储以下计算机程序301，其中，该计算机程序被处理器31加载并执行之后，能够实现前述任一实施例公开的一种非受控电源短路保护方法的相关步骤。另外，存储器30所存储的资源还可以包括操作系统302和数据303等，存储方式可以是短暂存储或者永久存储。其中，操作系统302可以包括Windows、Unix、Linux等。数据303可以包括但不限于一种非受控电源短路保护方法等。

在一些实施例中，一种非受控电源短路保护系统还可包括有显示屏32、输入输出接口33、通信接口34、电源35以及通信总线36。

本领域技术人员可以理解，图4中示出的结构并不构成对一种非受控电源短路保护系统的限定，可以包括比图示更多或更少的组件。

本申请实施例提供的一种非受控电源短路保护系统，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如下方法：一种非受控电源短路保护方法。

最后，本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。

可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（Read-Only Memory，ROM）、随机存取存储器（Random Access Memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。

以上对本申请所提供的一种非受控电源短路保护装置、方法、设备、系统及介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (9)

1.一种非受控电源短路保护装置，其特征在于，包括：控制器、使能电路、电压比较电路、常电电源；

所述常电电源通过所述使能电路与所述控制器的使能端连接；所述电压比较电路与所述控制器的输出端和使能端连接，当所述输出端的电压与基准电压的大小关系为预设关系时，所述电压比较电路向所述使能端输出控制信号使所述控制器处于非使能状态；

所述控制器为高电平有效，则所述电压比较电路包括：比较器、第一电阻、第二电阻和第一电容；

所述第一电阻的第一端与所述常电电源连接，所述第一电阻的第二端与所述第二电阻的第一端、所述第一电容的第一端和所述比较器的反相输入端连接；所述第二电阻的第二端与所述第一电容的第二端连接并接地；所述比较器的同相输入端与所述控制器的输出端连接，所述比较器的输出端与所述使能端连接。

2.根据权利要求1所述的非受控电源短路保护装置，其特征在于，所述使能电路包括：第三电阻、第四电阻和第二电容；

所述第三电阻的第一端与所述常电电源连接，所述第三电阻的第二端与所述第四电阻的第一端、所述第二电容的第一端和所述使能端连接；所述第四电阻的第二端与所述第二电容的第二端连接并接地。

3.根据权利要求1所述的非受控电源短路保护装置，其特征在于，还包括供电缓启电路，所述供电缓启电路与所述常电电源和所述电压比较电路连接，用于当所述常电电源开始供电预设时长后，给所述电压比较电路供电。

4.根据权利要求3所述的非受控电源短路保护装置，其特征在于，所述供电缓启电路包括：第五电阻、第六电阻、第七电阻、第三电容、第一晶体管和第二晶体管；

所述第五电阻的第一端与所述常电电源、所述第六电阻的第一端和所述第二晶体管的第一端连接，所述第五电阻的第二端与第七电阻的第一端、所述第一晶体管的第二端和所述第三电容的第一段连接；所述第六电阻的第二端与所述第一晶体管的第一端和所述第二晶体管的第二端连接；所述第七电阻的第二端与所述第三电容的第二端和所述第一晶体管的第三段连接并接地；所述第二晶体管的第三端与所述比较器的一个供电端连接；对应的，所述比较器的另一个供电端接地。

5.根据权利要求4所述的非受控电源短路保护装置，其特征在于，所述第一晶体管为N沟道场效应管，所述第二晶体管为P沟道场效应管。

6.一种非受控电源短路保护方法，其特征在于，应用于权利要求1至5任意一项所述的非受控电源短路保护装置，包括：

获取控制器的输出信号；

根据所述输出信号判断所述控制器是否正常工作，若所述控制器未正常工作，向所述控制器的使能端发送控制信号使所述控制器处于非使能状态。

7.一种非受控电源短路保护设备，其特征在于，包括权利要求1至5任意一项所述的非受控电源短路保护装置，还包括：

获取模块，用于获取控制器的输出信号；

中断模块，用于根据所述输出信号判断所述控制器是否正常工作，若所述控制器未正常工作，向所述控制器的使能端发送控制信号使所述控制器处于非使能状态。

8.一种非受控电源短路保护系统，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求6所述的非受控电源短路保护方法的步骤。

9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求6所述的非受控电源短路保护方法的步骤。

Images