CN114329853B - 一种量子拓扑图优化方法、装置、终端及存储介质 - Google Patents
一种量子拓扑图优化方法、装置、终端及存储介质 Download PDFInfo
- Publication number
- CN114329853B CN114329853B CN202011065539.7A CN202011065539A CN114329853B CN 114329853 B CN114329853 B CN 114329853B CN 202011065539 A CN202011065539 A CN 202011065539A CN 114329853 B CN114329853 B CN 114329853B
- Authority
- CN
- China
- Prior art keywords
- quantum
- nodes
- optimized
- node
- graph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005457 optimization Methods 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 96
- 239000002096 quantum dot Substances 0.000 claims description 61
- 239000011159 matrix material Substances 0.000 claims description 43
- 230000008878 coupling Effects 0.000 claims description 42
- 238000010168 coupling process Methods 0.000 claims description 42
- 238000005859 coupling reaction Methods 0.000 claims description 42
- 238000001228 spectrum Methods 0.000 claims description 31
- 238000012545 processing Methods 0.000 claims description 8
- 238000011084 recovery Methods 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 6
- 238000012216 screening Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 30
- 230000008569 process Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 4
- 238000006880 cross-coupling reaction Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了一种量子拓扑图优化方法、装置、终端及存储介质，包括获取目标量子算法的第一量子拓扑图，在所述第一量子拓扑图中存在交叉连线时，确定所述第一量子拓扑图中的中介节点，并保留所述中介节点与其它图谱节点之间的连线，并将除所述中介节点之外的其它图谱节点之间的连线删除，以获得不包含交叉连线的第二量子拓扑图；若否，则将所述第一量子拓扑图更新为第三量子拓扑图；根据预设方式确定一个所述待优化节点对应的通过连线连通的N个子节点组成的优化子图，对非优化节点与各所述子节点之间的连线进行分配，获得第四量子拓扑图；恢复所述第四量子拓扑图中非优化节点之间的连线，获得优化量子拓扑图。本申请简化量子算法深度，提高量子算法保真度，使得复杂的量子算法在量子芯片上运行。
Description
技术领域
本发明属于量子计算领域，特别是一种量子拓扑图优化方法、装置、终端及存储介质。
背景技术
随着量子计算技术的普及，实施量子计算的量子芯片，成为了研究的重点对象。量子芯片相对较传统的集成芯片，具有强大的并行计算能力，且并行计算能力随着量子芯片的位数(量子比特数)呈指数式提升。
量子算法是在量子线路中进行模拟，并需要在量子芯片上运行的实施量子计算的方法；一些复杂运算的量子算法编译到量子芯片上时，会出现多个量子比特之间的耦合(即两量子比特逻辑门)交叉、若干量子比特与相邻量子比特的耦合数量过多的情况。然而现阶段的量子芯片都属于二维结构，量子比特之间的耦合都是通过具体的耦合结构(电容、电感、谐振腔等)实现的，因此两个耦合结构是无法交叉的；而且一个量子比特与过多的相邻量子比特耦合，会大幅降低对该量子比特的调控、使得执行的量子计算的精度大大降低。所以说，一些复杂的量子算法是无法在现有的二维结构的量子芯片上有效实现的。
发明内容
本发明的目的是提供一种量子算法优化方法、装置、终端及存储介质，以解决现有技术中的不足，它能够对复杂的量子算法进行优化，消除量子算法对应的量子拓扑图中的交叉连线，尽可能的减少量子算法中施加的交换门操作，简化量子算法的深度，提高量子算法的保真度，使得复杂的量子算法在二维结构的量子芯片上运行。
本申请采用的技术方案如下：
根据本申请的第一方面，提供了一种量子拓扑图优化方法,所述方法包括：
获取目标量子算法的第一量子拓扑图，所述第一量子拓扑图包括多个图谱节点以及两个图谱节点之间的连线，其中，所述图谱节点用于表示所述目标量子算法中的逻辑比特，所述连线用于表示两个所述逻辑比特之间的量子比特逻辑门；
在所述第一量子拓扑图中存在交叉连线时，确定所述第一量子拓扑图中的中介节点，保留所述中介节点与其它图谱节点之间的连线，并将除所述中介节点之外的其它图谱节点之间的连线删除，以获得不包含交叉连线的第二量子拓扑图；若否，则将所述第一量子拓扑图更新为第三量子拓扑图；
在所述第二量子拓扑图或所述第三量子拓扑图中存在待优化节点时，根据预设方式确定一个所述待优化节点对应的通过连线连通的N个子节点组成的优化子图，其中，所述待优化节点为所述第一量子拓扑图中连通度大于待应用量子芯片的连通度阈值的图谱节点，所述优化子图中所有子节点的连通度不大于所述连通度阈值；
对非优化节点与各所述子节点之间的连线进行分配，获得第四量子拓扑图；其中，所述非优化节点为除所述待优化节点以外的图谱节点；
恢复所述第四量子拓扑图中非优化节点之间的连线，获得优化量子拓扑图。
进一步的，所述获取目标量子算法的第一量子拓扑图的步骤，包括：获取所述目标量子算法中任意两个逻辑比特上施加的量子比特逻辑门的次数；基于任意两个逻辑比特上施加的所述量子比特逻辑门的次数，获得邻接矩阵，并将所述邻接矩阵转换为所述第一量子拓扑图。
进一步的，所述第一量子拓扑图中的连线具有粗度，所述粗度代表所述量子算法中任意两个所述逻辑比特之间的施加的量子比特逻辑门的次数，所述如果所述第一量子拓扑图存在交叉连线时，确定所述第一量子拓扑图中的中介节点的步骤，包括：
获取所述第一量子拓扑图中的所有图谱节点的连通度、重量和/或分散度；其中，所述连通度为各图谱节点连接的连线数量，所述重量为各图谱节点连接的所有连线的粗度之和，所述分散度为各图谱节点连接的所有连线的粗度的方差；
选择连通度最大的图谱节点作为所述中介节点；当出现若干图谱节点的连通度相同情况下，选择重量最大的图谱节点作为所述中介节点；当出现若干图谱节点的连通度和重量均相同的情况下，选择分散度最大的图谱节点作为所述中介节点。
进一步的，所述根据预设方式确定一个所述待优化节点对应的通过连线连通的N个子节点组成的优化子图的步骤，包括：依次递增一个子节点，直至生成的优化子图中的N个子节点的连通度不大于所述连通度阈值，且所述优化子图通过连线连接所述非优化节点，其中，N为大于1的正整数。
进一步的，所述根据预设方式确定一个所述待优化节点对应的通过连线连通的N个子节点组成的优化子图的步骤，还包括：
遍历所述N个子节点之间的所有连接关系；
筛选出由通过连线连通的N个子节点组成的优化子图，其中所述优化子图中无交叉连线，且所述优化子图中所有子节点的连通度不大于所述连通度阈值。
进一步的，所述对所述非优化节点与所述优化子图中各所述子节点之间的连线进行分配，获得第四量子拓扑图的步骤，包括：
获得各非优化节点的耦合强度矩阵、距离矩阵；其中，所述耦合强度矩阵表征第一量子拓扑图中两个非优化节点之间施加的所述量子比特逻辑门的次数与所述非优化节点连接所述子节点后增加的交换门个数之和；所述距离矩阵表征所述第二或第三量子拓扑图种非优化节点与各所述子节点之间的距离；
基于所述耦合强度矩阵和所述距离矩阵，获得所述非优化节点与各所述子节点的加权距离；
按照所述非优化节点的所述耦合强度矩阵从大到小的顺序，依次将各所述非优化节点分配连接对应的所述加权距离最小的所述子节点上。
进一步的，所述恢复所述第四量子拓扑图中非优化节点之间的连线，获得优化量子拓扑图，并根据所述优化量子拓扑图优化所述目标量子算法的步骤，包括：
按照粗度从大到小的顺序依次选择被删除的连线，填补回所述第四量子拓扑图；
针对当前被选择的所述连线，在填补回所述第四量子拓扑图后，检查更新之后的所述第四量子拓扑图中是否存在交叉连线，如果有，记更新之前的所述第四量子拓扑图为所述优化量子拓扑图；如果没有，记更新之后的所述第四量子拓扑图为所述优化量子拓扑图。
本申请的第二方面提供了一种量子拓扑图优化装置，所述装置包括：
获取模块，用于获取目标量子算法的第一量子拓扑图，所述第一量子拓扑图包括多个图谱节点以及两个图谱节点之间的连线，其中，所述图谱节点用于表示所述目标量子算法中的逻辑比特，所述连线用于表示两个所述逻辑比特之间的量子比特逻辑门；
交叉处理模块，用于在所述第一量子拓扑图中存在交叉连线时，确定所述第一量子拓扑图中的中介节点，保留所述中介节点与其它图谱节点之间的连线，并将除所述中介节点之外的其它图谱节点之间的连线删除，以获得不包含交叉连线的第二量子拓扑图；若否，则将所述第一量子拓扑图更新为第三量子拓扑图；
确定模块，用于在所述第二量子拓扑图或所述第三量子拓扑图中存在待优化节点时，根据预设方式确定一个所述待优化节点对应的通过连线连通的N个子节点组成的优化子图，其中，所述待优化节点为所述第一量子拓扑图中连通度大于待应用量子芯片的连通度阈值的图谱节点，所述优化子图中所有子节点的连通度不大于所述连通度阈值；
分配模块，用于对非优化节点与各所述子节点之间的连线进行分配，获得第四量子拓扑图；其中，所述非优化节点为除所述待优化节点以外的图谱节点；
恢复模块，用于恢复所述第四量子拓扑图中非优化节点之间的连线，获得优化量子拓扑图。
本申请的第三个方面提供了一种计算机终端，包括机器可读存储介质和处理器，所述机器可读存储介质中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行第一方面中任意一项所述的量子拓扑图优化方法。
本申请的第四方面提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，当所述计算机程序被计算机执行时，实现第一中任意一项所述的量子拓扑图优化方法。
与现有技术相比，本申请通过获取目标量子算法的第一量子拓扑图，所述第一量子拓扑图包括多个图谱节点以及两个图谱节点之间的连线，其中，所述图谱节点用于表示所述目标量子算法中的逻辑比特，所述连线用于表示两个所述逻辑比特之间的量子比特逻辑门；在所述第一量子拓扑图中存在交叉连线时，确定所述第一量子拓扑图中的中介节点，保留所述中介节点与其它图谱节点之间的连线，并将除所述中介节点之外的其它图谱节点之间的连线删除，以获得不包含交叉连线的第二量子拓扑图；若否，则将所述第一量子拓扑图更新为第三量子拓扑图；在所述第二量子拓扑图或所述第三量子拓扑图中存在待优化节点时，根据预设方式确定一个所述待优化节点对应的通过连线连通的N个子节点组成的优化子图，其中，所述待优化节点为所述第一量子拓扑图中连通度大于待应用量子芯片的连通度阈值的图谱节点，所述优化子图中所有子节点的连通度不大于所述连通度阈值；对非优化节点与各所述子节点之间的连线进行分配，获得第四量子拓扑图；其中，所述非优化节点为除所述待优化节点以外的图谱节点；恢复所述第四量子拓扑图中非优化节点之间的连线，获得优化量子拓扑图。所述第一量子拓扑图中的交叉连线对应量子芯片上多个量子比特之间交叉的耦合结构(电容、电感、谐振腔等)，在二维结构的量子芯片是无法实现的，通过优化消除所述交叉连线，使得不包含所述交叉连线的所述优化量子拓扑图可以在二维结构的量子芯片上实现；并且在实现过程中可以减少施加交换门的次数，进而提高量子算法的执行效果；并通过对超过待应用量子芯片的连通度阈值的待优化节点进行优化，使得优化量拓扑图中逻辑比特映射到量子芯片的量子比特时，降低相邻量子比特通过耦合结构对待调量子比特的影响，提高量子算法的保真度使得复杂的量子算法可以在量子芯片上运行
附图说明
图1为本发明实施例提供的一种常规量子算法对应的量子拓扑图的示意图；
图2为本发明实施例提供的一种复杂量子算法对应的量子拓扑图的示意图；
图3a和图3b分别示出了一种量子算法对应的量子线路图的示意图以及对应的一种量子芯片的二维点阵结构的示意图；
图4示出了本申请实施例所提供的量子拓扑图优化方法的流程示意图；
图5示出了本申请实施例所提供的量子算法对应的邻接矩阵的示意图；
图6示出了本申请实施例所提供的一种优化后的不包含交叉连线的第二量子拓扑图的流程示意图；
图7示出了本申请实施例所提供的一种中介节点的获取示意图；
图8示出了本申请实施例所提供的一种优化后的不包含交叉连线的第二量子拓扑图的示意图；
图9示出了本申请实施例所提供的一种由两个子节点组成的优化子图的示意图；
图10示出了本申请实施例所提供的一种包含高连通度的待优化节点的第二量子拓扑图的示意图
图11示出了本申请实施例所提供的一种由多个子节点组成的优化子图的示意图
图12示出了本申请实施例所提供的一种遍历优化子图中N个节点连线的流程示意图；
图13示出了本申请实施例所提供的一种由多个子节点组成的优化子图的示意图；
图13a、13b、13c、13d示出了本申请实施例所提供的一种N个节点连线的示意图；
图14示出了本申请实施例所提供的一种对非优化节点与各所述子节点之间的连线进行分配获得第四量子拓扑图的流程示意图；
图15示出了本申请实施例所提供的一种对非优化节点与各所述子节点之间的连线进行分配获得第四量子拓扑图的效果示意图；
图16示出了本申请实施例所提供的一种回复删除连线获得优化量子拓扑图的流程示意图
图17示出了本申请实施例所提供的一种优化量子拓扑图的示意图；
本申请实施例所提供的一种第四量子拓扑图的示意图；
图18示出了本申请实施例所提供的量子拓扑图优化装置的功能模块示意图；
图19示出了本申请实施例所提供的用于实现上述量子拓扑图优化方法的计算机终端的组件结构示意框图。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
基于前述背景技术所获知的技术问题可知，当量子算法编译到量子芯片上时，可能会出现多个量子比特之间的耦合(即量子比特逻辑门)交叉的情况，导致量子算法的深度较高，在二维结构的量子芯片上的执行效果不佳。
例如，请参阅图1所示，示出了一种量子算法的量子拓扑图的示意图，所述量子拓扑图可以包括多个图谱节点以及两个图谱节点之间的连线。其中，图谱节点可以用于表示目标量子算法中的逻辑比特，连线可以用于表示两个量子比特之间的量子比特逻辑门。可以看出，在该量子拓扑图中，图谱节点1、图谱节点2、图谱节点3、图谱节点4、图谱节点5以及图谱节点6之间存在诸多连线之间的交叉。
相比于图1的量子算法的量子拓扑图，图2示出了一种更为复杂的量子算法的量子拓扑图。即当量子算法中的逻辑比特的数量较多，两个逻辑比特之间需要执行的量子逻辑门的数量也很多的时候，量子算法对应的量子拓扑显得更为复杂。
发明人研究发现，现阶段能够生产出来的量子芯片都属于带噪声的中小规模芯片，过短的量子态寿命与极高的错误率使得大规模长深度运算在现有技术条件下无法完成。又由于量子纠错算法(QEC)所需比特数太多，在短期内实现的几率很小，所以目前量子计算只能专注小规模无纠错领域。为了提高计算结果正确率，需要尽可能降低量子算法的深度。
然而，相关技术中的量子芯片通常属于二维结构，而量子比特之间的耦合通常是通过具体的耦合结构(例如电容、电感、谐振腔等)实现的，因此两个耦合结构在实际实现时是无法交叉的，而量子算法中的逻辑比特之间的交叉耦合，是会频繁出现的。需要将量子算法中的逻辑比特之间的交叉耦合在量子芯片上实现，。
为了改善上述问题，发明人在进一步的研究过程中发现，目前常规的方法，是通过施加交换门来改变量子比特之间的映射关系。例如，请参阅图2所示，图3a是一种简单的量子算法对应的量子线路图，q1、q2、q3、q4分别代表4个逻辑比特，逻辑比特之间的连线代表需要施加量子逻辑门的两个逻辑比特；图3b是与图3a的量子算法对应的量子芯片的二维点阵结构，Q1、Q2、Q3、Q4代表量子比特，量子比特之间的连线代表具体的耦合结构。在执行量子程序时，量子算法中的逻辑比特数目nq和量子芯片的比特数nQ之间必须服从nq≤nQ，每一个逻辑比特都映射到一个量子比特上。两个逻辑比特只有被映射到两个直接连接的量子比特上时，才能执行两比特门操作。否则，只能使用交换门，让原本映射到两个不直接连接的量子比特上的两个逻辑比特重新映射到两个直接连接的量子比特上。
示例性地，结合图3b中Q1、Q2、Q3、Q4之间的依次连线，图3a中的q1和q4之间可以直接施加量子比特逻辑门，在q1和q3之间施加量子比特逻辑门时需要施加交换门操作，例如将q1和q2的位置交换，进而施加量子比特逻辑门；再例如，q2和q4之间也是无法进行量子比特逻辑门操作的，同样需要施加一个交换门。需要说明的是，交换门的施加都是成对出现的，即通过施加一个交换门将q1和q2的位置交换并施加了相应的量子比特逻辑门之后，还需要再施加一个交换门将q1和q2的位置恢复。因此引入交换门来改善量子连通图的交叉连线带来的问题时，会导致算法深度的增加，当交换门次数较多的时候，会明显延长算法运行时间，仍然无法达到较好的算法执行效果。
所应说明的是，图3b中仅列举出了包括4个量子比特的量子芯片的二维点阵结构，当量子比特数量较多的时候，在量子算法中需要施加的交换门的数量也会大大增加，从而极大增加了量子算法的复杂度，在后续量子芯片运行量子算法时计算结果的保真度也难以保证。
需要补充的是，在量子芯片上，任意一个量子比特上连接的耦合结构数量不是无穷大的，是有具体的数量限制的。因为相邻的两个量子比特之间可以通过耦合结构产生信息交互，当一个量子比特与非常多的相邻量子比特之间连接有耦合结构时，哪怕仅仅对待调量子比特和其中一个相邻量子比特上施加两量子比特逻辑门，其他的相邻量子比特也会通过耦合结构对待调量子比特产生影响，使得对待调量子比特的调控出现误差，进而影响到待调量子比特上运行的量子算法，使得量子算法的保真度大大降低。
以上现有技术中的方案所存在的缺陷，均是发明人在经过实践并仔细研究后得出的结果，因此，上述技术问题的发现过程以及下文中本申请实施例针对上述问题所提出的解决方案，都应该是发明人在发明创造过程中对本申请做出的贡献，而不应当理解为本领域技术人员所公知的技术内容。
基于发明人发现的上述技术问题，本申请实施例提供一种量子拓扑图的优化方法，旨在对常规量子算法的量子拓扑图中存在的交叉连线和/或待优化节点进行改良。当量子算法对应的第一量子拓扑图存在交叉连线时，确定第一量子拓扑图中的中介节点，保留中介节点与其它图谱节点之间的连线，并将除所述中介节点之外的其它图谱节点之间的连线删除，以获得不包含交叉连线的第二量子拓扑图；若否，则将第一量子拓扑图更新为第三量子拓扑图；进而确定当第二量子拓扑图或第三量子拓扑图中存在所述待优化节点时，根据预设方式确定一个待优化节点对应的通过连线连通的N个子节点组成的优化子图；并对非优化节点与子节点之间的连线进行分配，获得第四量子拓扑图；恢复所述第四量子拓扑图中非优化节点之间的连线，获得优化量子拓扑图。如此，通过优化消除交叉连线，使得不包含交叉连线的优化量子拓扑图在二维结构的量子芯片上实现时，可以有效缩短量子算法的深度，降低量子算法运行的时间，并且在实现过程中可以减少施加交换门的次数；并通过对超过待应用量子芯片的连通度阈值的待优化节点进行优化，使得优化量拓扑图中逻辑比特映射到量子芯片的量子比特时，降低相邻量子比特通过耦合结构对待调量子比特的影响，使得量子算法的保真度大大提高。
下面结合说明书附图详细介绍上述量子连通图的交叉连线处理方法的一些示例性的实现方案。
请参阅图4，示出了本申请实施例提供的量子拓扑图的优化方法的流程示意图，包括：
步骤S110，获取目标量子算法的第一量子拓扑图。
本实施例中，第一量子拓扑图可以包括多个图谱节点以及两个图谱节点之间的连线，图谱节点可以用于表示目标量子算法中的逻辑比特，连线用于表示两个量子比特之间的量子比特逻辑门。
其中，该量子连通图谱可以基于该目标量子算法中的逻辑比特以及任意两个量子比特上施加的量子比特逻辑门的次数获得。其中，量子比特可以是指一种可以同时处于基态|0>、激发态|1>以及叠加态(α|0>+β|1>)的物理体系。在数学上，量子比特可以由希尔伯特空间上的态矢量表示。量子线路是通过同时操纵若干个量子比特实现的。
量子线路是量子程序的一种表示形式，可以由一连串初始位于|0>态的量子比特以及后续的若干个量子逻辑门组成，由测量操作作为结尾(不一定每个比特都需要被测量)。通常，每个量子程序可以最终被分解为只由基本量子逻辑门序列构成的量子程序。此外，量子比特逻辑门可以是指一些可逆的幺正变换，可以用于操纵若干个量子比特，让这些量子比特向目标态演化，演化最终态即为量子计算的结果。
步骤S120，在所述第一量子拓扑图中存在交叉连线时，确定所述第一量子拓扑图中的中介节点，保留所述中介节点与其它图谱节点之间的连线，并将除所述中介节点之外的其它图谱节点之间的连线删除，以获得不包含交叉连线的第二量子拓扑图；若否，则将所述第一量子拓扑图更新为第三量子拓扑图。
例如，在一些可能的示例中，可以检测第一量子拓扑图是否为可平面图谱，即检测第一量子拓扑图中的各个连线之间是否存在交叉点。即当存在任意两个连线之间存在交叉点时，则可判定第一量子拓扑图中存在交叉连线；当所有连线之间均不存在任何交叉点时，则可判定量子连通图谱中不存在交叉连线。
当第一量子拓扑图不是可平面图谱的时候，表示量子连通图谱存在交叉连线，即对应的量子芯片结构中需要实现交叉耦合的情况，而实际的量子芯片结构是二维点阵结构，是无法实现量子比特之间的交叉耦合对应的具体结构。相关技术中针对该交叉连线并没有采取优化处理，即在后续通过量子芯片来运行量子算法的过程中并没有改变量子芯片的二维点阵结构，而是通过施加交换门的方式来改变量子比特之间的映射关系，这样一来当施加的交换门过多时会提高算法深度，并且增加算法运行时间。
而在本实施例中，当第一量子拓扑图存在交叉连线时，通过确定第一量子拓扑图中的中介节点，并保留中介节点与其它图谱节点之间的连线，以获得不包含交叉连线的第二量子拓扑图。
例如，在一些可能的示例中，在确定第一量子拓扑图中的中介节点的过程中，中介节点可以表示该第一量子拓扑图中优先级最高的图谱节点，由此可以选择该第一量子拓扑图中优先级最高的图谱节点作为中介节点，该优先级的计算方式可以结合图谱节点在该第一量子拓扑图中的节点价值进行确定。
又例如，在保留中介节点与其它图谱节点之间的连线的过程中，可以选择删除掉中介点之外的其它图谱节点之间的连线，具体可以删除其它图谱节点之间的所有连线，或者仅删除其它图谱节点之间的交叉连线。
步骤S130，在所述第二量子拓扑图或所述第三量子拓扑图中存在待优化节点时，根据预设方式确定一个所述待优化节点对应的通过连线连通的N个子节点组成的优化子图。
例如，在一些可能的示例中，可以检测第一量子拓扑图中是否存在连通度大于待应用量子芯片的连通度阈值的图谱节点，即检测各图谱节点连接的连线数量；需要说明的是，待应用量子芯片的连通度阈值是根据量子算法保真度的参数确定的，比如现阶段量子算法的保真度要求为不小于97％，通过计算每一个相邻量子比特通过耦合结构对待调量子比特的影响因子，可以确定待调量子比特上能连接的相邻量子比特的数量，即连通度阈值。在本发明实施例中，连通度阈值可以预设为4。当第一量子拓扑图中存在连通度大于连通度阈值的图谱节点时，将该图谱节点定义为待优化节点。
通过检测第二量子拓扑图或第三量子拓扑图中各图谱节点连接的连线数量，确定需要进行优化的待优化节点之后，可以对待优化节点进行处理；具体的，针对一个待优化节点而言，将待优化节点转换为由多个通过连线连通的子节点组成的优化子图，该子节点等同第二量子拓扑图或第三量子拓扑图中图谱节点的作用，代表一个逻辑比特，并通过连线连通。通过优化子图连接原本连接待优化节点的连线。
可以想象的是，针对待优化节点而言，连接的连线数量超过了量子芯片的连通度阈值，那么将待优化节点连接的连线分配到优化子图中的各子节点上之后，各子节点上连接的连线数量相对待优化节点连接的连线数量而言，是明显减少的。因此，确定了合适的子节点的个数N，组成了由N个子节点组成的优化子图，通过优化子图中各子节点替代待优化节点连接其他图谱节点，且替换后优化子图中所有子节点的连通度不大于连通度阈值。有效的降低第二量子拓扑图或第三量子拓扑图中存在的待优化节点的连通度，使得对应的优化后的拓扑图可以在量子芯片上实现。
步骤S140，对非优化节点与各所述子节点之间的连线进行分配，获得第四量子拓扑图；其中，所述非优化节点为所述第二量子拓扑图或所述第三量子拓扑图中除所述待优化节点以外的图谱节点。
当通过检测所述第二量子拓扑图或所述第三量子拓扑图中各图谱节点连接的连线数量，确定需要进行优化的待优化节点之后，将除所述待优化节点以外的图谱节点定义为非优化节点，即不需要进行优化的。
在通过预设方式确定了待优化节点对应的通过连线连通的N个子节点组成的优化子图后，需要将优化子图替换掉待优化节点，而原本连接待优化节点的那些连线，需要一一的连接到优化子图的子节点上，使得量子算法能够有效的实现两个逻辑比特之间的相互作用，即施加量子逻辑门。
步骤S150，恢复所述第四量子拓扑图中非优化节点之间的连线，获得优化量子拓扑图。
在对第一量子拓扑图中的交叉连线进行优化时，删除了除中介节点以外的其他图谱节点之间的连线，即断开了其他图谱节点之间直接施加量子逻辑门进行量子算法的路径；此时，其他图谱节点之间需要施加量子逻辑门进行量子算法时，需要通过经过中介节点先施加交换门之后，才能施加量子逻辑门进行操作。
因此，当通过对待优化节点的优化并将非优化节点与子节点的连接关系进行分配获得第四量子拓扑图之后，可以对第四量子拓扑图中非优化节点之间的连线，进行恢复，这样可以对应恢复连线的两个图谱节点之间可以直接施加量子比特逻辑门操作，避免施加交换门带来的增加量子算法深度、延长量子运算时间的缺点，还可以提高量子算法的保真度。
需要补充的是，第四量子拓扑图中的非优化节点，即对应第一量子拓扑图中的除中介节点以外的其他图谱节点；而且在恢复所述第四量子拓扑图中非优化节点之间的连线时，需要遵循不可出现交叉连线的规则，即优化量拓扑图中无交叉连线。
如此，通过优化消除所述交叉连线，使得不包含所述交叉连线的所述优化量子拓扑图可以在二维结构的量子芯片上实现；且对所述量子拓扑图中节点连通度大于量子芯片连通度阈值的所述节点进行优化，使得一个量子比特与尽可能少的相邻量子比特执行两量子比特逻辑门，降低多个量子比特上施加的所述两量子比特逻辑门对该量子比特的影响，提高对该量子比特的调控精度，使得所述量子算法中在单个量子比特上施加的所述两量子比特逻辑门的效果能在量子芯片上精确运行，进而达到在量子芯片实现复杂的量子算法。
在一种可能的实施方式中，在获取目标量子算法的第一量子拓扑图的过程中，可以获得该量子算法中的逻辑比特以及任意两个逻辑比特上施加的量子比特逻辑门的次数，然后，基于任意两个量子比特上施加的量子比特逻辑门的次数可以获得邻接矩阵，如图5所示的邻接矩阵，横轴、纵轴的数值0、1…6代表目标量子算法中的逻辑比特，而横轴和纵轴交叉位置的数值，代表对应的两个逻辑比特上施加的量子逻辑门的次数；进而将邻接矩阵转换为第一量子拓扑图，其中，与图5的邻接矩阵对应的第一量子拓扑图如图1所示。
然而，在一种可能的实施方式中，两个逻辑比特之间连续施加了多个量子比特逻辑门，在统计次数获得邻接矩阵时，此时该两个逻辑比特之间施加的量子比特逻辑门的次数仅统计一次即可。因为该两个量子比特之间第一个量子比特逻辑门能够施加，那后面连续的量子比特逻辑门不需要施加任何交换门操作，均可以直接施加。
继续回到图1所示的第一量子拓扑图，可以发现连线具有粗度，粗度代表所述量子算法中任意两个所述逻辑比特之间的施加的量子比特逻辑门的次数，即对应的图5中的邻接矩阵中的数值。
如图6所示，在一种可能的实施方式中，发明人在研究过程中发现，考虑到第一量子拓扑图中的每个图谱节点的价值不一样，在优化交叉连线的过程中，需要尽可能避免改动该第一量子拓扑图中价值高的图谱节点，否则后续可能会引入过多的交换操作。基于此，针对步骤S120，可以通过以下示例性的子步骤来实现，详细描述如下。
子步骤S121，获取所述第一量子拓扑图中的所有图谱节点的连通度、重量和/或分散度；基于连通度、重量和/或分散度确定中介节点。
如图7所示，在第一量子拓扑图中，连通度为各图谱节点连接的连线数量，重量为各图谱节点连接的所有连线的粗度之和，分散度为各图谱节点连接的所有连线的粗度的方差。当获取了第一量子拓扑图中的所有图谱节点的连通度、重量和/或分散度之后，可以基于连通度、重量和/或分散度确定中介节点。示例性的步骤为如下：
子步骤S1210，选择连通度最大的图谱节点作为所述中介节点。
如图1或者图2所示，连通度是衡量两个图谱节点之间的相互作用关系的，因此，连通度越大的图谱节点，说明该图谱节点在量子算法中的价值越高，在针对第一量子拓扑图中的交叉线进行优化时，需要选择该节点作为中介节点，保留中介节点。
子步骤S1211，当出现若干图谱节点的连通度相同情况下，选择重量最大的图谱节点作为所述中介节点。
发明人在研究过程中发现，在某些特定情况下，可能会出现第一量子拓扑图中多个图谱节点的连通度均相同的情况，比如图1中，6个逻辑比特的连通度都为5的时候，需要在借助图谱节点的重量参数，即连通度最大的图谱节点中，与相邻图谱节点施加量子比特逻辑门的次数之和。
子步骤S1212，当出现若干图谱节点的连通度和重量均相同的情况下，选择分散度最大的图谱节点作为所述中介节点。
进一步地，发明人在研究过程中还发现，在又一特定的情况下也可能会存在若干图谱节点的连通度和重量均相同的情况，在这一基础上，还需要进一步结合图谱节点的分散度来确定中介节点。
如果以图1代表的第一量子拓扑图为例，当通过上述示例性的步骤确定了第一量子拓扑图中的中介节点为图谱节点6，可以基于中介节点，对第一量子拓扑图中的交叉连线进行优化。
子步骤S122，保留所述中介节点与其它图谱节点之间的连线，并将除所述中介节点之外的其它图谱节点之间的连线删除，以获得不包含交叉连线的第二量子拓扑图。
如图8所示，当通过上述示例性步骤确定图1中的图谱节点6为中介节点，那么可以保留图谱节点6与图谱节点1、图谱节点2、图谱节点3、图谱节点4、图谱节点5之间的连线，并将图谱节点1、图谱节点2、图谱节点3、图谱节点4、图谱节点5之间除外围连线之外的连线删除，以获得不包含交叉连线的第二量子拓扑图，也即图8所示的第二量子拓扑图。
通过对第一量子拓扑图存在的交叉连线进行优化，获得了如图8所示第二量子拓扑图，可以发现图8中图谱节点6的连通度为5，已经超过了预设的量子芯片的连通度阈值(即前面描述的数值4)，因此还需要对这种超过连通度阈值的图谱节点进行优化。
继续如图8所示，在一种可能的实施方式中，针对第二量子拓扑图而言，仅保留了中介节点与其他图谱节点的连线，即其他谱图节点的连通度均是1的，在确定中介节点时，是选择连通度最高的图谱节点作为中介节点，因此在确定待优化节点时，首选就需要确定中介节点是否为待优化节点。
在一种可能的实施方式中，发明人发现可以采取由N个子节点组成的优化子图替代第二量子拓扑图或第三量子拓扑图中的待优化节点连接其他图谱节点，有效的降低第二量子拓扑图或第三量子拓扑图中存在的待优化节点的连通度。
在一种可能的实施方式中，依次递增一个子节点，直至生成的优化子图中的N个子节点的连通度不大于所述连通度阈值，且所述优化子图通过连线连接所述非优化节点，其中，N为大于1的正整数。
以图8为例，图谱节点6的连通度大于连通度阈值，确定为待优化节点，其余图谱节点1、图谱节点2、图谱节点3、图谱节点4、图谱节点5均为非优化节点。在具体实施时，每次递增一个子节点，即首先针对一个待优化节点，生成通过连线连通的2个子节点的优化子图，具体如图9所示。
在图9中，优化子图由子节点7和子节点8组成，此时，其他图谱节点1、图谱节点2、图谱节点3、图谱节点4、图谱节点5之前与待优化节点的连线连接到优化子图上，即连接到优化子图中的子节点7和子节点8上，子节点7和子节点8与图谱节点1、图谱节点2、图谱节点3、图谱节点4、图谱节点5的连线按照2和3或者3和2分配，均可以保证子节点的连通度不大于所述连通度阈值。
图9作为一个可能的实施例，仅示意6个逻辑比特组成的第二量子拓扑图或第三量子拓扑图。在另一种可能的示例中，逻辑比特的数量更多，待优化节点的连通度更高，比连通度阈值大的多的时候，仅仅增加一个子节点，是无法将待优化节点的连通度降到连通度阈值下的，需要增加多个子节点。
以图10所示，可以预想的是增加一个子节点形成优化子图，是无法保证生成的子节点的连通度不大于连通度阈值的，需要依次增加1个、2个、3个甚至更多个子节点形成优化子图，在增加的过程中，还需要判断每一次增加一个子节点后的优化子图中的子节点的连通度是否不大于连通度阈值。通过这种依次递增一个子节点的方式，最终获得满足连通度阈值要求的优化子图，可以保证子节点的个数N值是符合要求且最小的。其中，每增加一个子节点，对于第二量子拓扑图或第三量子拓扑图来说，就需要增加非优化节点之间施加的交换门的次数，增加的子节点越多，对应的增加的交换门的次数也就越多。通过依次递增的方式确定优化子图中子节点的个数N，保证子节点的个数N值是符合要求且最小的，避免了大量的增加交换门引起的量子算法运行时间延长。此外，在另一种可能的实施方式中，给出另一种确定优化子图中子节点的数量N的方法。基于预设公式计算待优化节点对应的子节点的个数N。公式如下：
其中，X代表连通度阈值，为已知参数、d代表待优化节点的连通度、N为子节点的个数，k为常数。
以图10为例，待优化节点为图谱节点8，采用上述公式，k取常数1，可以计算出N＝2.33。在具体实施的时候，N取正整数，因此N取数值3，可以获得待优化节点8对应的子节点的数量为3。生成的由3个子节点组成的优化子图如图11所示。
基于上述示例，确定了优化子图中子节点的个数N之后，N个子节点之间的连接关系需要进一步确定，N个子节点的连通度会随着连接关系不同而不同。
如图12所示，示出了通过连线连通的N个子节点之间的连接关系的确定方法，包括以下步骤：
子步骤S131，遍历所述N个子节点之间的所有连接关系。
如图13所示出的，是以图11中的优化子图为例，优化子图包括3个子节点，那么对应的3个子节点之间的连接关系，如图13a、13b、13c、13d所示。针对不同的连接关系，优化子图中各子节点与非优化节点连接之后，各子节点的连通度是不同的，因此在确定了具体的子节点的个数N之后，需要对N个子节点的连接关系进行遍历，列举出所有的连接关系。
子步骤S132，筛选出由通过连线连通的N个子节点组成的优化子图。
当通过遍历确定了N个子节点之间的连接关系之后，需要从其中选取满足要求的，即所有子节点的连通度均不大于所述连通度阈值，同时避免优化子图中存在交叉连线的连接方式。
如图14所示，当优化子图中N个子节点的连接关系确定之后，此时N个子节点与非优化节点之间的连接关系还未确定，需要对非优化节点与优化子图中各所述子节点之间的连线进行分配。具体的步骤如下：
子步骤S141，获得各非优化节点的耦合强度矩阵、距离矩阵；其中，所述耦合强度矩阵表征第一量子拓扑图两个非优化节点之间施加的所述量子比特逻辑门的次数与所述非优化节点连接所述子节点后增加的交换门个数之和，可以用来表征非优化节点在第一量子拓扑图中的价值；所述距离矩阵表征所述非优化节点与各所述子节点之间的距离。
例如，在一种可能的实施方式中，在第一量子拓扑图中，非优化节点是直接连接到待优化节点(即中介节点)的，将非优化节点优化为包含子节点的优化子图时，相当于原本连接到同一个图谱节点(待优化节点)的两个非优化节点，连接到优化子图中的不同子节点上时，就需要施加交换门操作。因此，获得两个非优化节点的耦合强度矩阵Iml不仅要获得该两个非优化节点在第一量子拓扑图中施加的所述量子比特逻辑门的次数Wml，还需要获得该两个非优化节点连接到优化子图中的子节点后增加的交换门的个数Sml。具体的：
Iml＝αWml+(1-α)Sml
其中，α是组合权重，取常数值，比如0.5。
以图11所示的第二量子拓扑图为例，除了计算非优化节点的耦合强度矩阵Iml，还要计算非优化节点的距离矩阵Dmi，具体的，分别计算非优化节点1与子节点9、子节点10、子节点11之间的距离，并形成3个距离数值的距离矩阵。其中，m、l表示非优化节点，可以为1-7的正整数；i表示子节点，可以为9-11的正整数。
子步骤S142，基于所述耦合强度矩阵和所述距离矩阵，获得所述非优化节点与各所述子节点的加权距离。
对于任意一个非优化节点，均可以计算对应的耦合强度矩阵Iml和Dmi，可以获得任意非优化节点与各子节点之间的加权距离
以图13作为示例的，当需要计算非优化节点1的加权距离时，先分别计算非优化节点1与非优化节点2、非优化节点3、非优化节点4、非优化节点5、非优化节点6、非优化节点7的耦合强度矩阵I12、I13、I14、I15、I16、I17，在分别计算非优化节点1与子节点9、子节点10、子节点11的距离矩阵D19、D110、D111。
当需要计算非优化节点2的加权距离时，则先分别计算非优化节点2与非优化节点1、非优化节点3、非优化节点4、非优化节点5、非优化节点6、非优化节点7的耦合强度矩阵I21、I23、I24、I25、I26、I27，在分别计算非优化节点2与子节点9、子节点10、子节点11的距离矩阵D29、D2 10、D2 11。计算其他非优化节点的加权距离L方法相同，不再赘述。
子步骤S143，按照所述非优化节点的所述耦合强度矩阵从大到小的顺序，依次将各所述非优化节点分配连接对应的所述加权距离最小的所述子节点上。
以图11所示的第二量子拓扑图为例，通过遍历选择的3个子节点之间的连接关系采用图13a所示的连接关系。通过子步骤S141获得7个非优化节点的耦合强度矩阵Iml、Im2、Im3、Im4、Im5、Im6、Im7，并获得从大到小的排序：Iml>Im6>Im3>Im2>Im7>Im5>Im4。
按照耦合强度矩阵的排序，先对非优化节点1进行分配，通过加权距离公式计算非优化节点1与子节点9、子节点10、子节点11的加权距离L19、L10、L111，确定加权距离值最小的子节点与非优化节点1相连接；同理，按照耦合强度矩阵从大到小的排序对其他非优化节点分别计算与子节点9、子节点10、子节点11的加权距离，并与加权距离最小的子节点进行连接。
需要补充的是，当一个子节点连接了一个非优化节点之后，该子节点的当前连通度会增加1，当该子节点的连通度达到连通度阈值时，在计算其待优化节点的加权距离时，不需要在计算其他待优化节点与该子节点的加权距离，仅需计算其他待优化节点与该子节点以外的其他子节点的加权距离，并筛选最小值。图15所示的为针对图11的第二量子拓扑图或第三量子拓扑图中的待优化节点进行分配之后的效果图。
如图16所示，在另一种可能的示例中，发明人考虑到一些其他图谱节点并不存在交叉连线的情况，为了尽可能保留更多的连线，从而减少后续的交换门操作，可以针非优化节点之间的连线进行选择性的恢复；通过前面描述，待待优化节点对应第一量子拓扑图中的中介节点，而非优化节点则对应第一量子拓扑图中的除中介节点以外的其他图谱节点之间的连线，具体步骤如下：
子步骤S151，按照粗度从大到小的顺序依次选择被删除的连线，填补回所述第四量子拓扑图。
如前述所说，粗度代表所述量子算法中任意两个所述逻辑比特之间的施加的量子比特逻辑门的次数，粗度越大，代表对应的图谱节点上施加的量子比特也逻辑门的次数也就越多，在第四量子拓扑图中的价值也就越高，因此在恢复被删除的连线时，需要按照粗度从大到小的顺序依次选择被删除的连线，填补回所述第四量子拓扑图。
子步骤S152，针对当前被选择的所述连线，在填补回所述第四量子拓扑图后，检查更新之后的所述第四量子拓扑图中是否存在交叉连线，如果有，记更新之前的所述第四量子拓扑图为所述优化量子拓扑图；如果没有，记更新之后的所述第四量子拓扑图为所述优化量子拓扑图。
如图17所示，在恢复被删除的连线时，需要检查第四量子拓扑图中是否有交叉连线，如果恢复某一条连线之后，第四量子拓扑图中存在交叉连线，那么该连线是需要放弃的，不能填补回第四量子拓扑图中。
基于同一发明构思，请参阅图18，示出了本申请实施例提供的量子拓扑图优化装置110的功能模块示意图，本实施例可以根据上述计算机终端100执行的方法实施例对量子拓扑图优化装置110进行功能模块的划分。例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。比如，在采用对应各个功能划分各个功能模块的情况下，图18示出的量子拓扑图优化装置110只是一种装置示意图。其中，量子拓扑图优化装置110可以包括获取模块111、交叉处理模块112、确定模块113、分配模块114以及恢复模块115，下面分别对该量子拓扑图优化装置110的各个功能模块的功能进行详细阐述。
获取模块111，用于获取目标量子算法的第一量子拓扑图，所述第一量子拓扑图包括多个图谱节点以及两个图谱节点之间的连线，其中，所述图谱节点用于表示所述目标量子算法中的逻辑比特，所述连线用于表示两个所述逻辑比特之间的量子比特逻辑门。可以理解，该获取模块111可以用于执行上述步骤S110。
交叉处理模块112，用于在所述第一量子拓扑图中存在交叉连线时，确定所述第一量子拓扑图中的中介节点，保留所述中介节点与其它图谱节点之间的连线，并将除所述中介节点之外的其它图谱节点之间的连线删除，以获得不包含交叉连线的第二量子拓扑图；若否，则将所述第一量子拓扑图更新为第三量子拓扑图。可以理解，该交叉处理模块112可以用于执行上述步骤S120，关于该交叉处理模块112的详细实现方式可以参照上述对步骤S120有关的内容。
确定模块113，用于在所述第二量子拓扑图或所述第三量子拓扑图中存在待优化节点时，根据预设方式确定一个所述待优化节点对应的通过连线连通的N个子节点组成的优化子图，其中，所述待优化节点为所述第一量子拓扑图中连通度大于待应用量子芯片的连通度阈值的图谱节点，所述优化子图中所有子节点的连通度不大于所述连通度阈值。可以理解，该确定模块113可以执行上述步骤S130，关于该确定模块113的详细实现方式可以参照上述对步骤S130有关的内容
分配模块114，用于对所述非优化节点与所述优化子图中各所述子节点之间的连线进行分配，获得第四量子拓扑图；其中，所述非优化节点为所述第二量子拓扑图或所述第三量子拓扑图中除所述待优化节点以外的图谱节点。可以理解，该分配模块114可以用于执行上述步骤S140，关于该分配模块114的详细实现方式可以参照上述对步骤S140有关的内容。
恢复模块115，用于恢复所述第四量子拓扑图中非优化节点之间的连线，获得优化量子拓扑图。可以理解，该恢复模块115可以用于执行上述步骤S150，关于该恢复模块115的详细实现方式可以参照上述对步骤S150有关的内容。
基于同一发明构思，请参阅图19，示出了本申请实施例提供的用于执行上述量子拓扑图优化方法的计算机终端100的结构示意框图，该计算机终端100可以包括量子拓扑图优化装置110、机器可读存储介质120和处理器130。
本实施例中，机器可读存储介质120与处理器130均位于计算机终端100中且二者分离设置。然而，应当理解的是，机器可读存储介质120也可以是独立于计算机终端100之外，且可以由处理器130通过总线接口来访问。可替换地，机器可读存储介质120也可以集成到处理器130中，例如，可以是高速缓存和/或通用寄存器。
量子拓扑图优化装置110可以包括存储在机器可读存储介质120的软件功能模块(例如图18中所示的获取模块111、交叉处理模块112、确定模块113、分配模块114以及恢复模块115)，当处理器130执行量子拓扑图优化装置110中的软件功能模块时，以实现前述方法实施例提供的量子拓扑图优化方法。
由于本申请实施例提供的计算机终端100是上述计算机终端100执行的量子拓扑图优化方法实施例的另一种实现形式，且计算机终端100可用于执行上述方法实施例提供的量子拓扑图优化方法，因此其所能获得的技术效果可参考上述方法实施例，在此不再赘述。
与现有技术相比，本申请通过获取目标量子算法的第一量子拓扑图，所述第一量子拓扑图包括多个图谱节点以及两个图谱节点之间的连线，其中，所述图谱节点用于表示所述目标量子算法中的逻辑比特，所述连线用于表示两个所述逻辑比特之间的量子比特逻辑门；在所述第一量子拓扑图中存在交叉连线时，确定所述第一量子拓扑图中的中介节点，保留所述中介节点与其它图谱节点之间的连线，并将除所述中介节点之外的其它图谱节点之间的连线删除，以获得不包含交叉连线的第二量子拓扑图；若否，则将所述第一量子拓扑图更新为第三量子拓扑图；在所述第二量子拓扑图或所述第三量子拓扑图中存在待优化节点时，根据预设方式确定一个所述待优化节点对应的通过连线连通的N个子节点组成的优化子图，其中，所述待优化节点为所述第一量子拓扑图中连通度大于待应用量子芯片的连通度阈值的图谱节点，所述优化子图中所有子节点的连通度不大于所述连通度阈值；对非优化节点与各所述子节点之间的连线进行分配，获得第四量子拓扑图；其中，所述非优化节点为除所述待优化节点以外的图谱节点；恢复所述第四量子拓扑图中非优化节点之间的连线，获得优化量子拓扑图。所述第一量子拓扑图中的交叉连线对应量子芯片上多个量子比特之间交叉的耦合结构(电容、电感、谐振腔等)，在二维结构的量子芯片是无法实现的，通过优化消除所述交叉连线，使得不包含所述交叉连线的所述优化量子拓扑图可以在二维结构的量子芯片上实现；并且在实现过程中可以减少施加交换门的次数，进而提高量子算法的执行效果；并通过对超过待应用量子芯片的连通度阈值的待优化节点进行优化，使得优化量拓扑图中逻辑比特映射到量子芯片的量子比特时，降低相邻量子比特通过耦合结构对待调量子比特的影响，提高量子算法的保真度使得复杂的量子算法可以在量子芯片上运行
以上基于图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。
Claims (10)
1.一种量子拓扑图优化方法,其特征在于，所述方法包括：
获取目标量子算法的第一量子拓扑图，所述第一量子拓扑图包括多个图谱节点以及两个图谱节点之间的连线，其中，所述图谱节点用于表示所述目标量子算法中的逻辑比特，所述连线用于表示两个所述逻辑比特之间的量子比特逻辑门；
在所述第一量子拓扑图中存在交叉连线时，确定所述第一量子拓扑图中的中介节点，保留所述中介节点与其它图谱节点之间的连线，并将除所述中介节点之外的其它图谱节点之间的连线删除，以获得不包含交叉连线的第二量子拓扑图；若否，则将所述第一量子拓扑图更新为第三量子拓扑图；
在所述第二量子拓扑图或所述第三量子拓扑图中存在待优化节点时，根据预设方式确定一个所述待优化节点对应的通过连线连通的N个子节点组成的优化子图，其中，所述待优化节点为所述第一量子拓扑图中连通度大于待应用量子芯片的连通度阈值的图谱节点，所述优化子图中所有子节点的连通度不大于所述连通度阈值；
对非优化节点与各所述子节点之间的连线进行分配，获得第四量子拓扑图；其中，所述非优化节点为除所述待优化节点以外的图谱节点；
恢复所述第四量子拓扑图中非优化节点之间的连线，获得优化量子拓扑图。
2.根据权利要求1所述的量子拓扑图优化方法，其特征在于，所述获取目标量子算法的第一量子拓扑图的步骤，包括：
获取所述目标量子算法中任意两个逻辑比特上施加的量子比特逻辑门的次数；
基于任意两个逻辑比特上施加的所述量子比特逻辑门的次数，获得邻接矩阵，并将所述邻接矩阵转换为所述第一量子拓扑图。
3.根据权利要求1所述的量子拓扑图优化方法，其特征在于，所述第一量子拓扑图中的连线具有粗度，所述粗度代表所述量子算法中任意两个所述逻辑比特之间的施加的量子比特逻辑门的次数，所述在所述第一量子拓扑图中存在交叉连线时，确定所述第一量子拓扑图中的中介节点的步骤，包括：
获取所述第一量子拓扑图中的所有图谱节点的连通度、重量和/或分散度；其中，所述连通度为各图谱节点连接的连线数量，所述重量为各图谱节点连接的所有连线的粗度之和，所述分散度为各图谱节点连接的所有连线的粗度的方差；
选择连通度最大的图谱节点作为所述中介节点；
当出现若干图谱节点的连通度相同情况下，选择重量最大的图谱节点作为所述中介节点；
当出现若干图谱节点的连通度和重量均相同的情况下，选择分散度最大的图谱节点作为所述中介节点。
4.根据权利要求1所述的量子拓扑图优化方法，其特征在于，所述根据预设方式确定一个所述待优化节点对应的通过连线连通的N个子节点组成的优化子图的步骤，包括：
依次递增一个子节点，直至生成的优化子图中的N个子节点的连通度不大于所述连通度阈值，且所述优化子图通过连线连接所述非优化节点，其中，N为大于1的正整数。
5.根据权利要求4所述的量子拓扑图优化方法，其特征在于，所述根据预设方式确定一个所述待优化节点对应的通过连线连通的N个子节点组成的优化子图的步骤，还包括：
遍历所述N个子节点之间的所有连接关系；
筛选出由通过连线连通的N个子节点组成的优化子图，其中所述优化子图中无交叉连线，且所述优化子图中所有子节点的连通度不大于所述连通度阈值。
6.根据权利要求1-5任意一项所述的量子拓扑图优化方法，其特征在于，所述对所述非优化节点与所述优化子图中各所述子节点之间的连线进行分配，获得第四量子拓扑图的步骤，包括：
获得各非优化节点的耦合强度矩阵、距离矩阵；其中，所述耦合强度矩阵表征第一量子拓扑图中两个非优化节点之间施加的所述量子比特逻辑门的次数与所述非优化节点连接所述子节点后增加的交换门个数之和；所述距离矩阵表征所述第二或第三量子拓扑图种非优化节点与各所述子节点之间的距离；
基于所述耦合强度矩阵和所述距离矩阵，获得所述非优化节点与各所述子节点的加权距离；
按照所述非优化节点的所述耦合强度矩阵从大到小的顺序，依次将各所述非优化节点分配连接对应的所述加权距离最小的所述子节点上。
7.根据权利要求1所述的量子拓扑图优化方法，其特征在于，所述恢复所述第四量子拓扑图中非优化节点之间的连线，获得优化量子拓扑图，并根据所述优化量子拓扑图优化所述目标量子算法的步骤，包括：
按照粗度从大到小的顺序依次选择被删除的连线，填补回所述第四量子拓扑图；
针对当前被选择的所述连线，在填补回所述第四量子拓扑图后，检查更新之后的所述第四量子拓扑图中是否存在交叉连线，如果有，记更新之前的所述第四量子拓扑图为所述优化量子拓扑图；如果没有，记更新之后的所述第四量子拓扑图为所述优化量子拓扑图。
8.一种量子拓扑图优化装置，其特征在于，所述装置包括：
获取模块，用于获取目标量子算法的第一量子拓扑图，所述第一量子拓扑图包括多个图谱节点以及两个图谱节点之间的连线，其中，所述图谱节点用于表示所述目标量子算法中的逻辑比特，所述连线用于表示两个所述逻辑比特之间的量子比特逻辑门；
交叉处理模块，用于在所述第一量子拓扑图中存在交叉连线时，确定所述第一量子拓扑图中的中介节点，保留所述中介节点与其它图谱节点之间的连线，并将除所述中介节点之外的其它图谱节点之间的连线删除，以获得不包含交叉连线的第二量子拓扑图；若否，则将所述第一量子拓扑图更新为第三量子拓扑图；
确定模块，用于在所述第二量子拓扑图或所述第三量子拓扑图中存在待优化节点时，根据预设方式确定一个所述待优化节点对应的通过连线连通的N个子节点组成的优化子图，其中，所述待优化节点为所述第一量子拓扑图中连通度大于待应用量子芯片的连通度阈值的图谱节点，所述优化子图中所有子节点的连通度不大于所述连通度阈值；
分配模块，用于对非优化节点与各所述子节点之间的连线进行分配，获得第四量子拓扑图；其中，所述非优化节点为除所述待优化节点以外的图谱节点；
恢复模块，用于恢复所述第四量子拓扑图中非优化节点之间的连线，获得优化量子拓扑图。
9.一种计算机终端，其特征在于，包括机器可读存储介质和处理器，所述机器可读存储介质中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行权利要求1-7中任意一项所述的量子拓扑图优化方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，当所述计算机程序被计算机执行时，实现权利要求1-7中任意一项所述的量子拓扑图优化方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011065539.7A CN114329853B (zh) | 2020-09-30 | 2020-09-30 | 一种量子拓扑图优化方法、装置、终端及存储介质 |
| US18/029,569 US11934919B2 (en) | 2020-09-30 | 2021-09-29 | Method, apparatus, terminal and storage medium for quantum topology graph optimization |
| EP21874535.4A EP4224377A1 (en) | 2020-09-30 | 2021-09-29 | Quantum topology graph optimization method and apparatus, terminal, and storage medium |
| PCT/CN2021/121735 WO2022068880A1 (zh) | 2020-09-30 | 2021-09-29 | 一种量子拓扑图优化方法、装置、终端及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011065539.7A CN114329853B (zh) | 2020-09-30 | 2020-09-30 | 一种量子拓扑图优化方法、装置、终端及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114329853A CN114329853A (zh) | 2022-04-12 |
| CN114329853B true CN114329853B (zh) | 2024-02-06 |
Family
ID=81032151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011065539.7A Active CN114329853B (zh) | 2020-09-30 | 2020-09-30 | 一种量子拓扑图优化方法、装置、终端及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114329853B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114943199B (zh) * | 2022-05-24 | 2023-04-18 | 北京百度网讯科技有限公司 | 连通特征确定方法、装置、设备及存储介质 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109063843A (zh) * | 2018-07-12 | 2018-12-21 | 合肥本源量子计算科技有限责任公司 | 一种量子计算机软件架构系统 |
| WO2019064050A1 (en) * | 2017-09-27 | 2019-04-04 | 1Qb Information Technologies Inc. | METHOD AND SYSTEM FOR TROUBLESHOOTING A QUANTUM-CONNECTED MINIMAL CONNECTED DOMINANT SET FOR DISTANCE OPTIMIZATION AND USE THEREOF |
| CN109859054A (zh) * | 2018-12-13 | 2019-06-07 | 平安科技（深圳）有限公司 | 网络社团挖掘方法、装置、计算机设备及存储介质 |
| CN110825375A (zh) * | 2019-10-12 | 2020-02-21 | 合肥本源量子计算科技有限责任公司 | 一种量子程序的转化方法、装置、存储介质和电子装置 |
| CN110889507A (zh) * | 2019-12-11 | 2020-03-17 | 合肥本源量子计算科技有限责任公司 | 一种量子程序转有向无环图的方法、装置、存储介质及电子装置 |
| CN111027702A (zh) * | 2019-12-11 | 2020-04-17 | 合肥本源量子计算科技有限责任公司 | 一种实现量子线路替换的方法、装置、存储介质和电子装置 |
| CN111027703A (zh) * | 2019-12-11 | 2020-04-17 | 合肥本源量子计算科技有限责任公司 | 一种量子线路查询的方法、装置、存储介质及电子装置 |
| CN111125833A (zh) * | 2019-12-16 | 2020-05-08 | 北京航空航天大学 | 一种用于结构优化设计的双链量子遗传算法 |
| CN111461334A (zh) * | 2020-03-30 | 2020-07-28 | 北京百度网讯科技有限公司 | 量子电路的处理方法、装置及设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11403547B2 (en) * | 2017-09-12 | 2022-08-02 | Klee M. Irwin | Topological quantum computing, apparatus, system and method |
| US11455564B2 (en) * | 2018-10-21 | 2022-09-27 | President And Fellows Of Harvard College | Qubit allocation for noisy intermediate-scale quantum computers |
-
2020
- 2020-09-30 CN CN202011065539.7A patent/CN114329853B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019064050A1 (en) * | 2017-09-27 | 2019-04-04 | 1Qb Information Technologies Inc. | METHOD AND SYSTEM FOR TROUBLESHOOTING A QUANTUM-CONNECTED MINIMAL CONNECTED DOMINANT SET FOR DISTANCE OPTIMIZATION AND USE THEREOF |
| CN109063843A (zh) * | 2018-07-12 | 2018-12-21 | 合肥本源量子计算科技有限责任公司 | 一种量子计算机软件架构系统 |
| CN109859054A (zh) * | 2018-12-13 | 2019-06-07 | 平安科技（深圳）有限公司 | 网络社团挖掘方法、装置、计算机设备及存储介质 |
| CN110825375A (zh) * | 2019-10-12 | 2020-02-21 | 合肥本源量子计算科技有限责任公司 | 一种量子程序的转化方法、装置、存储介质和电子装置 |
| CN110889507A (zh) * | 2019-12-11 | 2020-03-17 | 合肥本源量子计算科技有限责任公司 | 一种量子程序转有向无环图的方法、装置、存储介质及电子装置 |
| CN111027702A (zh) * | 2019-12-11 | 2020-04-17 | 合肥本源量子计算科技有限责任公司 | 一种实现量子线路替换的方法、装置、存储介质和电子装置 |
| CN111027703A (zh) * | 2019-12-11 | 2020-04-17 | 合肥本源量子计算科技有限责任公司 | 一种量子线路查询的方法、装置、存储介质及电子装置 |
| CN111125833A (zh) * | 2019-12-16 | 2020-05-08 | 北京航空航天大学 | 一种用于结构优化设计的双链量子遗传算法 |
| CN111461334A (zh) * | 2020-03-30 | 2020-07-28 | 北京百度网讯科技有限公司 | 量子电路的处理方法、装置及设备 |
Non-Patent Citations (2)
| Title |
|---|
| 基于工控网络拓扑结构的可视化分层方法;张湾;张华;郭肖旺;霍玉鲜;张晓莉;;电子技术应用(第12期) * |
| 量子粒子群算法优化网络拓扑结构技术;杜晓军;;科技通报(第06期) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114329853A (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112381231B (zh) | 一种量子拓扑图优化方法、装置、终端及存储介质 | |
| CN111461334A (zh) | 量子电路的处理方法、装置及设备 | |
| CN111371856B (zh) | 云计算任务调度方法、装置、云计算系统及服务器 | |
| Yeh et al. | A probabilistic multicommodity-flow solution to circuit clustering problems | |
| CN114329853B (zh) | 一种量子拓扑图优化方法、装置、终端及存储介质 | |
| CN111552509A (zh) | 一种接口间依赖关系的确定方法及装置 | |
| CN111310290A (zh) | 一种节点的社区划分的方法、装置及计算机可读存储介质 | |
| CN112288249A (zh) | 业务流程执行方法、装置、计算机设备和介质 | |
| CN114970865A (zh) | 量子芯片上的量子电路处理方法、装置及电子设备 | |
| CN115238899A (zh) | 面向超导量子计算机的量子程序并行处理方法及操作系统 | |
| CN116522844B (zh) | 电路划分方法、电路节点电压计算方法、终端及存储介质 | |
| CN116457799A (zh) | 用于量子电路中长距离多量子位操作的边不相交路径 | |
| CN116016199B (zh) | 一种信息控制方法、系统、电子设备及可读存储介质 | |
| CN112052177A (zh) | 一种多值耦合信号的mc/dc测试用例集生成方法 | |
| CN109245948B (zh) | 安全感知的虚拟网络映射方法及其装置 | |
| WO2022068880A1 (zh) | 一种量子拓扑图优化方法、装置、终端及存储介质 | |
| CN114511089A (zh) | 量子连通图谱的连通度优化方法、装置、终端及存储介质 | |
| CN114529001B (zh) | 量子算法的指标评估方法、装置、终端及存储介质 | |
| CN106526450B (zh) | 一种多目标NoC测试规划优化方法 | |
| CN114529002B (zh) | 量子连通图谱的聚团划分方法、装置、终端及存储介质 | |
| CN114358291B (zh) | 量子连通图的交叉连线处理方法、装置、终端及存储介质 | |
| CN111160385B (zh) | 海量位置点聚合的方法、装置、设备及存储介质 | |
| CN113269325A (zh) | 基于指令重排的量子程序执行方法及装置 | |
| CN114492811B (zh) | 量子连通图谱的优化方法、装置、终端及存储介质 | |
| CN117056088B (zh) | 一种基于MapReduce的多模态测图数据分布式并行计算方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province Applicant after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd. Address before: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province Applicant before: ORIGIN QUANTUM COMPUTING COMPANY, LIMITED, HEFEI |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |