CN114327005A - 芯片的复位管理方法及模块和Flash复位装置及芯片结构 - Google Patents
芯片的复位管理方法及模块和Flash复位装置及芯片结构 Download PDFInfo
- Publication number
- CN114327005A CN114327005A CN202111364404.5A CN202111364404A CN114327005A CN 114327005 A CN114327005 A CN 114327005A CN 202111364404 A CN202111364404 A CN 202111364404A CN 114327005 A CN114327005 A CN 114327005A
- Authority
- CN
- China
- Prior art keywords
- reset
- flash
- flash device
- controller
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007726 management method Methods 0.000 title claims abstract description 89
- 230000003111 delayed effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 18
- 230000008569 process Effects 0.000 abstract description 8
- 230000002035 prolonged effect Effects 0.000 abstract description 3
- 238000005457 optimization Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000004590 computer program Methods 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明实施例提供一种芯片的复位管理方法及模块和Flash复位装置及芯片结构,属于芯片性能优化领域。所述芯片内部集成有Flash器件和预设的复位管理模块,而所述复位管理方法应用于所述复位管理模块,且包括:在接收到软复位源请求时,判断所述Flash器件是否处于工作状态;以及若所述Flash器件处于工作状态,则控制所述Flash器件复位,否则禁止所述Flash器件复位。本发明减少了芯片软复位过程中因Flash器件的较长解复位时间而延长的软复位启动时间,提高了芯片运行效率。
Description
技术领域
本发明涉及芯片性能优化技术领域,具体地涉及一种芯片的复位管理方法及模块和Flash复位装置及芯片结构。
背景技术
通常,MCU(Microcontroller Unit,微控制单元)等芯片的内部都集成Flash器件。在设计MCU芯片时,通常都会将Flash器件的复位端口连接系统复位,即只要MCU发生软复位,MCU的内部数字电路和Flash器件都会被复位。其中,Flash器件端口接收到复位信号,进而通过复位和初始化时序可以使Flash器件进行初始化。但是,Flash器件本身的解复位时间通常是微秒级。而MCU软复位释放需要等待MCU的内部数字电路和Flash器件都复位完成,由于Flash器件的微秒级解复位时间相对较长,这导致MCU每次软复位启动时间也会变得比较长,使得MCU在实际应用场景中运行效率降低。
发明内容
本发明实施例的目的是提供一种芯片的复位管理方法及模块和Flash复位装置及芯片结构,用于至少部分地解决上述技术问题。
为了实现上述目的,本发明实施例提供一种芯片的复位管理方法,所述芯片内部集成有Flash器件和预设的复位管理模块,而该复位管理方法应用于所述复位管理模块,且包括:在接收到软复位源请求时,判断所述Flash器件是否处于工作状态;以及若所述Flash器件处于工作状态,则控制所述Flash器件复位,否则禁止所述Flash器件复位。
可选地,所述芯片内部还集成有用于控制所述Flash器件的Flash控制器。
可选地,所述判断所述Flash器件是否处于工作状态包括:检测来自所述Flash控制器的忙碌信号,该忙碌信号用于示出所述Flash控制器检测的所述Flash器件的工作状态;若所述忙碌信号处于预设的第一电平,则确定所述Flash器件处于工作状态;以及若所述忙碌信号处于预设的第二电平,则确定所述Flash器件处于非工作状态;其中,所述第一电平和所述第二电平是不同电平。
可选地,在控制或禁止所述Flash器件复位时,所述复位管理方法还包括:控制所述Flash控制器复位,以使得所述Flash控制器对所述Flash器件进行控制。
可选地,在禁止所述Flash器件复位但控制所述Flash控制器复位之后,所述复位管理方法还包括:禁止所述Flash控制器对所述Flash器件的进行初始化操作,并在延迟第一指定时间之后,再控制所述Flash控制器解复位。
可选地,在控制所述Flash器件复位且控制所述Flash控制器复位之后,所述复位管理方法还包括:在延迟第二指定时间之后,控制所述Flash控制器和所述Flash器件解复位;以及控制所述Flash控制器对所述Flash器件进行初始化操作。
可选地,所述复位管理模块通过向所述Flash器件发送不同电平的第一控制信号来相应控制或禁止所述Flash器件复位,和/或所述复位管理模块通过向所述Flash控制器发送不同电平的第二控制信号来相应控制或禁止所述Flash控制器复位。
本发明实施例还提供了一种芯片的复位管理模块,所述芯片内部集成有Flash器件,且所述复位管理模块被配置成执行以下步骤的数字逻辑控制器:在接收到软复位源请求时,判断所述Flash器件是否处于工作状态;以及在所述Flash器件处于工作状态时,控制所述Flash器件复位,否则禁止所述Flash器件复位。
进一步的,所述芯片内部还集成有用于控制所述Flash器件的Flash控制器,且所述复位管理模块还被配置成判断所述Flash器件是否处于工作状态:检测来自所述Flash控制器的忙碌信号,该忙碌信号用于示出所述Flash控制器检测的所述Flash器件的工作状态;若所述忙碌信号处于预设的第一电平,则确定所述Flash器件处于工作状态;以及若所述忙碌信号处于预设的第二电平,则确定所述Flash器件处于非工作状态;其中,所述第一电平和所述第二电平是不同电平。
进一步的,所述芯片内部还集成有用于控制所述Flash器件的Flash控制器,且所述复位管理模块还被配置为执行以下任意一者:在控制或禁止所述Flash器件复位时,控制所述Flash控制器复位,以使得所述Flash控制器对所述Flash器件进行控制;在禁止所述Flash器件复位但控制所述Flash控制器复位之后,禁止所述Flash控制器对所述Flash器件的进行初始化操作,并在延迟第一指定时间之后,再控制所述Flash控制器解复位;以及在控制所述Flash器件复位且控制所述Flash控制器复位之后,延迟第二指定时间之后,再控制所述Flash控制器和所述Flash器件解复位,以及控制所述Flash控制器对所述Flash器件进行初始化操作。
进一步的,所述复位管理模块通过向所述Flash器件发送不同电平的第一控制信号来相应控制或禁止所述Flash器件复位,和/或所述复位管理模块通过向所述Flash控制器发送不同电平的第二控制信号来相应控制或禁止所述Flash控制器复位。
本发明实施例还提供一种芯片的Flash复位装置,包括相互连接的Flash器件、Flash控制器和上述任意的复位管理模块,其中:所述Flash控制器,用于获得所述Flash器件的工作状态并传输给所述复位管理模块;所述复位管理模块,用于在接收到软复位源请求时,根据所述Flash器件是否处于工作状态,控制或禁止所述Flash器件复位。
本发明实施例还提供一种芯片结构,包括上述任意的Flash复位装置。
通过上述技术方案,本发明实施例实现了仅在芯片发起软复位源请求且Flash器件处于工作状态时,才控制Flash器件复位,而在其他情况下,Flash器件则不随软复位源请求一起复位,从而减少了芯片软复位过程中因Flash器件的较长解复位时间而延长的芯片软复位启动时间,提高了芯片运行效率。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明实施例,但并不构成对本发明实施例的限制。在附图中:
图1是本发明实施例一的芯片的复位管理方法的流程示意图;
图2是本发明实施例一的示例中的Flash器件复位结构框图;以及
图3是基于图2的示例Flash器件复位结构进行MCU软复位的流程示意图。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明实施例,并不用于限制本发明实施例。
实施例一
图1是本发明实施例一的芯片的复位管理方法的流程示意图,其中该芯片内部集成有Flash器件,且该复位管理方法应用于预设的复位管理模块,其中该复位管理模块是依靠数字逻辑实现,即可理解为是数字逻辑控制器。
如图1所示,该方法可以包括以下步骤:
步骤S100,在接收到软复位源请求时,判断所述Flash器件是否处于工作状态。
其中,所述工作状态是指Flash器件进行编程或擦除等操作的状态。
步骤S200,若所述Flash器件处于工作状态,则控制所述Flash器件复位,否则禁止所述Flash器件复位。
其中,禁止所述Flash器件复位即是指不复位所述Flash器件。
如此,通过上述的步骤S100和步骤S200,可知在本发明实施例中,仅在芯片发起软复位源请求且Flash器件处于工作状态时,才控制所述Flash器件复位,而在其他情况下,Flash器件则不随软复位源请求一起复位。如此,通过在特定情况下不复位Flash器件,减少了芯片软复位过程中因Flash器件的较长解复位时间而延长的芯片软复位启动时间,提高了芯片运行效率。
举例而言,针对MCU,将存在软复位源请求和Flash器件处于工作状态定义为冲突软复位,而将存在软复位源请求和Flash器件处于非工作状态定义为正常软复位。如此,利用本发明实施例的复位管理方法,区分了冲突软复位和正常软复位,且仅在冲突软复位时对Flash器件进行软复位,而在正常软复位时,不复位Flash器件,以使得MCU软复位启动时间减少。
优选地,所述芯片内部还集成有用于控制所述Flash器件的Flash控制器。其中,Flash控制器是很多Flash器件的必备外围器件,其对Flash器件的控制包括检测Flash器件的工作状态、初始化Flash器件、负责Flash器件的读写以及进行Flash器件的磨损均衡和寿命监控等中的一者或多者。
基于配置有Flash控制器的情形,上述步骤S100中判断所述Flash器件是否处于工作状态可以包括:检测来自所述Flash控制器的忙碌信号,该忙碌信号用于示出所述Flash控制器检测的所述Flash器件的工作状态;若所述忙碌信号处于预设的第一电平,则确定所述Flash器件处于工作状态;以及若所述忙碌信号处于预设的第二电平,则确定所述Flash器件处于非工作状态。
其中,所述第一电平和所述第二电平是不同电平,例如所述第一电平是高电平(用1表示),而第二电平是低电平(用0表示)。基于此,将所述忙碌信号记为BUSY信号,则在示例中,当BUSY=1,则所述Flash器件处于工作状态,且对应的情形为上述的冲突软复位;当BUSY=0,则所述Flash器件处于非工作状态,且对应的情形为上述的正常软复位。
进一步地,针对上述步骤S200,在控制或禁止所述Flash器件复位时,所述复位管理方法还可以包括:
S300(图1中未示出),控制所述Flash控制器复位,以使得所述Flash控制器对所述Flash器件进行控制。即,无论复位还是不复位Flash器件,都要保证Flash控制器的正常复位,以便于其能够对Flash器件进行相应控制以及与复位管理模块进行信号交互。
基于Flash控制器的正常复位,在优选的实施例中,所述复位管理方法还可以包括以下两个步骤中的任意一者:
步骤S410,在禁止所述Flash器件复位但控制所述Flash控制器复位之后,禁止所述Flash控制器对所述Flash器件的进行初始化操作,并在延迟第一指定时间之后,再控制所述Flash控制器解复位。
即,此时对应于上述的正常软复位,不需要对Flash器件进行复位,进而进一步控制Flash控制器也不对Flash器件进行初始化操作,减少Flash控制器的数据处理量,并在指定时间之后,对Flash控制器进行解复位。
步骤S420,在控制所述Flash器件复位且控制所述Flash控制器复位之后,延迟第二指定时间,并在延迟之后,控制所述Flash控制器和所述Flash器件解复位,在两者解复位之后,再控制所述Flash控制器对所述Flash器件的进行初始化操作。
即,此时对应于上述的冲突软复位,需要对Flash器件和Flash控制器两者进行复位,且在指定时间之后,进一步解复位两者,使得Flash控制器能够对Flash器件进行初始化操作。而在Flash器件初始化完成之后,则可等待CPU等对Flash器件进行读写操作,以使对应芯片进入正常工作。
其中,所述复位管理模块通过向所述Flash器件发送不同电平的第一控制信号来相应控制或禁止所述Flash器件复位,和/或所述复位管理模块通过向所述Flash控制器发送不同电平的第二控制信号来相应控制或禁止所述Flash器件复位。关于第一控制信号和第二控制信号将在下文的示例中详细说明,在此则不再进行赘述。
下面通过示例来对上述复位通过方法进行更详细的描述。图2是本发明实施例一的示例中的Flash器件复位结构框图,而图3是基于图2的示例Flash器件复位结构进行MCU软复位的流程示意图,即该流程的执行主体是图2的复位管理模块。
如图2所示,在示例中,复位管理模块接收软复位源(编号0至n),接收Flash控制器的BUSY信号(对应上述的忙碌信号),并给出Flash控制器复位信号rstn、初始化标志INIT_FLAG,以及给出Flash器件复位信号PORb;而Flash器件、Flash控制器之间可进行读写、编程、擦除等操作。其中,Flash器件复位信号PORb对应为上述的第一控制信号,其为低电平时,复位Flash器件,且其为高电平时,禁止所述Flash器件复位。Flash控制器复位信号rstn对应为上述的第二控制信号,其为低电平时,复位Flash控制器,且其为高电平时,禁止所述Flash控制器复位。结合图3,相应的MCU软复位流程包括以下步骤:
步骤S301,接收软复位源请求。
需说明的是,复位管理模块不受软复位控制,其在此仅是接收软复位源,以进行后续的步骤。
步骤S302,判断BUSY是否为高电平,若是则执行步骤S303,否则执行步骤S309。
在示例中,BUSY为高示出Flash器件进行编程或擦除操作。如此,结合步骤S301,复位管理模块在MCU软复位源到来时,判定Flash控制器是否正在进行编程或擦除操作,即此时相当于发生了上述的冲突软复位。即,发生了冲突软复位,执行步骤S303,否则(发生了正常软复位),执行步骤S309。
步骤S303,分别输出PORb和rstn为低电平给Flash器件和Flash控制器,以复位Flash器件和Flash控制器。
具体地,针对冲突软复位的发生,复位管理模块通过PORb(低电平)复位Flash器件,以及通过rstn(低电平)复位Flash控制器。
步骤S304,将内部处理延迟tDELAY时间。
举例而言,tDELAY时间可能是微秒级,其值可以根据具体需求进行设置。
步骤S305,输出PORb为高电平给Flash器件,使Flash器件解复位。
步骤S306,输出rstn和INIT_FLAG为高电平给Flash控制器,解复位Flash控制器,并使Flash控制器启动对Flash控制器的初始化操作。
步骤S307,判断Flash器件初始化是否完成,若是,则执行步骤S308,否则返回至步骤S306,以继续Flash器件的初始化操作。
步骤S308,等待CPU对Flash器件进行读操作,MCU进入正常工作。
上述步骤S303-S308对应于有冲突软复位发生的情形,而下面的步骤S309-S311将描述没有冲突软复位发生(即发生正常软复位)的情形。
步骤S309,输出PORb为高电平给Flash器件,不复位Flash器件,以及输出rstn为低电平给Flash控制器,复位Flash控制器。
步骤S310,将内部处理延迟3-5个时钟周期。
步骤S311,输出rstn为低电平给Flash控制器,以及输出INIT_FLAG为低电平给Flash控制器,解复位Flash控制器,但禁止其对Flash器件进行初始化操作。
执行该步骤S311之后,前进至步骤S308,等待CPU读操作,从而使得MCU同样进入正常工作。
针对该示例,表1示出了两种MCU芯片应用该示例中区分冲突软复位的方案的效果。
表1
查看表1,易知当不区分冲突软复位时,系统软复位启动时间很长,固定为3us。当区分有冲突和无冲突软复位时,系统软复位启动时间无冲突软复位情况下可以提升为3或5个周期左右。而对于MCU芯片的常规应用,有冲突软复位的情况较少,无冲突软复位的正常软复位较多,因此上述示例通过在正常软复位下不复位Flash器件,减少了对其进行复位和解复位的时间,进而如表1所示,使得整个MCU的软复位启动时间显著减少。
综上,本发明实施例的复位管理方法具有以下的优点:
1)针对Flash器件的微秒级解复位时间相对较长而导致MCU软复位启动时间也变得比较长的问题,本发明实施例的方案在Flash处于正常软复位时不复位Flash器件,进而间接地减少MCU软复位启动时间。
2)针对Flash器件处于工作状态(如擦除)时不响应复位的问题,本发明实施例的方案通过配置Flash器件的冲突软复位,使得其能够及时响应外部复位请求。
3)利用数字逻辑控制器配置的复位管理模块就可以实现相应的复位管理方法,且只需要对数字逻辑控制器配置相应的信号端口及基于不同电平的控制信号,易于实现。
即,利用本发明实施例的复位管理方法,既能及时响应外部复位请求,又能保证特定复位冲突情况下对Flash器件的复位启动,进而保证Flash器件的工作可靠性。
实施例二
基于与上述复位管理方法相同的发明思路,本发明实施例二还提供一种芯片的复位管理模块,且该复位管理模块被配置成执行以下步骤的数字逻辑控制器:在接收到软复位源请求时,判断所述Flash器件是否处于工作状态;在所述Flash器件处于工作状态时,控制所述Flash器件复位,否则禁止所述Flash器件复位。
在优选的实施例中,所述芯片内部还集成有用于控制所述Flash器件的Flash控制器,且所述复位管理模块还被配置成判断所述Flash器件是否处于工作状态:检测来自所述Flash控制器的忙碌信号,该忙碌信号用于示出所述Flash控制器检测的所述Flash器件的工作状态;若所述忙碌信号处于预设的第一电平,则确定所述Flash器件处于工作状态;以及若所述忙碌信号处于预设的第二电平,则确定所述Flash器件处于非工作状态;其中,所述第一电平和所述第二电平是不同电平。
在优选的实施例中,所述芯片内部还集成有用于控制所述Flash器件的Flash控制器,且所述复位管理模块还被配置为执行以下任意一者:在控制或禁止所述Flash器件复位时,控制所述Flash控制器复位,以使得所述Flash控制器对所述Flash器件进行控制;在禁止所述Flash器件复位但控制所述Flash控制器复位之后,禁止所述Flash控制器对所述Flash器件的进行初始化操作,并在延迟第一指定时间之后,再控制所述Flash控制器解复位;以及在控制所述Flash器件复位且控制所述Flash控制器复位之后,延迟第二指定时间之后,再控制所述Flash控制器和所述Flash器件解复位,以及控制所述Flash控制器对所述Flash器件的进行初始化操作。
在优选的实施例中,所述复位管理模块通过向所述Flash器件发送不同电平的第一控制信号来相应控制或禁止所述Flash器件复位,和/或所述复位管理模块通过向所述Flash控制器发送不同电平的第二控制信号来相应控制或禁止所述Flash控制器复位。
对于上述步骤,参考实施例一,易知在本发明实施例二中,实现复位管理模块的数字逻辑控制器可通过识别信号的高电平或低电平来完成上述的判断工作状态及控制/禁止复位。
关于该复位管理模块的更多实施细节和优点可参考上述关于复位管理方法的实施例一,在此则不再进行赘述。
实施例三
本发明实施例三提供了一种芯片的Flash复位装置,其结构可以参考上述的图2。如图2所述,该Flash复位装置包括相互连接的Flash器件、Flash控制器和实施例二的复位管理模块,其中:所述Flash控制器,用于获得所述Flash器件的工作状态并传输给所述复位管理模块;所述复位管理模块,用于在接收到软复位源请求时,根据所述Flash器件是否处于工作状态,控制或禁止所述Flash器件复位。另外,关于该Flash复位装置的应用可例如参考图3的流程,在此不再赘述。
关于该Flash复位装置的更多实施细节和优点可参考上述关于复位管理方法的实施例一,在此则不再进行赘述。
本发明另一实施例还提供了一种芯片结构,其包括实施例四或实施例五的Flash复位装置。其中,所述芯片结构例如是MCU,且优选为例如是表1中内核ARM CortexM4且主频分别150MHz和200MHz的MCU芯片。
本发明另一实施例还提供了一种计算机程序产品,当在数据处理设备上执行时,适于执行初始化有根据本发明任意实施例所述的复位管理方法。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中,计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
存储器可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。存储器是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括暂存电脑可读媒体(transitory media),如调制的数据信号和载波。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。
Claims (13)
1.一种芯片的复位管理方法,其特征在于,所述芯片内部集成有Flash器件和预设的复位管理模块,该复位管理方法应用于所述复位管理模块,且包括:
在接收到软复位源请求时,判断所述Flash器件是否处于工作状态;以及
若所述Flash器件处于工作状态,则控制所述Flash器件复位,否则禁止所述Flash器件复位。
2.根据权利要求1所述的复位管理方法,其特征在于,所述芯片内部还集成有用于控制所述Flash器件的Flash控制器。
3.根据权利要求2所述的复位管理方法,其特征在于,所述判断所述Flash器件是否处于工作状态包括:
检测来自所述Flash控制器的忙碌信号,该忙碌信号用于示出所述Flash控制器检测的所述Flash器件的工作状态;
若所述忙碌信号处于预设的第一电平,则确定所述Flash器件处于工作状态;以及
若所述忙碌信号处于预设的第二电平,则确定所述Flash器件处于非工作状态;
其中,所述第一电平和所述第二电平是不同电平。
4.根据权利要求2所述的复位管理方法,其特征在于,在控制或禁止所述Flash器件复位时,所述复位管理方法还包括:
控制所述Flash控制器复位,以使得所述Flash控制器对所述Flash器件进行控制。
5.根据权利要求4所述的复位管理方法,其特征在于,在禁止所述Flash器件复位但控制所述Flash控制器复位之后,所述复位管理方法还包括:
禁止所述Flash控制器对所述Flash器件进行初始化操作,并在延迟第一指定时间之后,再控制所述Flash控制器解复位。
6.根据权利要求4所述的复位管理方法,其特征在于,在控制所述Flash器件复位且控制所述Flash控制器复位之后,所述复位管理方法还包括:
在延迟第二指定时间之后,控制所述Flash控制器和所述Flash器件解复位;以及
控制所述Flash控制器对所述Flash器件进行初始化操作。
7.根据权利要求4所述的复位管理方法,其特征在于,所述复位管理模块通过向所述Flash器件发送不同电平的第一控制信号来相应控制或禁止所述Flash器件复位,和/或所述复位管理模块通过向所述Flash控制器发送不同电平的第二控制信号来相应控制或禁止所述Flash控制器复位。
8.一种芯片的复位管理模块,其特征在于,所述芯片内部集成有Flash器件,且所述复位管理模块被配置成执行以下步骤的数字逻辑控制器:
在接收到软复位源请求时,判断所述Flash器件是否处于工作状态;以及
在所述Flash器件处于工作状态时,控制所述Flash器件复位,否则禁止所述Flash器件复位。
9.根据权利要求8所述的复位管理模块,其特征在于,所述芯片内部还集成有用于控制所述Flash器件的Flash控制器,且所述复位管理模块还被配置成判断所述Flash器件是否处于工作状态:
检测来自所述Flash控制器的忙碌信号,该忙碌信号用于示出所述Flash控制器检测的所述Flash器件的工作状态;
若所述忙碌信号处于预设的第一电平,则确定所述Flash器件处于工作状态;以及
若所述忙碌信号处于预设的第二电平,则确定所述Flash器件处于非工作状态;
其中,所述第一电平和所述第二电平是不同电平。
10.根据权利要求8所述的复位管理模块,其特征在于,所述芯片内部还集成有用于控制所述Flash器件的Flash控制器,且所述复位管理模块还被配置为执行以下任意一者:
在控制或禁止所述Flash器件复位时,控制所述Flash控制器复位,以使得所述Flash控制器对所述Flash器件进行控制;
在禁止所述Flash器件复位但控制所述Flash控制器复位之后,禁止所述Flash控制器对所述Flash器件进行初始化操作,并在延迟第一指定时间之后,再控制所述Flash控制器解复位;以及
在控制所述Flash器件复位且控制所述Flash控制器复位之后,延迟第二指定时间之后,再控制所述Flash控制器和所述Flash器件解复位,以及控制所述Flash控制器对所述Flash器件进行初始化操作。
11.根据权利要求10所述的复位管理模块,其特征在于,所述复位管理模块通过向所述Flash器件发送不同电平的第一控制信号来相应控制或禁止所述Flash器件复位,和/或所述复位管理模块通过向所述Flash控制器发送不同电平的第二控制信号来相应控制或禁止所述Flash控制器复位。
12.一种芯片的Flash复位装置,其特征在于,包括相互连接的Flash器件、Flash控制器和权利要求8-11中任意一项所述的复位管理模块,其中:
所述Flash控制器,用于获得所述Flash器件的工作状态并传输给所述复位管理模块;
所述复位管理模块,用于在接收到软复位源请求时,根据所述Flash器件是否处于工作状态,控制或禁止所述Flash器件复位。
13.一种芯片结构,其特征在于,包括权利要求12所述的Flash复位装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111364404.5A CN114327005B (zh) | 2021-11-17 | 2021-11-17 | 芯片的复位管理方法及模块和Flash复位装置及芯片结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111364404.5A CN114327005B (zh) | 2021-11-17 | 2021-11-17 | 芯片的复位管理方法及模块和Flash复位装置及芯片结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114327005A true CN114327005A (zh) | 2022-04-12 |
CN114327005B CN114327005B (zh) | 2024-03-08 |
Family
ID=81045828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111364404.5A Active CN114327005B (zh) | 2021-11-17 | 2021-11-17 | 芯片的复位管理方法及模块和Flash复位装置及芯片结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114327005B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117331421A (zh) * | 2023-12-01 | 2024-01-02 | 深圳市航顺芯片技术研发有限公司 | 微控制芯片及其复位方法、存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0793499A (ja) * | 1993-09-20 | 1995-04-07 | Hitachi Ltd | メモリカード |
US20160034352A1 (en) * | 2014-07-31 | 2016-02-04 | Winbond Electronics Corporation | NAND Flash Memory Having an Enhanced Buffer Read Capability and Method of Operation Thereof |
CN109800012A (zh) * | 2019-03-01 | 2019-05-24 | 四川长虹电器股份有限公司 | 一种mcu固件升级方法 |
-
2021
- 2021-11-17 CN CN202111364404.5A patent/CN114327005B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0793499A (ja) * | 1993-09-20 | 1995-04-07 | Hitachi Ltd | メモリカード |
US20160034352A1 (en) * | 2014-07-31 | 2016-02-04 | Winbond Electronics Corporation | NAND Flash Memory Having an Enhanced Buffer Read Capability and Method of Operation Thereof |
CN109800012A (zh) * | 2019-03-01 | 2019-05-24 | 四川长虹电器股份有限公司 | 一种mcu固件升级方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117331421A (zh) * | 2023-12-01 | 2024-01-02 | 深圳市航顺芯片技术研发有限公司 | 微控制芯片及其复位方法、存储介质 |
CN117331421B (zh) * | 2023-12-01 | 2024-03-19 | 深圳市航顺芯片技术研发有限公司 | 微控制芯片及其复位方法、存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN114327005B (zh) | 2024-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI641952B (zh) | 記憶體裝置、方法、及電腦程式產品 | |
JP4536742B2 (ja) | 優先順位によるフラッシュメモリの演算処理装置及び方法 | |
US20070118838A1 (en) | Task execution controller, task execution control method, and program | |
US20070204270A1 (en) | Apparatus and method for processing operations of nonvolatile memory in order of priority | |
US20070239965A1 (en) | Inter-partition communication | |
US20150178017A1 (en) | Abort function for storage devices by using a poison bit flag wherein a command for indicating which command should be aborted | |
KR20200131345A (ko) | 판독 우선 순위를 가진 명령 선택 정책 | |
JP5414656B2 (ja) | データ記憶装置、メモリ制御装置及びメモリ制御方法 | |
KR20200098336A (ko) | 서스펜드 모드를 제어하는 방법 및 이를 포함하는 메모리 컨트롤러 | |
CN102279712A (zh) | 一种适用于互联网存储系统的存储控制方法、系统和装置 | |
JPH1131102A (ja) | データ記憶システム及び同システムに適用するアクセス制御方法 | |
CN110716845B (zh) | 一种Android系统的日志信息读取的方法 | |
CN114327005B (zh) | 芯片的复位管理方法及模块和Flash复位装置及芯片结构 | |
US6446139B1 (en) | Multiple chip single image BIOS | |
US10558237B2 (en) | Information processing apparatus | |
CN111522602A (zh) | 通信装置的启动方法 | |
KR101103619B1 (ko) | 멀티 포트 메모리 및 그 억세스 제어 방법 | |
WO2016106933A1 (zh) | 一种基于若干分区的mcu芯片信息保护方法和装置 | |
US20050223383A1 (en) | Methods and apparatus for reserving an execution thread | |
US20130247065A1 (en) | Apparatus and method for executing multi-operating systems | |
JP2007234212A (ja) | Nandフラッシュメモリのプログラム方法及びメモリシステムのプログラム方法 | |
CN108304200B (zh) | 一种驱动程序升级的方法、装置以及电子设备 | |
JP2016026345A (ja) | メモリアレイにおける読み出し待ち時間を短縮するためのメモリ操作の一時停止 | |
CN111831327A (zh) | 可执行指令的电子装置以及指令执行方法 | |
CN111737013B (zh) | 芯片的资源管理方法、装置、存储介质及系统芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |