CN114324427A - 一种功率半导体器件封装烧结评估方法 - Google Patents
一种功率半导体器件封装烧结评估方法 Download PDFInfo
- Publication number
- CN114324427A CN114324427A CN202111658118.XA CN202111658118A CN114324427A CN 114324427 A CN114324427 A CN 114324427A CN 202111658118 A CN202111658118 A CN 202111658118A CN 114324427 A CN114324427 A CN 114324427A
- Authority
- CN
- China
- Prior art keywords
- sample
- sintering
- evaluated
- semiconductor device
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005245 sintering Methods 0.000 title claims abstract description 62
- 238000011156 evaluation Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004806 packaging method and process Methods 0.000 title abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 229910000679 solder Inorganic materials 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 19
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 38
- 229910052737 gold Inorganic materials 0.000 claims description 38
- 239000010931 gold Substances 0.000 claims description 38
- 229910045601 alloy Inorganic materials 0.000 claims description 13
- 239000000956 alloy Substances 0.000 claims description 13
- 229910052718 tin Inorganic materials 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 10
- 238000012876 topography Methods 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052720 vanadium Inorganic materials 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 241001133184 Colletotrichum agaves Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000012854 evaluation process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Analysing Materials By The Use Of Radiation (AREA)
- Investigating And Analyzing Materials By Characteristic Methods (AREA)
Abstract
本发明涉及半导体封装技术领域，具体公开了一种功率半导体器件封装烧结评估方法，其中，包括：准备待评估样品，其中所述待评估样品包括金属层和依次设置在所述金属层上的焊料层和芯片；对所述待评估样品进行烧结，得到烧结后样品；根据形貌分析工具对所述烧结后样品进行形貌分析；根据成分分析工具对所述形貌分析后的烧结样品进行成分分析，得到成分分析结果；根据所述成分分析结果得到所述待评估样品的评估结果。本发明提供的功率半导体器件封装烧结评估方法实现了从微观和宏观两方面对烧结工艺的可靠性进行评估，能够确保最终的烧结结果的可靠性。
Description
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种功率半导体器件封装烧结评估方法。
背景技术
功率器件封装作为功率器件行业的关键技术之一，其中烧结的好坏直接决定了功率器件封装的效果，是功率器件封装工艺中最为关键的一环。因此，如何有效快速的对烧结结果进行评估是十分关键和重要的。
目前行业内对烧结结果的评价过程和方法较单一，封装厂家都是通过TST（Thermal Shock Test，温度冲击测试）、PC（Power Circle，功率循环）等可靠性评估方法来最终评估烧结结果。通过可靠性的评估来决定烧结的效果，但是这种宏观的方法忽略了芯片背金、焊料和DBC（Direct Bonding Copper，覆铜陶瓷基板）金属间的内部物质变化。因为烧结界面微观结构形貌和成分才是决定烧结效果的关键因素，保证微观结构才能保证后续可靠性以及后续客户使用过程中烧结界面稳定。因此，采用当前的可靠性评估方法即便功率器件封装的烧结结果通过了最终的可靠性评估，但仍无法从根本上保证可靠性。
因此，如何能够考虑烧结评估中的微观结构成为本领域技术人员亟待解决的技术问题。
发明内容
本发明提供了一种功率半导体器件封装烧结评估方法，解决相关技术中存在的无法确保烧结结果可靠性的问题。
作为本发明的第一方面，提供一种功率半导体器件封装烧结评估方法，其中，包括：
准备待评估样品，其中所述待评估样品包括金属层和依次设置在所述金属层上的焊料层和芯片；
对所述待评估样品进行烧结，得到烧结后样品；
根据形貌分析工具对所述烧结后样品进行形貌分析；
根据成分分析工具对所述形貌分析后的烧结样品进行成分分析，得到成分分析结果；
根据所述成分分析结果得到所述待评估样品的评估结果。
进一步地，所述根据形貌分析工具对所述烧结后样品进行形貌分析，包括：
根据形貌分析工具锁定所述烧结后样品中芯片和焊料层的交界面；
对所述交界面进行形貌测量。
进一步地，所述根据成分分析工具对所述形貌分析后的烧结样品进行成分分析，得到成分分析结果，包括：
根据成分分析工具确定所述交界面处包含Ti的第一背金层；
根据所述成分分析工具对所述第一背金层与所述焊料层之间的第二背金层进行成分分析，得到成分分析结果。
进一步地，所述成分分析结果，包括：
所述第二背金层包括Ni，Ni、Sn和Cu的合金，以及Sn和V的合金，三者中的任意一种。
进一步地，所述根据所述成分分析结果得到所述待评估样品的评估结果，包括：
当所述第二背金层为Ni或者Ni、Sn和Cu的合金时，判定所述待评估样品的微观形貌合格；
当所述第二背金层为Sn和V的合金时，判定所述待评估样品的烧结不合格。
进一步地，所述根据所述成分分析结果得到所述待评估样品的评估结果还包括：
对微观形貌合格的待评估样品进行TST可靠性考核；
若TST可靠性考核通过，则判定所述待评估样品的烧结合格。
进一步地，所述方法还包括在所述根据形貌分析工具对所述烧结后样品进行形貌分析的步骤前进行的：
对所述待评估样品进行分析前处理，其中所述分析前处理包括研磨和清洗。
进一步地，所述形貌分析工具包括SEM，所述成分分析工具包括EDS。
进一步地，所述芯片包括VDMOS、FRD和IGBT中的任意一种。
进一步地，所述金属层包括铜片、镀镍金属层和镀金金属层中的任意一种。
本发明提供的功率半导体器件封装烧结评估方法，在对TST可靠性评估之前进行微观形貌评估，实现了从微观和宏观两方面对烧结工艺的可靠性进行评估，能够确保最终的烧结结果的可靠性。另外，本发明实施例的功率半导体器件封装烧结评估方法所针对的待评估样品其所采用的结构其厚度以及硬度均适用于进行微观结构分析，在对样品进行处理时可操作性强。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明提供的功率半导体器件封装烧结评估方法的流程图。
图2为本发明提供的待评估样品的剖视图。
图3为本发明提供的待评估样品的芯片背金层的剖视图。
图4为本发明提供的通过SEM对烧结后样品中芯片和焊料层的交界面的示意图。
图5为本发明提供的通过EDS测量到的第一背金层的示意图。
图6为本发明提供的通过EDS测量到的第二背金层的示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种功率半导体器件封装烧结评估方法，图1是根据本发明实施例提供的功率半导体器件封装烧结评估方法的流程图，如图1所示，包括：
S110、准备待评估样品，其中所述待评估样品包括金属层和依次设置在所述金属层上的焊料层和芯片；
在本发明实施例中，所述待评估样品的结构示意图如图2所示，由图2可以看出，所述待评估样品包括金属层1、依次设置在所述金属层1上的焊料层2和芯片3。
具体地，所述芯片3可以包括VDMOS、FRD和IGBT中的任意一种。
在所述芯片3朝向所述焊料层2的表面设置有背金层，背金层具体可以是两层或者三层。
在本发明实施例中，所述金属层1包括铜片、镀镍金属层和镀金金属层中的任意一种。
具体地，所述金属层1的厚度约50μm左右，可以根据实际需要适当减少或增加厚度，但须尽量保持金属层有一定的硬度和平整度。
另外，所述焊料层2中的焊料可以是含铅焊料，也可以是无铅焊料，具体本发明实施例不做限定。焊料层2可以是焊片，还可以是焊膏。
S120、对所述待评估样品进行烧结，得到烧结后样品；
在本发明实施例中，确定烧结程序，将制作好的样品送入烧结炉进行烧结。
在烧结完成后，对烧结后的待评估样品进行分析前处理，其中所述分析前处理包括研磨和清洗。
具体研磨和清洗的过程为本领域技术人员所熟知，此处不再赘述。
S130、根据形貌分析工具对所述烧结后样品进行形貌分析；
在本发明实施例中，具体可以包括：
根据形貌分析工具锁定所述烧结后样品中芯片和焊料层的交界面；
对所述交界面进行形貌测量。
优选地，所述形貌分析工具包括SEM（Scanning Electron Microscope，扫描电子显微镜）。
如图3所示，为所述烧结后样品中芯片和焊料层的交界面，具体为所述芯片的背金层。
在本发明实施例中，所述芯片3的背金层具体可以包括第一背金层4和第二背金层5。
如图4所示，为通过SEM对烧结后样品中芯片和焊料层的交界面的示意图。
关于SEM工具的使用具体为本领域技术人员所熟知，此处不再赘述。
S140、根据成分分析工具对所述形貌分析后的烧结样品进行成分分析，得到成分分析结果；
在通过SEM锁定所述交界面后，对交界面处的成分进行分析。
具体可以包括：
根据成分分析工具确定所述交界面处包含Ti的第一背金层4；
根据所述成分分析工具对所述第一背金层4与所述焊料层2之间的第二背金层5进行成分分析，得到成分分析结果。
在本发明实施例中，所述成分分析工具具体可以为EDS（Energy DispersiveSpectrometer，能谱仪）。
应当理解的是，所述第一背金层4具体可以是Ti\Ni\Ag，或者Al\Ti\Ni\Ag，因此，只要分析出Ti既可确定所述第一背金层4的位置。
然后再对位于所述第一背金层4的下表面的第二背金层5进行成分测量。
在本发明实施例中，所述第二背金层5包括Ni，Ni、Sn和Cu的合金，以及Sn和V的合金，三者中的任意一种。
如图5所示，为通过EDS测量到的第一背金层4的示意图，由图5可以看出，亮点层为Ti层。
如图6所示，为通过EDS测量到的第二背金层5的示意图，由图6可以看出，亮点层为Ni层。
需要说明的是，在所述第二背金层5与所述焊料层2接触的表面还设置一层金属保护层，所述金属保护层为芯片的保护层，具体可以为银或者金。
还需要说明的是，EDS工具的使用具体为本领域技术人员所熟知，此处不再赘述。
S150、根据所述成分分析结果得到所述待评估样品的评估结果。
在本发明实施例中，具体可以包括：
当所述第二背金层5为Ni或者Ni、Sn和Cu的合金时，判定所述待评估样品的微观形貌合格；
当所述第二背金层5为Sn和V的合金时，判定所述待评估样品的烧结不合格。
对微观形貌合格的待评估样品进行TST可靠性考核；
若TST可靠性考核通过，则判定所述待评估样品的烧结合格。
应当理解的是，根据第二背金层5的成分分析结果确定待评估样品的微观形貌是否合格，当所述第二背金层5为Ni或者Ni、Sn和Cu的合金时，判定所述待评估样品的微观形貌合格。
当确定所述待评估样品的微观形貌合格后，对微观形貌合格的待评估样品进行TST可靠性考核，只有通过TST可靠性考核的待评估样品才会被判定为烧结合格。
此处还应当理解的是，只有微观形貌合格的待评估样品才会进行TST可靠性考核。
综上，本发明实施例提供的功率半导体器件封装烧结评估方法，在对TST可靠性评估之前进行微观形貌评估，实现了从微观和宏观两方面对烧结工艺的可靠性进行评估，能够确保最终的烧结结果的可靠性。另外，本发明实施例的功率半导体器件封装烧结评估方法所针对的待评估样品其所采用的结构其厚度以及硬度均适用于进行微观结构分析，在对样品进行处理时可操作性强。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种功率半导体器件封装烧结评估方法，其特征在于，包括：
准备待评估样品，其中所述待评估样品包括金属层和依次设置在所述金属层上的焊料层和芯片；
对所述待评估样品进行烧结，得到烧结后样品；
根据形貌分析工具对所述烧结后样品进行形貌分析；
根据成分分析工具对所述形貌分析后的烧结样品进行成分分析，得到成分分析结果；
根据所述成分分析结果得到所述待评估样品的评估结果。
2.根据权利要求1所述的功率半导体器件封装烧结评估方法，其特征在于，所述根据形貌分析工具对所述烧结后样品进行形貌分析，包括：
根据形貌分析工具锁定所述烧结后样品中芯片和焊料层的交界面；
对所述交界面进行形貌测量。
3.根据权利要求2所述的功率半导体器件封装烧结评估方法，其特征在于，所述根据成分分析工具对所述形貌分析后的烧结样品进行成分分析，得到成分分析结果，包括：
根据成分分析工具确定所述交界面处包含Ti的第一背金层；
根据所述成分分析工具对所述第一背金层与所述焊料层之间的第二背金层进行成分分析，得到成分分析结果。
4.根据权利要求3所述的功率半导体器件封装烧结评估方法，其特征在于，所述成分分析结果，包括：
所述第二背金层包括Ni，Ni、Sn和Cu的合金，以及Sn和V的合金，三者中的任意一种。
5.根据权利要求4所述的功率半导体器件封装烧结评估方法，其特征在于，所述根据所述成分分析结果得到所述待评估样品的评估结果，包括：
当所述第二背金层为Ni或者Ni、Sn和Cu的合金时，判定所述待评估样品的微观形貌合格；
当所述第二背金层为Sn和V的合金时，判定所述待评估样品的烧结不合格。
6.根据权利要求5所述的功率半导体器件封装烧结评估方法，其特征在于，所述根据所述成分分析结果得到所述待评估样品的评估结果还包括：
对微观形貌合格的待评估样品进行TST可靠性考核；
若TST可靠性考核通过，则判定所述待评估样品的烧结合格。
7.根据权利要求1至6中任意一项所述的功率半导体器件封装烧结评估方法，其特征在于，所述方法还包括在所述根据形貌分析工具对所述烧结后样品进行形貌分析的步骤前进行的：
对所述待评估样品进行分析前处理，其中所述分析前处理包括研磨和清洗。
8.根据权利要求1至6中任意一项所述的功率半导体器件封装烧结评估方法，其特征在于，所述形貌分析工具包括SEM，所述成分分析工具包括EDS。
9.根据权利要求1至6中任意一项所述的功率半导体器件封装烧结评估方法，其特征在于，所述芯片包括VDMOS、FRD和IGBT中的任意一种。
10.根据权利要求1至6中任意一项所述的功率半导体器件封装烧结评估方法，其特征在于，所述金属层包括铜片、镀镍金属层和镀金金属层中的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111658118.XA CN114324427B (zh) | 2021-12-30 | 2021-12-30 | 一种功率半导体器件封装烧结评估方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111658118.XA CN114324427B (zh) | 2021-12-30 | 2021-12-30 | 一种功率半导体器件封装烧结评估方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114324427A true CN114324427A (zh) | 2022-04-12 |
| CN114324427B CN114324427B (zh) | 2024-08-23 |
Family
ID=81019663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111658118.XA Active CN114324427B (zh) | 2021-12-30 | 2021-12-30 | 一种功率半导体器件封装烧结评估方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114324427B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130037917A1 (en) * | 2011-08-09 | 2013-02-14 | Yan Xun Xue | Wafer level chip scale package with thick bottom metal exposed and preparation method thereof |
| CN104280276A (zh) * | 2013-07-08 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 待测样品的制备及缺陷的分析方法 |
| JP2016048751A (ja) * | 2014-08-28 | 2016-04-07 | 三菱電機株式会社 | 半導体装置およびその検査方法 |
| CN111682004A (zh) * | 2020-05-06 | 2020-09-18 | 中国电子科技集团公司第五十五研究所 | 提高化合物半导体器件可靠性的背金体系结构及制备方法 |
-
2021
- 2021-12-30 CN CN202111658118.XA patent/CN114324427B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130037917A1 (en) * | 2011-08-09 | 2013-02-14 | Yan Xun Xue | Wafer level chip scale package with thick bottom metal exposed and preparation method thereof |
| CN104280276A (zh) * | 2013-07-08 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 待测样品的制备及缺陷的分析方法 |
| JP2016048751A (ja) * | 2014-08-28 | 2016-04-07 | 三菱電機株式会社 | 半導体装置およびその検査方法 |
| CN111682004A (zh) * | 2020-05-06 | 2020-09-18 | 中国电子科技集团公司第五十五研究所 | 提高化合物半导体器件可靠性的背金体系结构及制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 陈杰 等: "微波组件用镀镍壳体的烧结性能研究", 电子元件与材料, no. 04, 5 April 2015 (2015-04-05), pages 64 - 68 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114324427B (zh) | 2024-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101902091B1 (ko) | 반도체 장치용 본딩 와이어 | |
| Tran et al. | Copper wire bonding on low-k/copper wafers with bond over active (BOA) structures for automotive customers | |
| Brincker et al. | Strength and reliability of low temperature transient liquid phase bonded CuSnCu interconnects | |
| Tran et al. | Fine pitch probing and wirebonding and reliability of aluminum capped copper bond pads | |
| JP2008198977A (ja) | 半導体実装用ボンディングワイヤ | |
| CN114324427B (zh) | 一种功率半导体器件封装烧结评估方法 | |
| US20210193386A1 (en) | Electronic component | |
| Hutter et al. | Comparison of different technologies for the die attach of power semiconductor devices conducting active power cycling | |
| Eacock et al. | Effect of different oxide layers on the ultrasonic copper wire bond process | |
| KR101503462B1 (ko) | 반도체 장치용 본딩 와이어 및 그의 제조 방법 | |
| Chung et al. | Effect of copper oxide on the adhesion behavior of epoxy molding compound-copper interface | |
| Anand et al. | Oxidation study on as-bonded intermetallic of copper wire–aluminum bond pad metallization for electronic microchip | |
| CN101644642A (zh) | 在聚焦离子束显微镜中进行快速样品制备的方法和装置 | |
| Weber et al. | Failure Analysis of Ag Sintered Joints After Power Cycling under harsh temperature conditions from+ 30° C up to+ 180° C | |
| KR100928508B1 (ko) | 반도체 시편 고정용 그리드 및 그 제조 방법 | |
| Chee et al. | Cu-Cu wire bonding challenges on MOSFET wafer technology | |
| Hernandez et al. | Through Si vias using liquid metal conductors for re-workable 3D electronics | |
| Leung et al. | Die strength evaluation in the presence of edge cracks | |
| Weber et al. | Ag sintering–An alternative large area joining technology | |
| Matkowski et al. | Structure of the thermal interface connection made of sintered nano silver | |
| Lin et al. | Strip plasma for enhancement of interface adhesion between bare Cu leadframe and epoxy molding compound | |
| Ebel | Failure analysis techniques applied in resolving hybrid microcircuit reliability problems | |
| Ahn et al. | Reliability Study of Direct Au (Au-Cu plating) Surface Treatment on PKG Substrate | |
| Sing et al. | Analysis approach on copper solderable front side discoloration issue | |
| Wai et al. | Characterization of wafer level corrosion for Al-Cu interconnects and Ni-Pd pads |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |