CN114296750A - 用于实现低等待时间引导性能的固件引导任务分发 - Google Patents

用于实现低等待时间引导性能的固件引导任务分发 Download PDF

Info

Publication number
CN114296750A
CN114296750A CN202111026767.8A CN202111026767A CN114296750A CN 114296750 A CN114296750 A CN 114296750A CN 202111026767 A CN202111026767 A CN 202111026767A CN 114296750 A CN114296750 A CN 114296750A
Authority
CN
China
Prior art keywords
task
boot
threaded
during
firmware
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111026767.8A
Other languages
English (en)
Inventor
S·巴尼克
V·齐默
R·雷古帕蒂
R·波瓦卢尔兰加拉詹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN114296750A publication Critical patent/CN114296750A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stored Programmes (AREA)

Abstract

本申请公开了用于实现低等待时间引导性能的固件引导任务分发。系统、装置和方法可提供以下技术：在第一引导过程期间标识与至少一个软件程序相关联的至少一个任务被设置为在单线程过程中发生还是在多线程过程中发生；响应于该至少一个任务被设置为在多线程过程中发生，在第一引导过程期间在多线程过程中执行该至少一个任务；以及响应于该至少一个任务被设置为在单线程过程中发生，在第一引导过程期间在单线程过程中执行该至少一个任务。

Description

用于实现低等待时间引导性能的固件引导任务分发
相关申请的交叉引用
本申请要求2020年10月2日提交的印度专利申请第202041042915号的优先权。
技术领域
实施例总体上涉及增强的固件更新。更具体地，实施例涉及其中单件(singleton)过程(诸如固件更新等等)可被标识并且与其他引导过程任务并发地执行的固件引导过程，以减少引导流程等待时间并且还减少计算资源。
背景技术
一些应用和计算架构可寻求实现减少的或接近瞬时的系统引导时间。引导过程可包括对诸如基本输入/输出系统(BIOS)、统一可扩展固件接口(UEFI)、芯片上系统(SoC)固件(例如，硅硬件)、平台固件等之类的固件的更新。尤其在引导时间期间，由于高等待时间操作和串行操作，对固件的更新可能阻碍系统性能。例如，固件更新可在其中整个引导过程采用顺序的次序的引导路径期间发生，并且由此，可能难以(如果并非不可能)满足系统固件可以能够在期望的时间窗口(例如，少于500毫秒-1秒)内完成所有的设备(例如，SoC和平台)固件过程和/或更新(例如，测量固件组件、验证固件组件、将固件加载到设备中、回读固件版本以确保成功的固件更新)的等待时间期望。
附图说明
通过阅读以下说明书和所附权利要求书并通过参考以下附图，实施例的各种优势对本领域技术人员将变得显而易见，在附图中：
图1是根据实施例的知情(informed)引导过程的示例的过程；
图2是根据实施例的可在多线程环境和/或单线程环境中执行的引导过程的方法的示例的流程图；
图3是根据实施例的、可至少基于先前的引导数据来执行的信息性(informative)引导过程的方法的示例的流程图；
图4是根据实施例的执行常规引导过程的方法的示例的流程图；
图5是根据实施例的执行与固件更新模式相关联的引导过程的方法的示例的流程图；
图6是根据实施例的执行与自调谐相关联的引导过程的方法的示例的流程图；
图7是根据实施例的解耦的通信流的示例的示意图；
图8是根据实施例的通信过程的示例的过程；
图9是根据实施例的监视器的示例的示意图；
图10是根据实施例的存储器架构的示例的示意图；
图11是根据实施例的计算系统的示例的框图；
图12是根据实施例的半导体设备的示例的图示；
图13是根据实施例的处理器的示例的框图；以及
图14是根据实施例的基于多处理器的计算系统的示例的框图。
具体实施方式
一些架构在固件引导过程中可能缺乏信息性来使得引导加载程序或固件软件(例如，固件支持包[FSP])有效地使用现有的处理器能力和系统资源来启动SoC元件和/或平台设备。例如，整个引导过程的更新和/或初始化过程可在单线程环境中在单个引导捆绑处理器(BSP)上(甚至在多核变得可用之后)发生。由于等待顺序的固件更新、硬件初始化和/或代码执行完成，此类效率低下的引导过程具有增加的引导等待时间。由此，此类引导过程导致固件和/或引导加载程序在BSP上完成执行的等待时间延长。此外，由于增加的复杂性、对多线程环境的适配和/或增加的相互通信的困难性，整个引导过程在多线程环境中的执行可能不必要地消耗该引导过程的在单线程环境中将更高效的部分中的资源。
现在转向图1，一些实施例包括其中一些引导阶段可在单线程环境中运行并且其他引导阶段可在多线程环境中运行的灵活引导管理过程100。与仅在单线程环境中执行的引导过程或仅在多线程环境中执行的引导过程相对，通过在单线程环境与多线程环境之间交替，过程100可减少等待时间，同时还精简操作并降低功耗。而且，各种任务和阶段可被分解，以跨处理器核阵列执行，处理器核诸如第一处理器核114、第二处理器核124、第三处理器核126和第四处理器核128。
也就是说，一些实施例通过标识场景、经由运行可与引导加载程序任务(例如，与平台设备相关联的引导阶段任务)并发执行的单件任务(例如，对SoC上的硅组件的固件更新)来在引导过程中发起并发性而实现了知情引导过程。引导加载程序120可在计算系统中作为上下文主控方操作以在固件任务与引导加载程序之间分配资源(例如，处理器核)。例如，引导加载程序120(例如，BIOS、UEFI等)可访问标识何时在多线程环境中发起操作的数据结构。该数据结构可被称为信息性增强表(IET)并且可在先前引导过程的先前执行和/或系统的操作系统(OS)的执行期间进行设置。灵活引导管理过程100可被称为第一引导过程，并且先前引导过程可被称为第二引导过程。先前引导过程(例如，硬引导、软引导、热引导、冷引导等)可在灵活引导管理过程100(例如，第一引导过程和/或当前引导过程)之前已经执行并完成以加载OS，并且增强可基于在先前引导过程期间标识的等待时间而被标识，以增强灵活引导管理过程100(例如，在多个线程中执行更长等待时间的固件过程)。例如，先前引导过程可能完成，以引导系统加载OS。此后(例如，在OS通过先前引导过程被加载之后)，系统可被置于不同的状态(例如，模式切换、睡眠状态、休眠状态、软关机状态、机械关机状态等)。灵活引导管理过程100随后可开始执行，以从该不同的状态引导至全操作状态(例如，引导至全操作OS以供用户使用)，从而基于IET来选择性地将一些过程应用于多线程环境中。例如，固件或OS中的一者或多者可基于对先前引导过程的分析来设置IET，以指示用于启动硬件设备的固件更新或固件执行中的一者或多者可在先前引导过程之后的引导过程中在多线程环境中被执行。例如，如果固件被标识为在先前引导过程期间具有高于阈值的执行等待时间，则IET可被设置为指示在随后的引导过程期间固件将在多线程环境中被初始化和执行。IET还可包括固件要在多线程环境中被更新的指示。引导加载程序120可进一步解决存储器分配(例如，利用不同级别和类型的高速缓存和/或存储器)，以避免在预存储器(pre-memory)阶段没有充足的存储器来并行地执行操作。由此，引导过程100可包括多线程固件执行以减少硬件初始化时间，和/或与平台设备固件更新和硬件初始化并行地执行SoC固件更新和硬件初始化以减少固件更新和初始化时间，从而减少引导过程的整体等待时间。值得注意的是，并非所有过程均被设置在多线程环境中。相反，仅被标识为在先前引导过程期间具有较长等待时间的那些过程可在过程100期间在多线程环境中执行，而其他较低等待时间的过程可在单线程环境中执行。
在图1中，从时间T0至T1(例如，第一时间段)，单线程环境操作，而从时间T1至T2(例如，第二时间段)，多线程环境操作。在时间T0至T1期间，计算系统可在第一处理器核114上执行第一引导阶段102。例如，第一引导阶段102可从系统的存储(例如，引导块、引导扇区或分区)加载引导加载程序，以对该系统进行引导。此类操作可在其他固件更新之前被执行，并且初始化可并行地发生，并且由此在单线程环境中执行以避免不需要的多线程操作。
此后，在时间T1时，过程100可根据IET标识与固件相关联的过程可在多线程环境中并行地执行以增强性能并减少整体引导时间。由此，系统可切换至多线程环境，在该多线程环境中，第一处理器核114、第二处理器核124、第三处理器核126和第四处理器核128可在用于SoC组件的与固件相关联的任务与其他引导阶段任务之间划分。例如，引导加载程序可分派第一处理器核114、第二处理器核124、第三处理器核126和第四处理器核128要么用于执行与SoC相关联的固件更新要么执行其他引导阶段任务，并且按需要进行重新分配。
在一些实施例中，第一处理器核114可与BSP相对应，并且执行第一固件任务104来发起多线程环境。此后，第一处理器核114可执行包括用于SoC外部和/或通信地耦合至SoC的平台组件的固件任务的引导阶段任务。第二处理器核124、第三处理器核126和第四处理器核128可在多线程环境中执行引导阶段任务或固件任务(例如，硬件的初始化和/或对固件的更新)。在该示例中，第一处理器核114和第二处理器核124可被关联至(例如，和/或专用于)引导加载程序任务来执行引导阶段任务(包括固件平台初始化)，而第三处理器核126和第四处理器核128可被分派至和/或专用于执行SoC固件任务。
在多线程环境中，操作可并行地运行。例如，第一固件任务104可在第一处理器核114上执行。连同任何其他早期初始化一起，第一固件任务104可初始化暂时的随机存取存储器(RAM)。
第二引导阶段(例如，诸如动态随机存取存储器之类的存储器的初始化和用于平台设备启动的准备)可被划分为第一任务子集和第二任务子集。第一任务子集可被图示为第二引导阶段任务106a，并且第二任务子集可被图示为第二引导阶段任务106b。第一任务子集可不同于第二任务子集。与第一固件任务104在第一处理器核114上的执行并发地，第二引导阶段任务106a可在第二处理器核124上执行。在第一固件任务104已经在第一处理器核114上完成之后，第一处理器核114可执行第二引导阶段任务106b。第二引导阶段任务106a和第二引导阶段任务106b可在某个时间段内并发地执行。
第二固件更新和/或执行(例如，连同任何其他早期硅初始化一起初始化永久性存储器，可以是固件支持包)可被划分为第一任务子集(被称为第二固件任务108a)和第二任务子集(被称为第二固件任务108b)。第二固件任务108a可在第三处理器核126上执行，并且第二固件任务108b可在第四处理器核128上执行。如所图示，第二引导阶段任务106a、第二引导阶段任务106b、第二固件任务108a和第二固件任务108b可在第一处理器核114、第二处理器核124、第三处理器核126和第四处理器核128上并发地执行。
在第二引导阶段任务106a完成之后，第二处理器核124可执行第三引导阶段110(例如，拆除在早期引导阶段期间利用的高速缓存即RAM架构并加载RAM阶段)。第三固件更新和/或任务(例如，完成硅初始化，包括中央处理单元(CPU)和输入/输出(I/O)控制器初始化)可被划分为第一任务子集(可被称为第三固件任务112a)和第二任务子集(可被称为第三固件任务112b)。第三处理器核126可执行第三固件任务112a，而第四处理器核128并发地执行第三固件任务112b。如所图示，第三引导阶段110、第二引导阶段任务106b、第三固件任务112a和第三固件任务112b可并发地执行。
第四引导阶段(例如，主设备启动，诸如外围组件互连(PCI)设备启动、受信任平台模块启动、图形器件启动和/或等等)可被划分为第一任务子集(可被称为第四引导阶段任务130a)和第二任务子集(可被称为第四引导阶段任务130b)。第四引导阶段任务130a可在第一处理器核114上执行，并且第四引导阶段任务130b可在第二处理器核124上执行。如所图示，第四引导阶段任务130a、第四引导阶段任务130b、第三固件任务112a和第三固件任务112b可并发地执行。
在时间T2时，引导加载程序120可继续执行。例如，引导加载程序120可将在引导过程期间生成的内核引导分区缓冲器传递并引导至操作系统116。此后，操作系统116可在时间T3时被加载。
由此，如上文所说明，过程100可在单线程环境到多线程环境之间无缝地转变，以减少的等待时间高效地加载操作系统116。与完全单线程的引导过程相对，这样做可显著减少加载时间，并且可以减少由完全多线程的引导过程引起的低效性(例如，软件复杂性和通信困难性)。
例如，在完全单线程的引导过程环境中，固件初始化(例如，SoC固件)在引导加载程序在BSP上执行时可以是空闲的，并且同样地，引导加载程序在SoC固件在BSP上执行时可以是空闲的。此类串行化的过程导致分立且串行的平台初始化，其中每个独立的设备(例如，处理器核)初始化和/或更新等待相应的执行时间或轮次(例如，串行地)。而且，由于并非所有计算资源均被利用，因此串行地操作每个固件更新可能是对处理器能力的低效率使用。这样做导致平台引导时间更高、对资源的使用效率低下并且用户体验不佳。随后，用户可能规避对固件更新进行接受，这可能导致更新被规避，从而可能导致有害的性能(诸如，平台安全性问题)。
进一步地，在完全多线程引导过程环境中，一些静态任务可在并行线程上执行，但多线程引导的默认静态性质可能增加复杂性并使其他方面(例如，调试、开发、通信、管理并发性、移植现有代码、切换上下文的开销等)复杂化。由此，一些实施例包括信息性引导过程，该信息性引导过程避免使平台完全多线程或完全单线程执行，除非从上文所引用的IET数据结构标识出优势。本文中所描述的一些方面可在一个应用编程接口系统中实现。
图2示出进行引导过程的方法300，该引导过程可在多线程环境中执行、在单线程环境中执行、或者在多线程环境与单线程环境之间交替。一般而言，方法300可在计算系统中实现和/或与过程100(图1)结合实现。更具体地，方法300可采用一组逻辑指令而被实现为一个或多个模块，这些逻辑指令被存储在诸如随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、固件、闪存等之类的机器或计算机可读存储介质中，存储在诸如例如可编程逻辑阵列(PLA)、FPGA、复杂可编程逻辑器件(CPLD)的可配置逻辑中，存储在使用诸如例如专用集成电路(ASIC)、互补式金属氧化物半导体(CMOS)或晶体管-晶体管逻辑(TTL)技术之类的电路技术的固定功能硬件逻辑中，或存储在上述各项的任何组合中。
所图示的处理框302在第一引导过程期间标识与至少一个软件程序相关联的至少一个任务是被设置为在单线程过程中发生还是多线程过程中发生。处理框310确定该至少一个任务是否被设置为在多线程环境中发生(例如，参照IET)。如果是(例如，响应于该至少一个任务被设置为在多线程过程中发生)，则所图示的处理框304在第一引导过程期间在多线程过程中执行该至少一个任务。当处理框310确定该至少一个任务并非在多线程环境中执行(例如，响应于该至少一个任务被设置为在单线程过程中发生而执行)时，所图示的处理框306在第一引导过程期间在单线程过程中执行该至少一个任务。在一些实施例中，至少一个软件程序是与芯片上系统相关联的固件。
方法300的一些实施例包括：在第一引导过程的第一部分期间，在单线程过程中执行至少一个引导操作，并且在第一引导过程的第二部分期间，在多线程过程中执行至少一个任务。方法300的一些实施例包括：在第一引导过程期间标识至少一个任务将在多线程过程中发生，使SoC的主机处理器的第一组处理器核专用于该至少一个任务，以及使主机处理器的第二组处理器核专用于与通信地连接至SoC的硬件设备相关联的固件执行。
方法300的一些实施例包括：在第二引导过程期间确定执行至少一个任务的时间量，基于该时间量确定至少一个任务将在多线程过程中被更新，将至少一个任务将在多线程过程中发生的标识存储至数据结构，在第一引导过程期间访问该数据结构以标识至少一个任务将在多线程过程中发生，以及在第一引导过程期间在多线程过程中执行该至少一个任务。在方法300的一些实施例中，至少一个任务包括至少一个软件程序的更新或执行中的一项或多项。
图3示出至少基于先前引导数据来进行信息性引导过程的方法350。一般而言，方法350可在计算系统中实现和/或与已讨论的过程100(图1)和/或方法300(图2)结合实现。
更具体地，方法350可以采用一组逻辑指令而被实现为一个或多个模块，这些逻辑指令被存储在诸如RAM、ROM、PROM、固件、闪存等之类的机器或计算机可读存储介质中，被存储在诸如例如PLA、FPGA、CPLD之类的可配置逻辑中，被存储在使用诸如例如ASIC、CMOS或TTL技术之类的电路技术的固定功能硬件逻辑中，或被存储在以上各项的任何组合中。
方法350可以是知情引导过程，通过对各种场景的分析和理解而经由运行可与引导过程并发地执行的单件任务来发起引导过程中的并发性。引导加载程序可作为上下文主控方操作来分配处理器核。例如，在方法350的第一部分中，平台基本输入/输出系统(BIOS)可被装配有用于标识何时在多线程环境中发起操作的信息。
由此，一些实施例可使用所有的可用处理核(例如，多核处理器)并行地执行整个平台固件初始化和更新。这样做可显著减少固件更新等待时间，并增加系统不会由于固件更新的错误或对此类更新的规避而停止服务的可能性。一些实施例可进一步使用信息性多核环境来定义引导加载程序与SoC固件(例如，FSP)之间新的通信流，以在最期望效率时确保并行执行以进行更快的引导过程。由此，一些实施例可包括通过预测何时发起多线程引导以优化引导时间来实现的投机性平台引导。
所图示的处理框352可包括执行重启(power cycle)(例如，系统重置)，这可能引起引导加载程序进行加载。在所图示的处理框354中，控制可被传递至引导加载程序，该引导加载程序可读取IET。例如，引导加载程序可在先前引导期间使用实时时钟(RTC)和/或CMOS块高位存储器(例如，128位)创建IET，并且随后可在OS的先前执行期间通过运行时服务作出信息性决策。先前引导可被称为第二引导过程。先前引导可能已经完成以将系统引导至OS。所图示的处理框352可在OS(通过第二引导过程引导至OS)可能正在执行以引起对系统的重新启动时对系统进行重启，并执行方法350。方法350可被称为第一引导过程。一些实施例可能不发起多线程引导，除非过程检测到引导性能等待时间减少和性能增强的特定模式或机会。
例如，为了使引导加载程序(例如，诸如BIOS或UEFI之类的固件)信息性地且高效地作出决策，该引导加载程序可具有从操作系统(OS)层到运行时服务层(例如，诸如BIOS或UEFI之类的固件)的学习馈送，以接收对高效多线程操作的标识。例如，引导加载程序可执行平台初始化并引导至OS。如果此类操作将仅用于在单线程环境中执行，则决策和分析流程可能导致较高的等待时间。
由此，一些实施例可依赖于OS环境，其中可使用运行时服务(例如，BIOS或UEFI)来执行一些(如果并非全部)分析和决策作出并将该分析和决策存储在要在下一引导(例如，第一引导过程)期间被访问的IET(例如，数据结构)中。引导加载程序可访问IET以及该IET中包含的信息，以确定何时执行多线程环境。
为了促进OS层与下层(例如，BIOS或UEFI)之间以及下层与OS层之间的此类决策作出和存储过程，一些实施例可访问用于存储IET的基于硬件的存储器(例如，CMOS存储器和/或RTC存储器)，该基于硬件的存储器跨引导周期保持可用并且在平台重启期间也是持久性的。在引导期间，引导加载程序可以将IET结构分配到持久性存储器中。在OS被加载时进行引导之后，IET结构可被访问并被修改为包括多线程引导过程在接下来的引导周期期间是否为优选的指示。下文提供了实现IET的伪代码，其中“FEEDC0DE”为表签名：
Figure BDA0003243580460000091
Figure BDA0003243580460000101
伪代码1
所图示的处理框356可验证IET是否有效。例如，处理框356可读取IET的签名来标识该签名是否有效。如果签名能够被验证，则IET可能是有效的。如果签名是无效的，则IET可能不是有效的。
由此，如果IET是无效的，则所图示的处理框366可在不进行进一步的修改的情况下执行常规引导过程，以规避在单线程模式与多线程模式之间进行切换(例如，仅执行单线程模式或者仅处于多线程模式下，而不在此之间切换)。如果IET是有效的，则所图示的处理框358确定是否存在足够的存储可用于执行经修改的引导过程以执行多线程引导。
例如，多线程引导可在所有的存储器和存储资源均可用之前(例如，DRAM资源不可用)被执行。在早期引导(例如，用于更新微代码、安全性固件和功率管理控制器固件或受信任平台管理器)时可能涉及的一些组件可在多线程环境中被执行，以供进行并行的执行。在不存在允许所有的核均可用于执行针对信息性引导过程的并行操作的专用存储器的情况下，一些实施例可提供预初始化的存储器的替代方案。一些实施例可包括为如一些实施例中所描述的信息性引导使用提供充足的存储器的硬件修改。例如，一些实施例可访问较低级别的高速缓存(例如，L4高速缓存)，以相较于DRAM访问减少存储器访问的等待时间。一些实施例可进一步使用在最新SoC管芯上可用的包高速缓存作为静态RAM(SRAM)，以供在不具有任何进一步的初始化的情况下进行固件访问。一些实施例可包括可用作较低级别的高速缓存(LLC)的部分的包高速缓存，以供固件在不存在物理存储器的情况下通过执行存储器初始化流程来使用。由此，一些实施例可与DRAM存储器初始化无关，以便在DRAM被初始化之前引入处理核。
如果充足的存储并不可用，则处理框366执行。在一些实施例中，如果处理框358确定存储并不可用(例如，用于发起多线程环境的预请求不可用)，则方法350可再次执行处理框354(例如，返回至该分析，并再次执行该过程，直到存储器可用)。
否则，所图示的处理框360可再次引用IET来检测在该IET中固件更新模式是否被选择。详细地说，IET可包括与固件更新模式相对应的预测是否被设置的标识(例如，来自对OS的先前引导)。例如，在OS的先前执行期间，OS可能已经确定外围组件、SoC组件或其他设备的固件要被更新。运行时固件(例如，BIOS运行时或UEFI运行时)可置位IET中的固件更新请求位，以指示外围设备或其他设备的固件在下一引导周期期间要被更新。如果IET中的固件更新请求位被置位，则处理框362在多线程环境中执行固件更新模式。
否则，所图示的处理框368确定自调谐模式是否被选择。处理框368可参照IET来进行这一点(例如，如果IET包含要参与自调谐模式的指示，则执行自调谐模式)。如果是，则所图示的处理框364在多线程环境中执行自调谐模式，以选择性地并行执行一些固件任务。自调谐模式可通过IET而被设置为在引导过程(例如，固件执行以及与固件相关联的硬件的初始化)具有高于阈值的等待时间(如在先前引导过程期间所标识)的情况下执行。
例如，在平台引导至OS之后，运行时服务可分析引导性能数据，以进行信息性调用来增强平台引导时间。在引导过程期间，可将各个固件的定时记录为固件条目。在引导之后，如果固件条目的任何引导性能均具有超出阈值(例如，约100ms)的所记录的执行时间，则该固件条目的固件可以有资格进行信息性引导增强(例如，自调谐模式可被设置，以在接下来的引导周期期间并行地执行该固件)。被标识为具有高于阈值的定时的固件可被记录(在引导后)在IET中。处理框368可访问IET，以读取并标识基于先前的等待时间高于阈值而在引导过程期间要并行地执行的(多个)固件。
如果自调谐模式未被选择，则处理框366执行常规引导模式。值得注意的是，处理框366可执行对固件的更新。由于处理框362已经更新了固件，因此当处理框362执行时，由处理框366进行的此类更新可被省略。
如果自调谐模式被选择，则处理框364在多线程环境中执行自调谐模式。所图示的处理364引导至OS并利用运行时服务来更新IET。此类方面在上文进行描述。一些实施例可在引导框中提供对CPU资源(核)的增强的且更多的使用。一些实施例可执行并行的设备初始化和/或固件更新框，以减少引导时间并支持更快的引导过程。
另外，方法350的一些实施例可在模式切换期间被执行，诸如，当用户从“正常”模式切换到“开发者”模式或“恢复”模式时，执行“能力清洗”以恢复出厂设置，其中底层BIOS必须初始化附加的调试控制器(XHCI、XDCI、DAM)或重新调校存储器控制器处于固定的引导预算内。由此，处理框352可被切换模式、能力清洗等代替。在其他示例中，整个引导可在仅在引导捆绑处理器(BSP)上运行的单线程环境中发生(例如，即使在自CPU起约650ms后多核变得可用之后)。
图4示出根据一些实施例的执行常规引导过程的方法370。方法370一般可以替代处理框366(图3)。更具体地，方法370可以采用一组逻辑指令而被实现为一个或多个模块，这些逻辑指令被存储在诸如RAM、ROM、PROM、固件、闪存等之类的机器或计算机可读存储介质中，被存储在诸如例如PLA、FPGA、CPLD之类的可配置逻辑中，被存储在使用诸如例如ASIC、CMOS或TTL技术之类的电路技术的固定功能硬件逻辑中，或被存储在以上各项的任何组合中。
如所图示，固件初始化和更新固件程序372(例如，固件支持包程序和/或更新程序)及引导程序374可负责引导计算设备，并且动作在执行该动作的行为方下方被列出。例如，固件程序372可负责对SoC固件的更新和对SoC硬件组件进行初始化，这些SoC硬件组件诸如包括处理器、存储器控制器、芯片组和某些总线接口的硅组件。引导程序374可初始化并更新平台固件(例如，非SoC设备)，配置引脚多路复用和引脚设置(例如，摆率、电压、以及上拉/下拉)，配置时钟树中的时钟，初启并校准存储器(诸如SDRAM、RAM、ROM等)，初始化闪存，从存储器(例如，闪存)加载OS，并且将控制传递至OS。
所图示的处理框376包括引起RAM上高速缓存可用性的引导程序374。任选地，固件程序372可执行处理框378，以执行RAM上高速缓存可用性。将理解，在一些实施例中，可执行处理框378并可绕过处理框376。所图示的处理框380包括引导加载程序调用存储器初始化(例如，DRAM)。所图示的处理框382对存储器进行初始化。所图示的处理框384调用对硬件组件的初始化。作为响应，所图示的处理框386对硬件组件进行初始化。所图示的处理框388调用通知阶段并且可进一步对外围组件互连(PCI)进行枚举。作为响应，所图示的处理框390对阶段(例如，固件的结束、准备好引导、PCI枚举之后)进行通知。所图示的处理框392加载操作系统。所图示的处理框394基于在方法370和/或固件更新期间标识的等待时间将运行时服务更新至如本文所描述的IET。
值得注意的是，在一些实施例中，固件程序372也可按需要更新固件。例如，如果处理框362(图3)已经被绕过，则固件程序372可按需要更新固件。如果处理框362(图3)已经执行，则固件更新可被绕过。
图5示出根据一些实施例的执行与固件更新模式相关联的引导过程的方法400。方法400一般可以替代处理框360(图3)。更具体地，方法400可以采用一组逻辑指令而被实现为一个或多个模块，这些逻辑指令被存储在诸如RAM、ROM、PROM、固件、闪存等之类的机器或计算机可读存储介质中，被存储在诸如例如PLA、FPGA、CPLD之类的可配置逻辑中，被存储在使用诸如例如ASIC、CMOS或TTL技术之类的电路技术的固定功能硬件逻辑中，或被存储在以上各项的任何组合中。
如所图示，SoC固件更新程序402(例如，用于SoC设备的固件支持包程序和/或更新程序)及引导程序404可负责引导计算设备，并且动作在执行该动作的行为方下方被列出。例如，SoC固件更新程序402可负责对用于硅组件的SoC固件的更新，这些硅组件包括处理器、存储器控制器、芯片组和某些总线接口。引导程序404可配置其他平台设备(例如，非SoC设备)，诸如，引脚多路复用和引脚设置(例如，摆率、电压、以及上拉/下拉)，配置时钟树中的时钟，初启并校准存储器(诸如SDRAM、RAM、ROM等)，初始化闪存，从存储器(例如，闪存)加载OS，并且将控制传递至OS。
如下文所讨论，方法400可涉及信息性任务调度和资源分配(例如，CPU资源等)以减少引导时间。例如，方法400可以是信息性多线程BIOS实施例。
最初，引导程序404(例如，引导加载程序)执行所图示的处理框406，以分配处理器核。例如，引导程序404可将主机处理器的每个处理器核分配给引导程序404或SoC固件更新程序402。在一些实施例中，引导程序404可标识核的数量，以高效地并行执行引导程序404和SoC固件更新程序402的操作。引导程序404可进一步设置某些字段(例如，可更新产品数据)，以允许引导程序404在硅固件更新正在其他处理器(例如，应用处理器)上执行的情况下在至少一个处理器(例如，引导捆绑处理器)上执行平台固件更新。
所图示的处理框408在多线程环境中更新平台存储器固件。所图示的处理框410在多线程环境中更新SoC存储器的固件。所图示的处理框412在多线程环境中更新平台硬件组件固件。所图示的处理框414在多线程环境中更新SoC硬件组件的固件。所图示的处理框416在多线程环境中更新平台外围组件的固件。所图示的处理框418更新固件，以对阶段(例如，固件的结束、准备好引导、PCI枚举之后)进行通知。处理框420可初始化经更新的固件和相关联的硬件。将理解，如果对应的固件不需要更新，则前述处理框406、408、410、412、414、416、418中的一者或多者可被省略。
在一些实施例中，方法400可引导至OS。在一段时间(例如，在登录到OS用户界面和/或控制台之后约20秒)之后，运行时服务可自动触发，以重置固件更新是期望的PET表指示(例如，重置“FW_Update(固件_更新)”变量)。此后，如果固件更新在接下来的引导周期期间是期望的，则IET表可被置位。
图6示出根据一些实施例的执行与自调谐相关联的引导过程的方法448。方法448一般可以替代已经讨论过的处理框368(图3)。更具体地，方法448可以采用一组逻辑指令而被实现为一个或多个模块，这些逻辑指令被存储在诸如RAM、ROM、PROM、固件、闪存等之类的机器或计算机可读存储介质中，被存储在诸如例如PLA、FPGA、CPLD之类的可配置逻辑中，被存储在使用诸如例如ASIC、CMOS或TTL技术之类的电路技术的固定功能硬件逻辑中，或被存储在以上各项的任何组合中。
如所图示，两个不同的行为方可引导计算设备。例如，SoC固件初始化446(例如，固件支持包程序和/或更新程序)和引导程序444可负责引导计算设备。动作在执行该动作的行为方下方列出。
一些实施例涉及自调谐固件引导增强。例如，在到OS的第一平台引导之后，运行时服务(例如，BIOS)可执行引导性能分析，以标识是否存在某些引导条目可并行地执行来减少平台引导时间。此类引导性能分析可以是自调谐或自学习的，并且可包括预先定义的训练参数(例如，“减少具有>100ms的执行时间的条目的引导时间”)。此类训练数据可作为OS可升级脚本的部分而被检取，并且如果对于某些平台而言引导时间增强目标更加激进(例如，物联网相较于客户端设备)，则可启用修改。
例如，运行时服务可创建要被增强的固件程序的引导条目列表(例如，写入到作为IET表的部分的唯一条目，诸如“Buffer[](缓冲器[])”数据变量)，并置位指示固件程序要并行地执行的位(例如，“Self_Tuning_Boot(自_调谐_引导)”位)。该位可向引导阶段传达引导条目列表可用，以使得引导过程进入自调谐模式来读取引导条目列表。例如，处理框368(图3)和/或方法448可读取IET的“Self_Tuning_Boot”位，以确定自调谐模式是否被选择。
由此，在下一连续引导期间，在确保IET表有效之后，引导阶段可提取IET表，读取“Self_Tuning_Boot”位以确定固件要通过并行地执行而被增强，并且读取引导条目列表以标识固件列表。此类过程在下文进行描述，并且响应于IET表包括固件要并行地被执行的指示。
与上文参考图5所描述的类似，引导程序444可执行所图示的处理框426，以在SoC固件初始化446与引导程序444之间分配所有可能的核或核的子集。一些实施例可通读IET的引导增强条目列表(缓冲器[0..n])并确定每个固件是与引导程序444还是与要通过SoC固件初始化446执行的SoC相关联。基于上文的决策，引导程序444可在引导程序444与SoC固件初始化446之间分派多核划分，以使得引导程序444和SoC固件初始化446中的每一者均可有效地执行固件。例如，如果针对增强的引导条目仅对应于SoC固件初始化446，则引导程序444(例如，引导加载程序)可将所有的核(包括BSP)分派给SoC固件初始化446以供并行执行。相反，如果针对增强的引导条目仅对应于引导程序444，则所有的核可均被分派给引导程序444。由此，引导程序444可基于工作负荷按比例将核分派给SoC固件初始化446和引导程序444。引导程序444和SoC固件初始化446可继续并行地执行。
所图示的处理框428包括在多线程环境中调用SoC存储器初始化并执行平台存储器操作。尽管未图示，但未在IET中被标识为用于多线程执行的平台存储器初始化可在单线程环境中执行。所图示的处理框430基于IET而在多线程环境中选择性地初始化SoC存储器。尽管未图示，但未在IET中被标识为用于多线程执行的SoC存储器可在单线程环境中执行。
所图示的处理框432调用对硬件组件的初始化并执行平台硬件操作(例如，初始化等)。尽管未图示，但未在IET中被标识为用于多线程执行的平台硬件初始化可在单线程环境中执行。所图示的处理框434基于IET而在多线程环境中选择性地初始化SoC硬件组件。尽管未图示，但未在IET中被标识为用于多线程执行的SoC硬件组件可在单线程环境中执行。所图示的处理框436初始化平台外围组件。尽管未图示，但未在IET中被标识为用于多线程执行的平台外围组件初始化可在单线程环境中执行。所图示的处理框438在多线程环境中选择性地初始化固件以对阶段进行通知。尽管未图示，但未在IET中被标识为用于多线程执行的针对阶段的固件可在单线程环境中执行。
一些实施例还可加载OS。一些实施例还将运行时服务更新存储至IET。例如，在固件初始化结束时并在引导至OS之后，运行时服务可再次进展至利用信息性引导对引导性能数据的分析，并且将要并行地被更新的固件存储至IET，以使得一些设备(例如，“混合式存储”、“eMMC初始化”等)并行地运行，从而改善平台响应时间。
值得注意的是，未在IET中被标识为可在多线程环境中执行的固件操作和/或初始化可在方法448之前或之后在单线程环境中执行。此外，在一些实施例中，方法400(图5)可完成执行，并且此后可直接执行方法448。
现在转向图7，解耦的通信流480可对引导加载程序与固件之间的双向通信流进行解耦。解耦的通信流480一般可在计算系统中实现，和/或结合已经讨论的过程100(图1)、方法300(图2)、方法350(图3)、方法370(图4)、方法400(图5)和/或方法448(图6)来实现。
例如，单线程环境可在第一核462上实现。第一核462可执行引导线程464。此后，第一核462可执行固件线程466。固件线程466(例如，FSP)和引导线程464可依赖于同步化468来在引导线程464与固件线程466之间传递控制。
相比之下，多线程环境在第一核482、第二核488、第三核490和第四核496之间传递控制可能不需要此类同步化。第一核482可执行第一引导线程484，并且第二核488可执行第二引导线程486。第一引导线程484和第二引导线程486可与诸如设备平台启动之类的引导过程相关联。第三核490和第四核496可分别执行第一FSP线程492和第二FSP线程494，以更新并启动与SoC相关联的固件。
例如，一些实施例可使用专用数据结构(诸如UPD)来为引导加载程序和固件提供采用线程安全机制并行地执行任务的选项(例如，不具有过多资源用于引导加载程序与固件之间的核同步化)。例如，如本文中所描述的一些实施例实现高级同步化构造作为固件内部的“监视器”类型，以由保持同步的多个核分配固件内的任务来避免任何重复访问。监视器构造确保一次仅可给予一个处理器对任务的访问权。如本文中所描述的一些实施例使用特殊指令(例如，MONITOR/MWAIT指令)来减少核操作时间与从空闲唤醒的时间之间的等待时间。如本文中所描述的固件的一些实施例使用信号标来访问FSP和/或引导加载程序内部的潜在共享资源。
一些实施例涉及用于核同步化的底层机制。固件(例如，BIOS)可将单个任务(如设备初始化或更新)划分为多个子任务，并且在多个核上分派这些子任务以用于并行运行。由此，一些实施例可采用信号标来为核同步化提供低等待时间、高效且有效的机制。一些实施例可“监视”固件504(例如，FSP)内部的核同步化的同步化构造，以确保任务一次仅由一个核尝试和执行。
一些实施例可通过施加在任务和核两者均可用的情况下核可拾取任务的限制来进一步确保其他核并非处于饥饿中并提供无死锁解决方案。例如，一些实施例可实现用于在共享数据变量内部标识任务状态的可能状态，并且核可采用这同一种方式来标识任务是否可用于执行。
一些实施例可包括用于实现上文的数据结构，该数据结构为“enum{waiting,signal,complete}state[n][where‘n’is task count](枚举{等待,信号,完成}状态[n][其中‘n’为任务计数])”。一些实施例还可包括仲裁器，该仲裁器可仅在可用的核的相关联状态对应于“等待”状态的情况下才将任务分派给该核。当监视器硬件被触发时，如果例如mwait充当nop(无操作)并且执行从接下来的指令继续，则将由指示(例如，“signal(信号)”)来标记任务状态。在完成该任务时，核将利用完成的指示(例如，“complete(完成)”)来更新任务状态。
到指定核的地址范围(例如，MONITOR地址)中的可能写入可使得该核访问监视区域以标识并执行任务，并且这引起所分派的任务的状态转变。在任务完成时，在执行等待(例如，MWAIT)指令之前，核将使任务状态更新为“完成”。以下伪代码可说明MONITOR/MWAIT对的典型示例：
EAX＝Logical Address(Trigger)
ECX＝0(*Hints*)
EDX＝0(*Hints*)
TASK.STATE[i]＝"waiting"
IF(！trigger_store_happened){
TASK.STATE[i]＝"signal"
MONITOR EAX,ECX,EDX
TASK.STATE[i]＝"complete"
MWAIT EAX,ECX
}
(EAX＝逻辑地址(触发)
ECX＝0(*提示*)
EDX＝0(*提示*)
任务.状态[i]＝"等待"
IF(！触发_存储_发生){
任务.状态[i]＝"信号"
MONITOR EAX,ECX,EDX
任务.状态[i]＝"完成"
MWAIT EAX,ECX
})
伪代码2
任务可仅在其全部子任务状态移至“完成”状态时才认为被完成。
在下文进一步详细描述共享数据。一些实施例可包括数据区域，处理器间通信(IPC)变量可被存储在该数据区域来避免同步化问题，并且该数据区域可由第一核482、第二核488、第三核490以及第四核496访问。用于此种监视的共享数据的示例在开始多核操作之前被提供：
任务 0 1 2 n
状态 等待 等待 等待 等待
表I
在一些实施例中，与对SoC固件的执行相关联的可用的核(例如，CPU核)(诸如，第三核490和第四核496)可由数据结构标识(诸如UPD)来标识。第三核490和第四核496可获得任务，朝向任务结束进展，并更新任务状态。例如，假定第三核490正在运行任务0作为第一FSP线程492，并且第四核496已经几乎完成对第二FSP线程494的执行以完成任务1。由此，第四核496可朝向新的任务逐渐接近。以下可以是该点时共享数据变量的快照。
任务 0 1 2 n
状态 信号 完成 等待 等待
表II
可提供初始化代码。例如，在开始执行操作之前，所有的任务状态可以被编程为默认值“等待”。上文的表I和表II可被存储在存储器中以供访问。
现在转向图8，一些实施例可涉及用于在如图8中所图示的引导程序502(例如，引导加载程序)与固件504(例如，FSP)之间传递核信息的通信方法500。方法500一般可在计算系统中实现，和/或结合已经讨论的过程100(图1)、方法300(图2)、方法350(图3)、方法370(图4)、方法400(图5)、方法448(图6)和/或方法400(图7)来实现。
图8可图示出对引导程序502与固件504之间的信息性固件更新的处置。例如，引导程序502可标识可用核的数量，分派可用核，并启动固件514。核0 506可与BSP相对应，并且将核0 506和核1 508分派给引导程序502，并将核2 510和核3 512分派给固件504。
引导程序502可在核1 508上执行平台固件过程和更新(即，516)，并且附加地可在核0 506上执行固件过程和更新。固件504可比较核计数并监视地址范围(即，518)，以确定和分派任务并执行SoC更新(即，520)。在一些实施例中，固件504还可比较核计数来标识多线程核环境被参与，并且监视地址范围以监视处理器的写回存储以基于处理器标识而开始执行。
例如，引导程序502可在发起引导程序502与固件504之间的并行执行之前计算可用的活跃核的数量。引导程序502在关于引导程序502的操作与关于固件504的操作之间划分活跃核。为了在并行执行期间在引导程序502与固件504之间执行线程安全机制，一些实施例可采用引导程序502和固件504向彼此通知各自利用的核的数量的策略。引导程序502可相应地重新分配核0 506、核1 508、核2 510和核3 512。例如，“多线程固件团块(blob)”可包括用于固件头部的新添加的UPD，以用于对负责固件内的并行执行的核的唯一标识。
一些实施例可包括由引导程序502填充以向固件504告知可以以线程安全方式用于固件504的核的数量的参数(例如，诸如MTCpuCoreCount之类的UPD参数)。默认值可以是1并且对应于单线程操作。一些实施例可包括用于对供固件504利用的指定核的唯一标识的数组(例如，诸如MTCpuAPICIds[n]之类的UPD参数)。在上文的示例中，“n”可以是CPU索引，并且索引“n”处的值可以是标识核0 506、核1 508、核2 510和核3 512中的特定核的高级可编程中断控制器(APIC)ID。引导程序502可利用被分派供固件504使用的对应的CPU核(例如，APIC ID)来填充该数组，其中默认值为0。FSP内的默认UPD变量定义可以例示如下：
#！BSF NAME:{core count for FSP usage}TYPE:{EditNum,HEX,(0x00,0xFF)}(#！BSF名称:{针对FSP使用的核计数}类型:{EditNum,HEX,(0x00,0xFF)})
#！BSF HELP:{bootloader to tell FSP about how many cores are availablefor FSP usage in thread safe manner,Default value would be 1,identify assingle threaded operation.}(#！BSF帮助:{引导加载程序向FSP告知有多少核可以以线程安全方式用于FSP使用，默认值将为1，标识为单线程操作。})
gPlatformFspPkgTokenSpaceGuid.MTCpuCoreCount|*|0x01|0x01
#！BSF NAME:{unique identification of designated cores for FSPsconsumption}TYPE:{EditNum,HEX,(0x00,0xFFFFFFFFFFFFFFFFFFFFFFFF)}(#！BSF名称:{用于FSP消耗的指定核的唯一标识}类型:{EditNum,HEX,(0x00,0xFFFFFFFFFFFFFFFFFFFFFFFF)})
#！BSF HELP:{APIC ID for each CPU index.Bootloader will fill this UPDwith corresponding CPU cores APIC ID assigned for FSP to use.Default valuewould be 0}(#！BSF帮助:{每个CPU索引的APIC ID。引导加载程序将用分派用于FSP使用的对应的CPU核APIC ID来填充该UPD。默认值将为0})
gPlatformFspPkgTokenSpaceGuid.MTCpuAPICIds|*|0x0C|{0x00,0x00,0x00,0x00,0x00,0x00,0x00,0x00,0x00,0x00,0x00,0x00}
伪代码3
例如，考虑具有四核的平台设计。由此，引导加载程序侧的活跃CPU核计数将是4。引导程序502可分配核0 506、核1 508、核2 510和核3 512中的两个核用于其自身的执行，并且分派核0 506、核1 508、核2 510和核3 512中剩下的两个核用于固件504消耗。分派所要求的FSP-M UPD以发起并行FSP执行可由以下伪代码提供：“MTCpuCoreCount＝2,MTCpuAPICIds[2]＝2 and MTCpuAPICIds[3]＝3.”(“MTCpuCoreCount＝2,MTCpuAPICIds[2]＝2并且MTCpuAPICIds[3]＝3。”)
以下是经覆写的UPD变量定义伪代码的示例：
#！BSF NAME:{core count for FSP usage}TYPE:{EditNum,HEX,(0x00,0xFF)}(#！BSF名称:{针对FSP使用的核计数}类型:{EditNum,HEX,(0x00,0xFF)})
#！BSF HELP:{bootloader to tell FSP about how many cores are availablefor FSP usage in thread safe manner,Default value would be 1,identify assingle threaded operation.}(#！BSF帮助:{引导加载程序向FSP告知有多少核可以以线程安全方式用于FSP使用，默认值将为1，标识为单线程操作。})
gPlatformFspPkgTokenSpaceGuid.MTCpuCoreCount|*|0x01|0x02
#！BSF NAME:{unique identification of designated cores for FSPsconsumption}TYPE:{EditNum,HEX,(0x00,0xFFFFFFFFFFFFFFFFFFFFFFFF)}(#！BSF名称:{用于FSP消耗的指定核的唯一标识}类型:{EditNum,HEX,(0x00,0xFFFFFFFFFFFFFFFFFFFFFFFF)})
#！BSF HELP:{APIC ID for each CPU index.Bootloader will fill this UPDwith corresponding CPU cores APIC ID assigned for FSP to use.Default valuewould be 0}(#！BSF帮助:{每个CPU索引的APIC ID。引导加载程序将用分派用于FSP使用的对应的CPU核APIC ID来填充该UPD。默认值将为0})
gPlatformFspPkgTokenSpaceGuid.MTCpuAPICIds|*|0x0C|{0x00,0x00,0x02,0x03,0x00,0x00,0x00,0x00,0x00,0x00,0x00,0x00}
伪代码4
在初始阶段自身期间分派那些UPD一次足以在整个固件504寿命跨度期间(例如，FSP-M、FSP-S和对应的通知阶段)与引导加载程序并行地执行多线程固件执行。
一些实施例可使用多核环境采用连续执行以跟踪引导程序502与固件504之间的控制转移、共享数据变量(例如，命名为“引导加载程序核计数”)，以标识固件504和引导程序502是否正在执行并行操作。当活跃平台核计数与共享数据变量“引导加载程序核计数”相同时，则没有SoC固件执行正在并行运行。否则，引导程序502与固件504执行并发操作。
引导程序502可拥有BSP核(其为核0 506)，并且由此核0 506可一直监视共享数据变量，以便在没有固件504执行正在执行时取得对核的控制。重新分配的核可在核的进入和退出时更新“引导加载程序核计数”。
引导程序502可继续执行其常规操作，如基于SoC和一个核上的主板配置来定位固件504(例如，FSP-M/S)、更新UPD。而其他核可处置平台设备固件更新或引导加载程序特定的引导条目的优化。在由引导加载程序处理器调用固件(例如，FSP-M/S)入口点时，固件504(例如，FSP-M)当前具有来自引导程序502的所有要求的信息以及用于在固件504内部创建并行执行环境的专用CPU资源和存储器。
固件504可检查MTCpuCoreCount UPD具有多于1个核来建立并行通信。如果是，则固件504可针对每个核创建MONITOR地址范围(通过将可用CPU核的标识符(诸如APIC ID)相对于MTCpuAPICIds[n]UPD中分派的APIC ID进行比较)，以使得操作核在通过发出执行命令而从空闲阶段唤醒时具有最小等待时间。在完成所分派的任务之后，核可等待针对向用于下一组操作的MONITOR地址范围中的下一写入使用MWAIT。
执行针对固件504的操作的核可读取分派给该固件504的核2 510和核3 512的默认UPD并创建具有附加引导加载程序策略覆写的策略配置块。固件504内的核2 510和核3512可处置SoC特定的组件在多线程环境中的执行，这些组件如输入/输出模块、与M-PHY相关联的组件、集成传感器中枢等。
一些实施例可创建与那些子任务的共享数据，并且那些子任务的状态默认为“等待”以有效地划分任务。而且，一些实施例可利用子任务函数()写入到专用核MONITOR地址，随后在核中触发监视硬件。可实现等待指令(例如，mwait)，并且执行从接下来的指令继续并且执行该任务。固件504内的相应的核2 510和核3 512可执行那些任务并更新共享数据变量。这可继续，直到所有任务均被迁移至“完成”状态。核0 506和核1 508在引导加载程序的控制下执行，并且可继续与核2 510和核3 512并行地执行。
一些实施例包括经验证的引导流程、受信任平台模块初始化以及验证嵌入式控制器读取/写入(EC RW)区域并跳转到EC RW区域中。设备固件更新(例如，SoC固件)可使用应用处理器来处置。引导程序502可检查共享变量数据“引导加载程序核计数”以了解固件504是否完成，并且释放所有核以供引导程序502使用。
一些实施例可检查平台是否具有重置请求。如果是，则控制转移至重置向量。而且，在一些实施例中，引导程序502可在所有可能的活跃核上并行地运行操作，以确保剩余操作的执行引导至OS。
图9图示出监视器550。监视器550一般可在计算系统中实现，和/或结合已经讨论的过程100(图1)、方法300(图2)、方法350(图3)、方法370(图4)、方法400(图5)、方法448(图6)、方法400(图7)和/或方法500(图8)来实现。
一系列任务552和子任务最初可被设置为等待(没有核可正在执行这些任务)。监视器550可包括核1-核M，但核1-核M可与监视器550分离。任务552可被分派至核1-核M。初始化代码可对监视器550进行初始化。
图10图示出可实现本公开的各方面的存储器架构。存储器架构一般可在计算系统中实现，和/或结合已经讨论的过程100(图1)、方法300(图2)、方法350(图3)、方法370(图4)、方法400(图5)、方法448(图6)、方法400(图7)、方法500(图8)和/或监视器(图9)来实现。
例如，一些实施例可使用最新的SoC管芯上可用的存储器548(例如，DRAM)作为静态RAM(SRAM)来进行固件访问。SoC 542还可访问高速缓存546来进行固件访问，并且还可访问CPU 540和GPU 544作为固件更新的部分。在一些实施例中，在存储器548无法在早期引导阶段中被初始化的情况下，存储器548可被省略。
现在转向图11，示出了效率增强的计算系统150。系统150一般可以是具有计算功能的电子设备/平台(例如，个人数字助理/PDA、笔记本计算机、平板计算机、可转换平板、服务器)、具有通信功能的电子设备/平台(例如，智能电话)、具有成像功能的电子设备/平台(例如，相机、便携式摄像机)、具有媒体播放功能的电子设备/平台(例如，智能电视/TV)、具有可穿戴功能的电子设备/平台(例如，手表、眼部穿戴物、头戴物、脚部穿戴物、首饰)、具有车载功能的电子设备/平台(例如，汽车、卡车、摩托车)、具有机器人功能的电子设备/平台(例如，自主机器人)等或其任何组合的部分。在所图示的示例中，系统150包括具有耦合到系统存储器156的集成存储器控制器(IMC)154的主机处理器152(例如，CPU)。
所图示出的系统150还包括输入输出(IO)模块158，该IO模块158与主机处理器152和图形处理器160(例如，GPU)一起实现在半导体管芯162上作为SoC。所图示的IO模块158与例如显示器164(例如，触摸屏、液晶显示器/LCD、发光二极管/LED显示器)、网络控制器166(例如，有线和/或无线)、以及大容量存储168(例如，硬盘驱动器/HDD、光盘、固态驱动器/SSD、闪存)进行通信。SoC 162包括可根据如本文中所描述的实施例执行多线程引导的核0-核N 140。与多线程系统相关联的数据可被存储在板上SoC高速缓存142中。SoC可进一步包括总线接口144。多线程操作可在核0-核N 140的第一子集上执行固件更新和引导过程，并且其他平台固件相关过程可在核0-核N 140的第一子集的第二子集上执行。
主机处理器152、图形处理器160和/或IO模块158可执行检取自系统存储器156和/或大容量存储168的指令170。在实施例中，计算系统150实现已经讨论的过程100(图1)、方法300(图2)、方法350(图3)、方法370(图4)、方法400(图5)、方法448(图6)、方法400(图7)、方法500(图8)、监视器550(图9)和/或存储器架构(图10)。由此，至少在其以更高的执行吞吐量实现了更快的引导时间的程度上，所图示的计算系统150被认为是效率提高的。
核0-核N 140、IMC 154、SoC高速缓存142和总线接口144、图形处理器、IO 158可以是由FSP、SoC固件等启动、控制和更新的SoC设备的示例。网络控制器166、大容量存储168、系统存储器156和显示器164可以是SoC 162外部的并且可通过与SoC固件分离的平台固件来更新、启动和控制的平台设备的示例。如已经描述的，在引导过程期间，SoC固件可与平台固件并行地操作以提高效率。
图12示出了半导体设备172(例如，芯片、管芯、封装)。所图示的设备172包括一个或多个衬底174(例如，硅、蓝宝石、砷化镓)和耦合至(多个)衬底174的逻辑176(例如，晶体管阵列和其他集成电路/IC组件)。在实施例中，设备172实现已经讨论的过程100(图1)、方法300(图2)、方法350(图3)、方法370(图4)、方法400(图5)、方法448(图6)、方法400(图7)、方法500(图8)、监视器550(图9)和/或存储器架构(图10)的各方面。
逻辑176可至少部分地实现在可配置逻辑或固定功能硬件逻辑中。在一个示例中，逻辑176包括定位(例如，嵌入)在(多个)衬底174内的晶体管沟道区。因此，逻辑176与(多个)衬底174之间的界面可以不是突变结。逻辑176还可被认为包括在(多个)衬底174的初始晶圆上生长的外延层。
图13图示出根据一个实施例的处理器核200。处理器核200可以是用于任何类型的处理器的核，该处理器诸如微处理器、嵌入式处理器、数字信号处理器(DSP)、网络处理器、或用于执行代码的其他设备。虽然图13中仅图示了一个处理器核200，但处理元件可替代地包括多于一个的图13中所图示的处理器核200。处理器核200可以是单线程核，或对于至少一个实施例，处理器核200可以是多线程的，因为其每个核可包括多于一个的硬件线程上下文(或“逻辑处理器”)。
图13还图示出耦合至处理器核200的存储器270。存储器270可以是本领域技术人员已知的或以其他方式对本领域技术人员可用的各种各样的存储器(包括存储器层级结构的各个层)中的任何一种。存储器270可包括要由处理器核200执行的一条或多条代码213指令，其中代码213可实现本文中描述的实施例的各方面。处理器核200遵循由代码213指示的指令的程序序列。每条指令可进入前端部分210并由一个或多个解码器220处理。解码器220可生成微操作(诸如采用预定义格式的固定宽度的微操作)作为其输出，或者可生成反映原始代码指令的其他指令、微指令或控制信号。所图示的前端部分210还包括寄存器重命名逻辑225和调度逻辑230，该调度逻辑230一般分配资源并将与转换指令相对应的操作进行排队以供执行。
处理器核200被示出为包括具有一组执行单元255-1至255-N的执行逻辑250。一些实施例可以包括专用于指定功能或功能集合的多个执行单元。其他实施例可包括仅一个执行单元或可以执行特定功能的一个执行单元。所图示的执行逻辑250执行由代码指令指定的操作。
在完成对由代码指令指定的操作的执行之后，后端逻辑260对代码213的指令进行引退。在一个实施例中，处理器核200允许乱序执行但是要求指令的有序引退。引退逻辑265可采取如本领域技术人员已知的各种形式(例如，重排序缓冲器等等)。以此方式，至少在由解码器生成的输出、由寄存器重命名逻辑225利用的硬件寄存器和表、以及由执行逻辑250修改的任何寄存器(未示出)方面，处理器核200在代码213的执行期间被变换。
虽然未在图13中图示，但处理元件可包括与处理器核200一起处于芯片上的其他元件。例如，处理元件可包括连同处理器核200一起的存储器控制逻辑。处理元件可包括I/O控制逻辑和/或可包括与存储器控制逻辑一起被集成的I/O控制逻辑。处理元件还可包括一个或多个高速缓存。处理器核200可实现已讨论的过程100(图1)、方法300(图2)、方法350(图3)、方法370(图4)、方法400(图5)、方法448(图6)、方法400(图7)、方法500(图8)、监视器550(图9)和/或存储器架构(图10)的一个或多个方面。
现在参考图14，所示出的是根据实施例的计算系统1000实施例的框图。图14中所示出的是多处理器系统1000，其包括第一处理元件1070和第二处理元件1080。尽管示出了两个处理元件1070和1080，但是要理解，系统1000的实施例还可包括仅一个此类处理元件。
系统1000被图示为点对点互连系统，其中第一处理元件1070和第二处理元件1080经由点对点互连1050耦合。应当理解，图14中所图示的互连中的任何或全部互连可被实现为多分支总线而不是点对点互连。
如图14中所示，处理元件1070和1080中的每一者可以是包括第一处理器核和第二处理器核(即，处理器核1074a和1074b、以及处理器核1084a和1084b)的多核处理器。此类核1074a、1074b、1084a、1084b可被配置成用于以与上文结合图13所讨论的方式类似的方式来执行指令代码。
每个处理元件1070、1080可包括至少一个共享高速缓存1896a、1896b。共享高速缓存1896a、1896b可存储分别由处理器的一个或多个组件(诸如核1074a、1074b，以及1084a、1084b)利用的数据(例如，指令)。例如，共享高速缓存1896a、1896b可本地地对存储器1032、1034中所存储的数据进行高速缓存以供处理器的组件进行更快速的访问。在一个或多个实施例中，共享高速缓存1896a、1896b可包括一个或多个中间级别高速缓存(诸如第2级(L2)、第3级(L3)、第4级(L4)、或其他级别的高速缓存)、末级高速缓存(LLC)和/或其组合。
虽然被示出为具有仅两个处理元件1070、1080，但要理解，实施例的范围不限于此。在其他实施例中，在给定的处理器中可存在一个或多个附加处理元件。替代地，处理元件1070、1080中的一者或多者可以是除处理器之外的元件，诸如加速器或现场可编程门阵列。例如，(多个)附加处理元件可包括与第一处理器1070相同的(多个)附加处理器、与第一处理器1070异构或不对称的(多个)附加处理器、加速器(诸如例如，图形加速器或数字信号处理(DSP)单元)、现场可编程门阵列、或任何其他处理元件。在包括架构、微架构、热、功耗特性等等一系列品质度量方面，处理元件1070、1080之间可以存在各种差异。这些差异自身可有效地表现为处理元件1070、1080之中的不对称性和异构性。对于至少一个实施例，各处理元件1070、1080可驻留在同一管芯封装中。
第一处理元件1070可进一步包括存储器控制器逻辑(MC)1072以及点对点(P-P)接口1076和1078。类似地，第二处理元件1080可包括MC 1082以及P-P接口1086和1088。如图14中所示，MC 1072和1082将处理器耦合至相应的存储器，即存储器1032和存储器1034，这些存储器可以是本地附连到相应处理器的主存储器的部分。尽管MC 1072和MC 1082被图示为被集成到处理元件1070、1080中，但对于替代实施例，MC逻辑可以是处理元件1070、1080外部的分立逻辑，而不是被集成于其中。
第一处理元件1070和第二处理元件1080可分别经由P-P互连1076、1086耦合至I/O子系统1090。如图14中所示，I/O子系统1090包括P-P接口1094和1098。此外，I/O子系统1090包括将I/O子系统1090与高性能图形引擎1038耦合的接口1092。在一个实施例中，可使用总线1049将图形引擎1038耦合至I/O子系统1090。替代地，点对点互连可耦合这些组件。
进而，I/O子系统1090可经由接口1096耦合至第一总线1016。在一个实施例中，第一总线1016可以是外围组件互连(PCI)总线，或者可以是诸如PCI快速(PCI Express)总线或另一第三代I/O互连总线之类的总线，但是实施例的范围不限于此。
如图14中所示，各种I/O设备1014(例如，生物计量扫描仪、扬声器、相机、传感器)可连同总线桥1018一起耦合至第一总线1016，该总线桥1018可将第一总线1016耦合至第二总线1020。在一个实施例中，第二总线1020可以是低引脚计数(LPC)总线。在一个实施例中，各种设备可耦合到第二总线1020，这些设备包括例如键盘/鼠标1012、(多个)通信设备1026、以及可包括代码1030的数据存储单元1019(诸如盘驱动器或其他大容量存储设备)。所图示的代码1030可实现已经讨论的过程100(图1)、方法300(图2)、方法350(图3)、方法370(图4)、方法400(图5)、方法448(图6)、方法400(图7)、方法500(图8)、监视器(图9)和/或存储器架构(图10)。此外，音频I/O 1024可耦合至第二总线1020，并且电池1010可向计算系统1000提供功率。
注意，构想了其他实施例。例如，代替于图14的点对点架构，系统可实现多分支总线或者另一此类通信拓扑。而且，可替代地使用比图14中所示的更多或更少的集成芯片来对图14的元件进行分区。
附加说明和示例：
示例1包括一种性能增强的计算系统，该计算系统包括：芯片上系统，该芯片上系统包括主机处理器；以及存储器，该存储器包括一组可执行程序指令，这些指令在由主机处理器执行时使得计算系统用于：在第一引导过程期间标识与至少一个软件程序相关联的至少一个任务是被设置为在单线程过程中发生还是在多线程过程中发生；响应于该至少一个任务被设置为在多线程过程中发生，在第一引导过程期间在多线程过程中执行该至少一个任务；以及响应于该至少一个任务被设置为在单线程过程中发生，在第一引导过程期间在单线程过程中执行该至少一个任务。
示例2包括如示例1所述的计算系统，其中，至少一个软件程序用于是与芯片上系统相关联的固件。
示例3包括如示例2所述的计算系统，其中，指令在被执行时进一步使计算系统用于：在第一引导过程的第一部分期间，在单线程过程中执行至少一个引导操作；以及在第一引导过程的第二部分期间，在多线程过程中执行至少一个任务。
示例4包括如示例2所述的计算系统，其中，指令在被执行时进一步使计算系统用于：在第一引导过程期间标识至少一个任务要在多线程过程中发生；使主机处理器的第一组处理器核专用于该至少一个任务；以及使主机处理器的第二组处理器核专用于与通信地连接至芯片上系统的硬件设备相关联的固件执行。
示例5包括如示例1所述的计算系统，其中，指令在被执行时进一步使计算系统用于：在第二引导过程期间确定执行至少一个任务的时间量；基于该时间量确定至少一个任务要在多线程过程中被更新；将该至少一个任务要在多线程过程中发生的标识存储到数据结构；在第一引导过程期间访问该数据结构，以标识至少一个任务要在多线程过程中发生；以及在第一引导过程期间在多线程过程中执行该至少一个任务。
示例6包括如示例1至5中任一项所述的计算系统，其中，至少一个任务用于包括对至少一个软件程序的更新或执行中的一者或多者。
示例7包括一种半导体设备，该半导体设备包括一个或多个衬底以及耦合至该一个或多个衬底的逻辑，其中，该逻辑采用能配置的逻辑或固定功能逻辑硬件中的一者或多者来实现，耦合至一个或多个衬底的逻辑用于：在第一引导过程期间标识与至少一个软件程序相关联的至少一个任务是被设置为在单线程过程中发生还是在多线程过程中发生；响应于该至少一个任务被设置为在多线程过程中发生，在第一引导过程期间在多线程过程中执行该至少一个任务；以及响应于该至少一个任务被设置为在单线程过程中发生，在第一引导过程期间在单线程过程中执行该至少一个任务。
示例8包括如示例7所述的半导体设备，其中，至少一个软件程序用于是与芯片上系统相关联的固件。
示例9包括如示例8所述的半导体设备，其中，逻辑用于：在第一引导过程的第一部分期间，在单线程过程中执行至少一个引导操作；以及在第一引导过程的第二部分期间，在多线程过程中执行至少一个任务。
示例10包括如示例8所述的半导体设备，其中，逻辑用于：在第一引导过程期间标识至少一个任务要在多线程过程中发生；使芯片上系统的主机处理器的第一组处理器核专用于至少一个任务；以及使主机处理器的第二组处理器核专用于与通信地连接至芯片上系统的硬件设备相关联的固件执行。
示例11包括如示例7所述的半导体设备，其中，逻辑用于：在第二引导过程期间确定执行至少一个任务的时间量；基于该时间量确定至少一个任务要在多线程过程中被更新；将该至少一个任务要在多线程过程中发生的标识存储到数据结构；在第一引导过程期间访问该数据结构，以标识至少一个任务要在多线程过程中发生；以及在第一引导过程期间在多线程过程中执行该至少一个任务。
示例12包括如示例7至11中任一项所述的半导体设备，其中，至少一个任务用于包括对至少一个软件程序的更新或执行中的一者或多者。
示例13包括如示例7至11中任一项所述的半导体设备，其中，耦合至一个或多个衬底的逻辑包括位于该一个或多个衬底内的晶体管沟道区。
示例14包括至少一种计算机可读存储介质，包括一组指令，这些指令在由计算系统执行时使得该计算系统用于：在第一引导过程期间标识与至少一个软件程序相关联的至少一个任务是被设置为在单线程过程中发生还是在多线程过程中发生；响应于该至少一个任务被设置为在多线程过程中发生，在第一引导过程期间在多线程过程中执行该至少一个任务；以及响应于该至少一个任务被设置为在单线程过程中发生，在第一引导过程期间在单线程过程中执行该至少一个任务。
示例15包括如示例14所述的至少一种计算机可读存储介质，其中，至少一个软件程序用于是与芯片上系统相关联的固件。
示例16包括如示例15所述的至少一种计算机可读存储介质，其中，指令在被执行时进一步使得计算系统用于：在第一引导过程的第一部分期间，在单线程过程中执行至少一个引导操作；以及在第一引导过程的第二部分期间，在多线程过程中执行至少一个任务。
示例17包括如示例15所述的至少一种计算机可读存储介质，其中，指令在被执行时进一步使得计算系统用于：在第一引导过程期间标识至少一个任务要在多线程过程中发生；使芯片上系统的主机处理器的第一组处理器核专用于至少一个任务；以及使主机处理器的第二组处理器核专用于与通信地连接至芯片上系统的硬件设备相关联的固件执行。
示例18包括如示例14所述的至少一种计算机可读存储介质，其中，指令在被执行时进一步使得计算系统用于：在第二引导过程期间确定执行至少一个任务的时间量；基于该时间量确定至少一个任务要在多线程过程中被更新；将该至少一个任务要在多线程过程中发生的标识存储到数据结构；在第一引导过程期间访问该数据结构，以标识至少一个任务要在多线程过程中发生；以及在第一引导过程期间在多线程过程中执行该至少一个任务。
示例19包括如示例14至18中任一项所述的至少一种计算机可读存储介质，其中，至少一个任务用于包括对至少一个软件程序的更新或执行中的一者或多者。
示例20包括一种方法，该方法包括：在第一引导过程期间标识与至少一个软件程序相关联的至少一个任务是被设置为在单线程过程中发生还是在多线程过程中发生；响应于该至少一个任务被设置为在多线程过程中发生，在第一引导过程期间在多线程过程中执行该至少一个任务；以及响应于该至少一个任务被设置为在单线程过程中发生，在第一引导过程期间在单线程过程中执行该至少一个任务。
示例21包括如示例20所述的方法，其中，至少一个软件程序是与芯片上系统相关联的固件。
示例22包括如示例21所述的方法，进一步包括：在第一引导过程的第一部分期间，在单线程过程中执行至少一个引导操作；以及在第一引导过程的第二部分期间，在多线程过程中执行至少一个任务。
示例23包括如示例21所述的方法，进一步包括：在第一引导过程期间标识至少一个任务将在多线程过程中发生；使芯片上系统的主机处理器的第一组处理器核专用于至少一个任务；以及使主机处理器的第二组处理器核专用于与通信地连接至芯片上系统的硬件设备相关联的固件执行。
示例24包括如示例20所述的方法，进一步包括：在第二引导过程期间确定执行至少一个任务的时间量；基于该时间量确定该至少一个任务将在多线程过程中被更新；将该至少一个任务将在多线程过程中发生的标识存储到数据结构；在第一引导过程期间访问该数据结构，以标识该至少一个任务将在多线程过程中发生；以及在第一引导过程期间在多线程过程中执行该至少一个任务。
示例25包括如示例20至24中任一项所述的方法，其中，至少一个任务包括对至少一个软件程序的更新或执行中的一者或多者。
示例26包括一种半导体设备，该半导体设备包括一个或多个衬底以及耦合至该一个或多个衬底的逻辑，其中，该逻辑采用能配置的逻辑或固定功能逻辑硬件中的一者或多者来实现，耦合至一个或多个衬底的逻辑用于：用于在第一引导过程期间标识与至少一个软件程序相关联的至少一个任务是被设置为在单线程过程中发生还是在多线程过程中发生的装置；用于响应于该至少一个任务被设置为在多线程过程中发生而在第一引导过程期间在多线程过程中执行该至少一个任务的装置；以及用于响应于该至少一个任务被设置为在单线程过程中发生而在第一引导过程期间在单线程过程中执行该至少一个任务的装置。
示例27包括如示例26所述的半导体设备，其中，至少一个软件程序用于是与芯片上系统相关联的固件。
示例28包括如示例27所述的半导体设备，进一步包括：用于在第一引导过程的第一部分期间在单线程过程中执行至少一个引导操作的装置；以及用于在第一引导过程的第二部分期间在多线程过程中执行至少一个任务的装置。
示例29包括如示例27所述的半导体设备，进一步包括：用于在第一引导过程期间标识至少一个任务要在多线程过程中发生的装置；用于使芯片上系统的主机处理器的第一组处理器核专用于至少一个任务的装置；以及用于使主机处理器的第二组处理器核专用于与通信地连接至芯片上系统的硬件设备相关联的固件执行的装置。
示例30包括如示例26所述的半导体设备，进一步包括：用于在第二引导过程期间确定执行至少一个任务的时间量的装置；用于基于该时间量确定至少一个任务要在多线程过程中被更新的装置；用于将该至少一个任务要在多线程过程中发生的标识存储到数据结构的装置；用于在第一引导过程期间访问该数据结构以标识至少一个任务将在多线程过程中发生的装置；以及用于在第一引导过程期间在多线程过程中执行该至少一个任务的装置。
示例31包括如示例26至30中任一项所述的半导体设备，其中，至少一个任务用于包括对至少一个软件程序的更新或执行中的一者或多者。
由此，本文中所描述的技术可支持权宜的更新以及在引导过程期间更新的固件。
实施例适用于与所有类型的半导体集成电路(“IC”)芯片一起使用。这些IC芯片的示例包括但不限于处理器、控制器、芯片组组件、可编程逻辑阵列(PLA)、存储器芯片、网络芯片、芯片上系统(SoC)、SSD/NAND控制器ASIC等等。另外，在一些附图中，信号导线用线表示。一些线可以是不同的以指示更具构成性的信号路径，可具有数字标号以指示构成性信号路径的数目，和/或可在一端或多端具有箭头以指示主要信息流向。然而，这不应以限制性方式来解释。相反，此类添加的细节可与一个或多个示例性实施例结合使用以促进更容易地理解电路。任何所表示的信号线，不管是否具有附加信息，实际上都可包括一个或多个信号，该一个或多个信号可在多个方向上行进，并且可用任何适合类型的信号方案来实现，例如利用差分对来实现的数字或模拟线路、光纤线路、和/或单端线路。
示例尺寸/模型/值/范围可能已经被给出，但是实施例不限于此。随着制造技术(例如，光刻法)随时间变得成熟，预计能制造出更小尺寸的设备。另外，为了说明和讨论的简单起见并且为了避免使实施例的某些方面模糊，到IC芯片和其他组件的公知的功率/接地连接可在附图内示出也可不示出。此外，各种布置可以框图形式示出以避免模糊各实施例，并且这也鉴于关于此类框图布置的实现的具体细节高度依赖于实现实施例的计算系统这一事实，即这些具体细节应当落在本领域内技术人员的学识范围内。在阐述具体细节(例如电路)以描述示例实施例的情况下，对本领域内技术人员应显而易见的是，没有这些具体细节或对这些具体细节作出变型也可实践各实施例。描述因此被视为是说明性的而不是限制性的。
术语“耦合的”在本文中可被用于表示所讨论的组件之间的任何类型的直接或间接关系，且可应用于电气的、机械的、流体的、光学的、电磁的、机电的或其他连接。另外，术语“第一”、“第二”等在本文中可仅用于便于讨论，并且不带有特定时间的或按时间顺序的意义，除非另有陈述。
如在本申请和权利要求书中所使用的，由术语“……中的一个或多个”联接的项列表可意指所列项的任何组合。例如，短语“A、B或C中的一个或多个”可意指A；B；C；A和B；A和C；B和C；或A、B和C。
本领域技术人员从前面的描述将领会，实施例的广泛技术能以各种形式来实现。因此，尽管已结合其特定示例描述了实施例，但实施例的真实范围不应当限于此，因为在研究附图、说明书和所附权利要求书之后，其他修改对于本领域技术人员将变得显而易见。

Claims (25)

1.一种性能增强的计算系统，包括：
芯片上系统，所述芯片上系统包括主机处理器；以及
存储器，所述存储器包括一组可执行程序指令，所述指令在由所述主机处理器执行时使得所述计算系统用于：
在第一引导过程期间标识与至少一个软件程序相关联的至少一个任务是被设置为在单线程过程中发生还是在多线程过程中发生；
响应于所述至少一个任务被设置为在所述多线程过程中发生，在所述第一引导过程期间在所述多线程过程中执行所述至少一个任务；以及
响应于所述至少一个任务被设置为在所述单线程过程中发生，在所述第一引导过程期间在所述单线程过程中执行所述至少一个任务。
2.如权利要求1所述的计算系统，其中，所述至少一个软件程序用于是与所述芯片上系统相关联的固件。
3.如权利要求2所述的计算系统，其中，所述指令在被执行时进一步使所述计算系统用于：
在所述第一引导过程的第一部分期间，在单线程过程中执行至少一个引导操作；以及
在所述第一引导过程的第二部分期间，在所述多线程过程中执行所述至少一个任务。
4.如权利要求2所述的计算系统，其中，所述指令在被执行时进一步使所述计算系统用于：
在所述第一引导过程期间标识所述至少一个任务要在所述多线程过程中发生；
使所述主机处理器的第一组处理器核专用于所述至少一个任务；以及
使所述主机处理器的第二组处理器核专用于与通信地连接至所述芯片上系统的硬件设备相关联的固件执行。
5.如权利要求1所述的计算系统，其中，所述指令在被执行时进一步使所述计算系统用于：
在第二引导过程期间确定执行所述至少一个任务的时间量；
基于所述时间量确定所述至少一个任务要在所述多线程过程中被更新；
将所述至少一个任务要在所述多线程过程中发生的标识存储到数据结构；
在所述第一引导过程期间访问所述数据结构，以标识所述至少一个任务要在所述多线程过程中发生；以及
在所述第一引导过程期间在所述多线程过程中执行所述至少一个任务。
6.如权利要求1至5中任一项所述的计算系统，其中，所述至少一个任务用于包括对所述至少一个软件程序的更新或执行中的一者或多者。
7.一种半导体设备，包括：
一个或多个衬底；以及
逻辑，所述逻辑耦合至所述一个或多个衬底，其中，所述逻辑采用能配置的逻辑或固定功能逻辑硬件中的一者或多者来实现，耦合至所述一个或多个衬底的所述逻辑用于：
在第一引导过程期间标识与至少一个软件程序相关联的至少一个任务是被设置为在单线程过程中发生还是在多线程过程中发生；
响应于所述至少一个任务被设置为在所述多线程过程中发生，在所述第一引导过程期间在所述多线程过程中执行所述至少一个任务；以及
响应于所述至少一个任务被设置为在所述单线程过程中发生，在所述第一引导过程期间在所述单线程过程中执行所述至少一个任务。
8.如权利要求7所述的半导体设备，其中，所述至少一个软件程序用于是与芯片上系统相关联的固件。
9.如权利要求8所述的半导体设备，其中，所述逻辑用于：
在所述第一引导过程的第一部分期间，在单线程过程中执行至少一个引导操作；以及
在所述第一引导过程的第二部分期间，在所述多线程过程中执行所述至少一个任务。
10.如权利要求8所述的半导体设备，其中，所述逻辑用于：
在所述第一引导过程期间标识所述至少一个任务要在所述多线程过程中发生；
使所述芯片上系统的主机处理器的第一组处理器核专用于所述至少一个任务；以及
使所述主机处理器的第二组处理器核专用于与通信地连接至所述芯片上系统的硬件设备相关联的固件执行。
11.如权利要求7所述的半导体设备，其中，所述逻辑用于：
在第二引导过程期间确定执行所述至少一个任务的时间量；
基于所述时间量确定所述至少一个任务要在所述多线程过程中被更新；
将所述至少一个任务要在所述多线程过程中发生的标识存储到数据结构；
在所述第一引导过程期间访问所述数据结构，以标识所述至少一个任务要在所述多线程过程中发生；以及
在所述第一引导过程期间在所述多线程过程中执行所述至少一个任务。
12.如权利要求7至11中任一项所述的半导体设备，其中，所述至少一个任务用于包括对所述至少一个软件程序的更新或执行中的一者或多者。
13.如权利要求7至11中任一项所述的半导体设备，其中，耦合至所述一个或多个衬底的所述逻辑包括位于所述一个或多个衬底内的晶体管沟道区。
14.一种方法，包括：
在第一引导过程期间标识与至少一个软件程序相关联的至少一个任务是被设置为在单线程过程中发生还是在多线程过程中发生；
响应于所述至少一个任务被设置为在所述多线程过程中发生，在所述第一引导过程期间在所述多线程过程中执行所述至少一个任务；以及
响应于所述至少一个任务被设置为在所述单线程过程中发生，在所述第一引导过程期间在所述单线程过程中执行所述至少一个任务。
15.如权利要求14所述的方法，其中，所述至少一个软件程序是与芯片上系统相关联的固件。
16.如权利要求15所述的方法，进一步包括：
在所述第一引导过程的第一部分期间，在单线程过程中执行至少一个引导操作；以及
在所述第一引导过程的第二部分期间，在所述多线程过程中执行所述至少一个任务。
17.如权利要求15所述的方法，进一步包括：
在所述第一引导过程期间标识所述至少一个任务将在所述多线程过程中发生；
使所述芯片上系统的主机处理器的第一组处理器核专用于所述至少一个任务；以及
使所述主机处理器的第二组处理器核专用于与通信地连接至所述芯片上系统的硬件设备相关联的固件执行。
18.如权利要求14所述的方法，进一步包括：
在第二引导过程期间确定执行所述至少一个任务的时间量；
基于所述时间量确定所述至少一个任务将在所述多线程过程中被更新；
将所述至少一个任务将在所述多线程过程中发生的标识存储到数据结构；
在所述第一引导过程期间访问所述数据结构，以标识所述至少一个任务将在所述多线程过程中发生；以及
在所述第一引导过程期间在所述多线程过程中执行所述至少一个任务。
19.如权利要求14至18中任一项所述的方法，其中，所述至少一个任务包括对所述至少一个软件程序的更新或执行中的一者或多者。
20.一种半导体设备，包括：
用于在第一引导过程期间标识与至少一个软件程序相关联的至少一个任务是被设置为在单线程过程中发生还是在多线程过程中发生的装置；
用于响应于所述至少一个任务被设置为在所述多线程过程中发生而在所述第一引导过程期间在所述多线程过程中执行所述至少一个任务的装置；以及
用于响应于所述至少一个任务被设置为在所述单线程过程中发生而在所述第一引导过程期间在所述单线程过程中执行所述至少一个任务的装置。
21.如权利要求20所述的半导体设备，其中，所述至少一个软件程序用于是与芯片上系统相关联的固件。
22.如权利要求21所述的半导体设备，进一步包括：
用于在所述第一引导过程的第一部分期间在单线程过程中执行至少一个引导操作的装置；以及
用于在所述第一引导过程的第二部分期间在所述多线程过程中执行所述至少一个任务的装置。
23.如权利要求21所述的半导体设备，进一步包括：
用于在所述第一引导过程期间标识所述至少一个任务将在所述多线程过程中发生的装置；
用于使所述芯片上系统的主机处理器的第一组处理器核专用于所述至少一个任务的装置；以及
用于使所述主机处理器的第二组处理器核专用于与通信地连接至所述芯片上系统的硬件设备相关联的固件执行的装置。
24.如权利要求20所述的半导体设备，进一步包括：
用于在第二引导过程期间确定执行所述至少一个任务的时间量的装置；
用于基于所述时间量确定所述至少一个任务将在所述多线程过程中被更新的装置；
用于将所述至少一个任务将在所述多线程过程中发生的标识存储到数据结构的装置；
用于在所述第一引导过程期间访问所述数据结构以标识所述至少一个任务将在所述多线程过程中发生的装置；以及
用于在所述第一引导过程期间在所述多线程过程中执行所述至少一个任务的装置。
25.如权利要求20至24中任一项所述的半导体设备，其中，所述至少一个任务用于包括对所述至少一个软件程序的更新或执行中的一者或多者。
CN202111026767.8A 2020-10-02 2021-09-02 用于实现低等待时间引导性能的固件引导任务分发 Pending CN114296750A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IN202041042915 2020-10-02
IN202041042915 2020-10-02
US17/113,771 US12079612B2 (en) 2020-10-02 2020-12-07 Firmware boot task distribution to enable low latency boot performance
US17/113,771 2020-12-07

Publications (1)

Publication Number Publication Date
CN114296750A true CN114296750A (zh) 2022-04-08

Family

ID=74880914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111026767.8A Pending CN114296750A (zh) 2020-10-02 2021-09-02 用于实现低等待时间引导性能的固件引导任务分发

Country Status (4)

Country Link
US (1) US12079612B2 (zh)
EP (1) EP3979072B1 (zh)
JP (1) JP2022060151A (zh)
CN (1) CN114296750A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12124720B2 (en) * 2022-03-24 2024-10-22 Nxp Usa, Inc. Memory configuration within a data processing system
US12026506B2 (en) * 2022-07-08 2024-07-02 Sk Hynix Nand Product Solutions Corp. Methods and systems for updating device firmware while maintaining state and connectivity
JP2024070705A (ja) * 2022-11-11 2024-05-23 株式会社日立製作所 情報処理装置、データ制御方法、及びデータ制御プログラム
CN116737279B (zh) * 2023-08-15 2024-01-02 北京紫光芯能科技有限公司 用于程序运行的方法及装置、处理器、电子设备、介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100283243B1 (ko) * 1998-05-11 2001-03-02 구자홍 운영체제의 부팅방법
US7669044B2 (en) * 2006-09-29 2010-02-23 Microsoft Corporation Accelerated system boot
JP4795378B2 (ja) * 2008-04-01 2011-10-19 レノボ・シンガポール・プライベート・リミテッド コンピュータおよびブート方法
GB2480024B (en) * 2009-02-03 2014-08-20 Hewlett Packard Development Co Electronic device with overlapped boot task fetches and boot task execution
US10561852B2 (en) * 2016-02-26 2020-02-18 Zoll Medical Corporation Systems and methods for providing rapid medical care
US10802875B2 (en) * 2018-04-30 2020-10-13 Qualcomm Incorporated Multithread framework for use in pre-boot environment of a system-on-chip
US10740084B2 (en) * 2018-08-16 2020-08-11 Intel Corporation Soc-assisted resilient boot
US20220012062A1 (en) * 2021-09-22 2022-01-13 Intel Corporation Methods and apparatus to increase boot performance

Also Published As

Publication number Publication date
US12079612B2 (en) 2024-09-03
JP2022060151A (ja) 2022-04-14
EP3979072B1 (en) 2023-09-06
EP3979072A1 (en) 2022-04-06
US20210089296A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
US10503517B2 (en) Method for booting a heterogeneous system and presenting a symmetric core view
US10379887B2 (en) Performance-imbalance-monitoring processor features
US12079612B2 (en) Firmware boot task distribution to enable low latency boot performance
KR102496402B1 (ko) 사용자-레벨 포크 및 조인 프로세서, 방법, 시스템, 및 명령어
CN108701040B (zh) 用户级别线程暂停的方法、设备、和指令
US8793686B2 (en) Operating system decoupled heterogeneous computing
US11893379B2 (en) Interface and warm reset path for memory device firmware upgrades
JP5972981B2 (ja) マルチコアプラットフォームにおける制約ブート法
US20210081538A1 (en) Early platform hardening technology for slimmer and faster boot
US12086653B2 (en) Software visible and controllable lock-stepping with configurable logical processor granularities
WO2019212696A1 (en) Multithread framework for use in pre-boot environment of a system-on-chip
TWI733743B (zh) 用以基於指令類型來調整最大時脈頻率的處理器、方法和系統
CN113535245A (zh) 用于更快的启动过程的多处理器启动流程的方法、系统和设备
JP7495422B2 (ja) 適応的な相互接続ルーティングのためのシステム、装置及び方法
CN111752874A (zh) 所有主机处理器电源状态的非易失性存储器带外管理接口
CN112673348A (zh) 混合虚拟gpu协同调度
US20230169171A1 (en) Os-managed bios modules
JP7517772B2 (ja) 性能強化コンピューティングシステム、半導体基板、コンピュータプログラム、及び、性能強化コンピューティングシステムを操作するための方法
US20210004276A1 (en) Application negotiable resource director technology for efficient platform resource management
US20230176735A1 (en) Accelerating system boot times via host-managed device memory
Banik et al. Looking at the Future of System Firmware
US20190101965A1 (en) Os visibility into system states that cause delays and technology to achieve deterministic latency

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination