CN114280459A - 面向集成电路的测试方法、装置 - Google Patents
面向集成电路的测试方法、装置 Download PDFInfo
- Publication number
- CN114280459A CN114280459A CN202111629413.2A CN202111629413A CN114280459A CN 114280459 A CN114280459 A CN 114280459A CN 202111629413 A CN202111629413 A CN 202111629413A CN 114280459 A CN114280459 A CN 114280459A
- Authority
- CN
- China
- Prior art keywords
- test
- integrated circuit
- tested
- model
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明实施例涉及一种面向集成电路的测试方法、装置,包括:对被测集成电路进行建模,得到所述被测集成电路的目标测试模型;基于所述目标测试模型确定所述被测集成电路的测试程序;基于所述测试程序对所述被测集成电路进行测试,确定测试结果。由此,可以实现在确定测试程序之前,完成与测试内容相关的模型建模,可应用于不同的测试软件中,具有较好的通用性。
Description
技术领域
本发明实施例涉及集成电路技术领域,尤其涉及一种面向集成电路的测试方法、装置。
背景技术
随着集成电路的规模越来越大,导致测试程序开发的工作量越来越大。目前,集成电路的测试程序的开发一般都是直接在相关测试软件中完成。在测试程序开发完成后,直接对被测集成电路进行调试,这就导致在调试过程中才能发现信息丢失、信息设置不正确、调试方法存在问题等,由此,导致测试时间、测试成本的浪费。另外,由于不同的测试设备所配置的测试软件只能进行一项或几项测试,不能做到通用化,导致测试程序的移植性差,测试成本较高。
发明内容
鉴于此,为解决上述全部的技术问题或者部分的技术问题,本发明实施例提供一种面向集成电路的测试方法、装置。
第一方面,本发明实施例提供一种面向集成电路的测试方法,包括:
对被测集成电路进行建模,得到所述被测集成电路的目标测试模型;
基于所述目标测试模型确定所述被测集成电路的测试程序;
基于所述测试程序对所述被测集成电路进行测试,确定测试结果。
在一可能的实施方式中,所述对被测集成电路进行建模,得到所述被测集成电路的目标测试模型,包括:
确定所述被测集成电路的引脚的引脚信息;
基于所述引脚信息,确定所述被测集成电路与测试仪器资源通道之间的连接关系;
基于所述引脚信息及所述连接关系,确定所述被测集成电路在测试过程中的信号属性;
基于所述信号属性,确定所述被测集成电路的测试项目;
基于所述测试项目,确定所述被测集成电路的测试项目的测试流程;
基于所述被测集成电路的引脚信息、所述被测集成电路与测试仪器资源通道之间的连接关系、所述信号属性、所述测试项目、所述测试流程,构建目标测试模型。
在一可能的实施方式中,所述基于所述被测集成电路的引脚信息、所述被测集成电路与测试仪器资源通道之间的连接关系、所述信号属性、所述测试项目、所述测试流程,构建目标测试模型,包括:
基于所述被测集成电路的引脚信息,构建所述被测集成电路的被测对象UUT模型;
基于所述被测集成电路与测试仪器资源通道之间的连接关系,构建连接关系模型;
基于所述被测集成电路在测试过程中的信号属性,构建所述被测集成电路的信号模型;
基于所述被测集成电路的测试项目,构建测试项目模型;
基于所述被测集成电路的测试项目的测试流程,构建测试流程模型;
基于所述UUT模型、所述连接关系模型、所述信号模型、所述测试项目模型及所述测试流程模型,确定目标测试模型。
在一可能的实施方式中,所述基于所述引脚信息,确定所述被测集成电路与测试仪器资源通道之间的连接关系,包括:
基于所述被测集成电路的引脚信息,确定对应的仪器资源通道;
将所述被测电路的引脚与所述对应的仪器资源通道进行连接,确定所述被测集成电路与测试仪器资源通道之间的连接关系。
在一可能的实施方式中,所述基于所述引脚信息及所述连接关系,确定所述被测集成电路在测试过程中的信号属性,包括:
基于所述连接关系,确定待配置的引脚属性;
基于所述引脚信息对所述引脚属性进行配置,得到所述被测集成电路在测试过程中的信号属性。
在一可能的实施方式中,所述基于所述信号属性,确定所述被测集成电路的测试项目,包括:
按照测试需求确定测试项目的测试项目名称;
基于所述测试项目名称及所述信号属性,配置所述测试项目的信号属性,得到所述被测集成电路的测试项目。
在一可能的实施方式中,所述基于所述目标测试模型确定所述被测集成电路的测试程序,包括:
将所述目标测试模型输入至预设的模型解析软件中,确定所述被测集成电路的目标测试程序。
第二方面,本发明实施例提供一种面向集成电路的测试装置,包括:
模型确定模块,用于对被测集成电路进行建模,得到所述被测集成电路的目标测试模型;
程序确定模块,用于基于所述目标测试模型确定所述被测集成电路的测试程序;
结果确定模块,用于基于所述测试程序对所述被测集成电路进行测试,确定测试结果。
在一可能的实施方式中,所述模型确定模块,包括:
信息确定子模块,用于确定所述被测集成电路的引脚信息;
关系确定子模块,用于基于所述引脚信息,确定所述被测集成电路与测试仪器资源通道之间的连接关系;
属性确定子模块,用于基于所述引脚信息及所述连接关系,确定所述被测集成电路在测试过程中的信号属性;
项目确定子模块,用于基于所述信号属性,确定所述被测集成电路的测试项目;
流程确定子模块,用于基于所述测试项目,确定所述被测集成电路的测试项目的测试流程;
模型构建子模块,用于基于所述被测集成电路的引脚信息、所述被测集成电路与测试仪器资源通道之间的连接关系、所述信号属性、所述测试项目、所述测试流程,构建目标测试模型。
在一可能的实施方式中,所述模型构建子模块,具体用于:
基于所述被测集成电路的引脚信息,构建所述被测集成电路的被测对象UUT模型;
基于所述被测集成电路与测试仪器资源通道之间的连接关系,构建连接关系模型;
基于所述被测集成电路在测试过程中的信号属性,构建所述被测集成电路的信号模型;
基于所述被测集成电路的测试项目,构建测试项目模型;
基于所述被测集成电路的测试项目的测试流程,构建测试流程模型;
基于所述UUT模型、所述连接关系模型、所述信号模型、所述测试项目模型及所述测试流程模型,确定目标测试模型。
在一可能的实施方式中,所述关系确定子模块,具体用于:
基于所述被测集成电路的引脚信息,确定对应的仪器资源通道;
将所述被测电路的引脚与所述对应的仪器资源通道进行连接,确定所述被测集成电路与测试仪器资源通道之间的连接关系。
在一可能的实施方式中,所述属性确定子模块,具体用于:
基于所述连接关系,确定待配置的引脚属性;
基于所述引脚信息对所述引脚属性进行配置,得到所述被测集成电路在测试过程中的信号属性。
在一可能的实施方式中,所述项目确定子模块,具体用于:
按照测试需求确定测试项目的测试项目名称;
基于所述测试项目名称及所述信号属性,配置所述测试项目的信号属性,得到所述被测集成电路的测试项目。
在一可能的实施方式中,所述程序确定模块,包括:
程序确定子模块,用于将所述目标测试模型输入至预设的模型解析软件中,确定所述被测集成电路的目标测试程序。
第三方面,本发明实施例提供一种电子设备,包括:处理器和存储器,所述处理器用于执行所述存储器中存储的面向集成电路的测试程序,以实现第一方面中任一项所述的面向集成电路的测试方法。
第四方面,本发明实施例提供一种存储介质,所述存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现第一方面中任一项所述的面向集成电路的测试方法。
本发明实施例提供的技术方案,通过对被测集成电路进行建模,得到被测集成电路的目标测试模型,基于目标测试模型确定被测集成电路的测试程序,基于测试程序对被测集成电路进行测试,确定测试结果。由此,可以通过对被测对象进行建模,得到目标测试模型,对目标测试模型进行处理,以实现对被测对象的测试的方式,降低测试成本,并且可应用于不同的测试软件,具有较好的通用性,节约时间,简化操作。
附图说明
图1为本发明实施例提供的一种面向集成电路的测试方法的实施例流程图;
图2为本发明实施例提供的一种目标测试模型建模方法的实施例流程图;
图3为本发明实施例提供的一种被测对象UUT模型建模方法的实施例流程图;
图4为本发明实施例提供的一种连接关系模型建模方法的实施例流程图;
图5为本发明实施例提供的一种信号模型建模方法的实施例流程图;
图6为本发明实施例提供的一种测试项目模型建模方法的实施例流程图;
图7为本发明实施例提供的一种测试流程模型建模方法的实施例流程图;
图8为本发明实施例提供的一种面向集成电路的测试装置的实施例框图;
图9为本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面结合附图以具体实施例对本发明提供的集成电路的测试方法做进一步的解释说明,实施例并不构成对本发明实施例的限定。
参见图1,为本发明实施例提供的一种面向集成电路的测试方法的实施例流程图。如图1所示,该流程可包括以下步骤:
步骤101、对被测集成电路进行建模,得到被测集成电路的目标测试模型。
在一实施例中,对被测集成电路进行建模,得到被测集成电路的目标测试模型的具体实现可包括:确定被测集成电路的引脚的引脚信息,基于引脚信息,确定被测集成电路与测试仪器资源通道之间的连接关系,基于引脚信息及连接关系,确定被测集成电路在测试过程中的信号属性,基于信号属性,确定被测集成电路的测试项目,基于测试项目,确定被测集成电路的测试项目的测试流程,基于被测集成电路的引脚信息、被测集成电路与测试仪器资源通道之间的连接关系、信号属性、测试项目、测试流程,构建目标测试模型。
上述引脚是指被测集成电路中的管脚。
构建目标测试模型的流程可以首先对被测对象模型(Unit Under Test,UUT)建模,得到UUT模型,UUT模型是建立目标测试模型的基础。在UUT模型的基础上,依次完成连接关系建模、信号模型建模、测试项目模型建模、测试流程模型建模。
作为一种可能的实施方式,基于引脚信息,确定被测集成电路与测试仪器资源通道之间的连接关系的具体实现可包括:基于被测集成电路的引脚信息,确定对应的仪器资源通道,将被测集成电路的引脚与对应的仪器资源通道进行连接,确定被测集成电路与测试仪器资源通道之间的连接关系。
其中,在连接仪器资源通道过程中可对引脚信息中的引脚属性与仪器资源通道属性进行匹配性检查,若确定引脚属性与仪器资源通道属性匹配,则可连接仪器资源通道,例如,若引脚属性是输入属性,则对应的仪器资源属性是输出属性,引脚属性与仪器资源属性匹配,可连接仪器资源通道。
若确定引脚属性与仪器资源通道属性不匹配,则输出提示信息,以提示匹配错误。例如,假设引脚属性为输入属性,仪器资源通道属性为电源属性,则引脚属性与仪器资源通道属性不匹配,可输出提示信息“匹配错误”。
作为一种可能的实施方式,基于引脚信息及连接关系,确定被测集成电路在测试过程中的信号属性的具体实现可包括:基于连接关系,确定待配置的引脚属性,基于引脚信息对引脚属性进行配置,得到被测集成电路在测试过程中的信号属性。
具体的,根据被测集成电路与仪器资源通道之间的连接关系,确定待配置的引脚属性,根据引脚信息配置引脚属性,其中,按照测试类型的不同,可创建不同类型的多个引脚组合,在该不同类型的多个引脚组合下,对引脚进行配置,配置完成后,可得到被测集成电路在测试过程中的信号属性。
作为一种可能的实施方式,基于信号属性,确定被测集成电路的测试项目的具体实现可包括:按照测试需求确定测试项目的测试项目名称,基于测试项目名称及信号属性,配置测试项目的信号属性,得到被测集成电路的测试项目。
作为一种可能的实施方式,基于被测集成电路的引脚信息、被测集成电路与测试仪器资源通道之间的连接关系、信号属性、测试项目、测试流程,构建目标测试模型的具体实现可包括:基于被测集成电路的引脚信息,构建被测集成电路的被测对象UUT模型;基于被测集成电路与测试仪器资源通道之间的连接关系,构建连接关系模型;基于被测集成电路在测试过程中的信号属性,构建被测集成电路的信号模型;基于被测集成电路的测试项目,构建测试项目模型;基于被测集成电路的测试项目的测试流程,构建测试流程模型;基于UUT模型、连接关系模型、信号模型、测试项目模型及测试流程模型,确定目标测试模型。
关于如何构建UUT模型、连接关系模型、信号模型、测试项目模型及测试流程模型在下述实施例中进行具体说明,这里不再详述。
具体的,可参见图2所示,为本发明实施例提供的一种目标测试模型建模方法的实施例流程图。如图2所示,可首先根据被测集成电路的引脚信息对被测对象UUT模型建模,基于UUT模型可映射被测集成电路与测试仪器资源通道之间的连接关系,对连接关系模型进行建模,基于UUT模型及连接关系模型可对信号模型的信号属性进行配置,该信号属性可包括电源信号、电平信号、时序信号、向量关系、模拟信号、射频信号、总线信号等。基于信号模型的信号属性可组合出多个不同的测试项目,根据测试项目,确定测试项目模型。基于测试项目模型,确定测试项目,可按照测试需求确定多个测试项目之间的测试流程,基于确定的测试流程,可得到测试流程模型。将最终确定的模型文件按照预设的模型文件格式进行保存。
通过这种处理方式,可建立被测集成电路的目标测试模型,以实现对被测集成电路的测试。
步骤102、基于目标测试模型确定被测集成电路的测试程序。
步骤103、基于测试程序对被测集成电路进行测试,确定测试结果。
以下对步骤102和步骤103进行统一说明:
在实际操作中,由于测试模型本身并不能直接对被测集成电路进行测试,因此,可以将测试模型导入到支持该测试模型的测试软件中,通过测试软件对该测试模型进行解析,可以得到对应的测试程序,进而可通过测试程序对被测集成电路进行测试。
在一实施例中,基于目标测试模型确定被测集成电路的测试程序的具体实现可包括:将目标测试模型输入至预设的模型解析软件中,确定被测集成电路的目标测试程序。
其中,上述预设的模型解析软件是指可支持目标测试模型,并且可对目标测试模型进行解析的测试软件。
之后,根据目标测试程序可控制测试仪器对被测集成电路进行测试,得到测试结果。
至此,完成图1所示流程的相关描述。
通过图1所示流程可以看出,在本发明的技术方案中,通过对被测集成电路进行建模,得到被测集成电路的目标测试模型,基于目标测试模型确定被测集成电路的测试程序,基于测试程序对被测集成电路进行测试,确定测试结果。由此,可以通过对被测对象进行建模,得到目标测试模型,对目标测试模型进行处理,以实现对被测对象的测试的方式,降低测试成本,并且可应用于不同的测试软件,具有较好的通用性,节约时间,简化操作。
与前述面向集成电路的测试方法的实施例相对应,本发明还提供了具体构建UUT模型、连接关系模型、信号模型、测试项目模型及测试流程模型的实施例流程图。
参见图3,为本发明实施例提供的一种被测对象UUT模型建模方法的实施例流程图。如图3所示,该流程可包括以下步骤:
步骤301、确定被测对象的引脚的引脚名称。
步骤302、基于引脚名称配置引脚的引脚属性。
步骤303、基于引脚名称及引脚属性,构建UUT模型。
步骤304、将UUT模型按照预设的模型文件格式进行保存。
以下对步骤301至步骤304进行统一说明:
上述被测对象可以是被测集成电路。
上述引脚的引脚名称包括但不限于:电源引脚、数据引脚、地址引脚、控制引脚等。上述引脚的引脚属性包括但不限于:电源属性、数据属性、地址属性、控制属性等。
上述模型文件格式可以是用户根据经验选择构建模型适合的文件格式,本发明实施例对此不做限制。
可选的,为了提高测试效率,在配置被测集成电路的引脚的引脚属性之后,还可以根据引脚信息对被测集成电路的引脚进行分组,例如,电源总线信号组、数据总线信号组、地址总线信号组、控制总线信号组等。其中,引脚信息包括引脚名称、引脚属性。
具体的,可根据引脚名称确定引脚分组名称,例如,数据总线、控制总线、地址总线等,根据引脚分组名称对引脚进行分组,确定引脚分组通道。例如,数据总线信号组、控制总线信号组、地址总线信号组。
至此,完成图3所示流程的相关描述。
在本发明的技术方案中,通过被测对象的引脚的引脚名称,基于引脚名称配置引脚的引脚属性,基于引脚名称及引脚属性,构建UUT模型,将UUT模型按照预设的模型文件格式进行保存。由此,可以对被测对象进行建模,得到被测对象UUT模型。
参见图4,为本发明实施例提供的一种连接关系模型建模方法的实施例流程图。如图4所示,该流程可包括以下步骤:
步骤401、对UUT模型进行解析,确定被测对象的引脚的引脚信息,引脚信息包括引脚名称、引脚属性。
步骤402、基于引脚名称确定相应的仪器资源通道。
步骤403、将引脚与相应的仪器资源通道进行连接,确定连接关系。
步骤404、基于连接关系,构建连接关系模型。
步骤405、将连接关系模型按照预设的模型文件格式进行保存。
以下对步骤401至步骤405进行统一说明:
上述被测对象可以是被测集成电路。相应的,引脚可以是被测集成电路的管脚。例如,假设该被测集成电路存在20个管脚:1号管脚、2号管脚等等。在将引脚与仪器资源通道进行连接时,可依次按照1号管脚、2号管脚等的顺序与相应的仪器资源通道进行连接。
其中,在与仪器资源通道进行连接时,还可对引脚属性与仪器资源通道属性进行匹配性检查,具体进行匹配性判断的详细描述,在图1所示流程中已做详细说明,这里不再赘述。
至此,完成图4所示流程的相关描述。
在本发明的技术方案中,通过对UUT模型进行解析,确定被测对象的引脚的引脚信息,引脚信息包括引脚名称、引脚属性。基于引脚名称确定相应的仪器资源通道,将引脚与相应的仪器资源通道进行连接,确定连接关系,基于连接关系,构建连接关系模型,将连接关系模型按照预设的模型文件格式进行保存。由此,可以基于UUT模型中的引脚信息,确定被测对象与仪器资源通道之间的连接关系,可构建连接关系模型。
参见图5,为本发明实施例提供的一种信号模型建模方法的实施例流程图。如图5所示,该流程可包括以下步骤:
步骤501、对UUT模型及连接关系模型进行解析,确定引脚信息及连接关系。
步骤502、基于连接关系,确定待配置的引脚属性。
步骤503、基于引脚信息对上述引脚属性进行配置,得到配置后的信号属性。
步骤504、基于信号属性,构建信号模型。
步骤505、将信号模型按照预设的模型文件格式进行保存。
以下对步骤501至步骤505进行统一的说明:
上述引脚的信号属性,也即被测集成电路在测试过程中的信号属性。
上述信号属性包括但不限于:电源属性,电平、时序、向量等数字信号属性,模拟信号、射频信号等。此外,还可根据测试需要扩展其他的信号属性类型,本发明实施例对此不做限制。
上述基于引脚信息配置引脚属性的详细介绍,在图1所示流程中已做详细说明,这里不再赘述。
下述以具体实施例说明配置引脚属性的具体流程:
在一实施例中,配置电源属性的具体实现可包括:可按照不同测试类型,创建不同类型的电源信号组合,例如:工作电源信号组合,拉偏电源信号组合,静态电源信号组合等。之后,可对上述不同类型的电源信号进行相应的参数配置,主要可包括:测试状态(开、关)、参数范围(电压范围、电流范围)、运行模式(如各路电源的开启顺序、开启延时、关闭顺序、关闭延时等)等模式。
在一实施例中,配置电平属性的具体实现可包括:可按照测试类型不同,建立不同类型的电平信号组合,例如,连接性(开短路)电平信号组合,功能测试电平信号组合等。可对上述不同类型的电平信号组合进行相应的参数配置,主要可包括对各引脚配置对应的状态数据,例如VIL、VIH、VOL、VOH、IOH、IOL等。具体的,可对数字输入引脚配置VIL、VIH等,数字输出引脚配置VOL、VOH、IOH、IOL、负载模式等。
在一实施例中,配置时序属性的具体实现可包括:可按照测试类型的不同,建立不同的时序信号组合,例如,延时时间时序信号组合,时间时序信号组合,读写时间时序信号组合,功能测试时序信号组合等。可对上述不同类型的时序信号组合进行相应的参数配置,主要基于事件驱动的原理,配置每个事件动作的特性和发生事件,例如,事件A为驱动高电平,发生在0ms,事件B为驱动低电平,发生在1ms等。
在一实施例中,配置向量关系属性的具体实现可包括:可按照测试类型的不同,建立不同的向量关系组合,例如,直流参数测试向量关系组合,交流参数测试向量关系组合,功能测试向量关系组合等,要分为针对延时时间、建立时间、读写时间等参数测试的向量关系组合,以及功能测试向量关系组合等。可对上述不同类型的向量关系组合进行相应的参数配置,主要按照适用于软件平台的向量格式编写向量文件,例如,可参照STIL标准格式编写向量文件,与向量关系组合建立映射。其中,功能测试向量关系组合对应的向量文件主要包含MARCH、WALK、全0全1等。
模拟信号、射频信号以及其他信号属性的具体配置流程可参见上述示例的流程,这里不再详述。
至此,完成图5所示流程的相关描述。
在本发明的技术方案中,通过对UUT模型及连接关系模型进行解析,确定引脚信息及连接关系,基于连接关系,确定待配置的引脚属性,基于引脚信息对上述引脚属性进行配置,得到配置后的信号属性,基于信号属性,构建信号模型,将信号模型按照预设的模型文件格式进行保存。由此,可以根据引脚信息及被测对象与仪器资源通道的连接关系,配置信号属性,构建信号模型。
参见图6,为本发明实施例提供的一种测试项目模型建模方法的实施例流程图。如图6所示,该流程可包括以下步骤:
步骤601、对信号模型进行解析,确定相应的信号属性。
步骤602、基于信号属性,确定不同类型的测试项目名称。
步骤603、基于不同类型的测试项目名称,对测试项目配置相应的信号属性,确定配置后的测试项目。
步骤604、基于配置后的测试项目,构建测试项目模型。
步骤605、将信号模型按照预设的模型文件格式进行保存。
以下对步骤601至步骤605进行统一的说明:
上述测试项目名称包括但不限于:开短路测试、直流参数测试(如输入电压测试、输出电流测试等)、交流参数测试(如传输时间测试)、功能测试等。相应的,配置相应的信号属性包括但不限于:电源信号属性、数字信号属性、模拟信号属性等。
此外,在配置测试项目的过程中,还可以根据测试需求,配置测试项目在执行之前或者在执行之后加入相应的执行动作(例如延时、计算等)。例如,配置测试项目在执行之前的延迟时间或预置状态,在执行之后的延时时间或计算状态等。
通过这种处理方式,可以确定不同类型的测试项目,生成测试项目模型,也可使得测试项目在测试过程中的执行过程更加顺畅,提高工作效率。
至此,完成图6所示流程的相关描述。
参见图7,为本发明实施例提供的一种测试流程模型建模方法的实施例流程图。如图7所示,该流程可包括以下步骤:
步骤701、对测试项目模型进行解析,确定测试项目。
步骤702、基于测试项目,确定测试项目的测试流程。
步骤703、基于测试项目的测试流程,构建测试流程模型。
步骤704、将信号模型按照预设的模型文件格式进行保存。
以下对步骤701至步骤704进行统一的说明:
步骤702基于测试项目,确定测试项目的测试流程的详细描述,在图1所示流程中已做详细说明,这里不再赘述。
需要清楚的是,多个测试项目无法同时执行,可按照预设的测试流程执行。测试项目的测试流程可以是用户根据经验及测试需求所确定的测试顺序,本发明实施例对此不做限制。
上述确定测试项目的测试流程包括但不限于:测试项目的执行顺序、测试项目在测试失败或者测试通过时的下一个跳转目标。
此外,还可设置测试流程模型的整体的执行开始和/或执行结束的动作,执行中断的标志等。
通过这种处理方式,可设置被测集成电路的具体测试流程,根据测试项目,按照测试需求具体设置测试流程,生成测试流程模型,可以使得测试有序进行,提高测试效率。
至此,完成图7所示流程的相关描述。
与前述集成电路的测试方法的实施例相对应,本发明还提供装置的实施例框图。
参见图8,为本发明实施例提供的一种面向集成电路的测试装置的实施例框图。如图8所示,该装置包括:
模型确定模块801,用于对被测集成电路进行建模,得到所述被测集成电路的目标测试模型;
程序确定模块802,用于基于所述目标测试模型确定所述被测集成电路的测试程序;
结果确定模块803,用于基于所述测试程序对所述被测集成电路进行测试,确定测试结果。
在一可能的实施方式中,所述模型确定模块801,包括(图中未示出):
信息确定子模块,用于确定所述被测集成电路的引脚信息;
关系确定子模块,用于基于所述引脚信息,确定所述被测集成电路与测试仪器资源通道之间的连接关系;
属性确定子模块,用于基于所述引脚信息及所述连接关系,确定所述被测集成电路在测试过程中的信号属性;
项目确定子模块,用于基于所述信号属性,确定所述被测集成电路的测试项目;
流程确定子模块,用于基于所述测试项目,确定所述被测集成电路的测试项目的测试流程;
模型构建子模块,用于基于所述被测集成电路的引脚信息、所述被测集成电路与测试仪器资源通道之间的连接关系、所述信号属性、所述测试项目、所述测试流程,构建目标测试模型。
在一可能的实施方式中,所述模型构建子模块,具体用于:
基于所述被测集成电路的引脚信息,构建所述被测集成电路的被测对象UUT模型;
基于所述被测集成电路与测试仪器资源通道之间的连接关系,构建连接关系模型;
基于所述被测集成电路在测试过程中的信号属性,构建所述被测集成电路的信号模型;
基于所述被测集成电路的测试项目,构建测试项目模型;
基于所述被测集成电路的测试项目的测试流程,构建测试流程模型;
基于所述UUT模型、所述连接关系模型、所述信号模型、所述测试项目模型及所述测试流程模型,确定目标测试模型。
在一可能的实施方式中,所述关系确定子模块,具体用于:
基于所述被测集成电路的引脚信息,确定对应的仪器资源通道;
将所述被测电路的引脚与所述对应的仪器资源通道进行连接,确定所述被测集成电路与测试仪器资源通道之间的连接关系。
在一可能的实施方式中,所述属性确定子模块,具体用于:
基于所述连接关系,确定待配置的引脚属性;
基于所述引脚信息对所述引脚属性进行配置,得到所述被测集成电路在测试过程中的信号属性。
在一可能的实施方式中,所述项目确定子模块,具体用于:
按照测试需求确定测试项目的测试项目名称;
基于所述测试项目名称及所述信号属性,配置所述测试项目的信号属性,得到所述被测集成电路的测试项目。
在一可能的实施方式中,所述程序确定模块802,包括(图中未示出):
程序确定子模块,用于将所述目标测试模型输入至预设的模型解析软件中,确定所述被测集成电路的目标测试程序。
图9为本发明实施例提供的一种电子设备的结构示意图,图9所示的电子设备900包括:至少一个处理器901、存储器902、至少一个网络接口904和其他用户接口903。电子设备900中的各个组件通过总线系统905耦合在一起。可理解,总线系统905用于实现这些组件之间的连接通信。总线系统905除包括数据总线之外,还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见,在图9中将各种总线都标为总线系统905。
其中,用户接口903可以包括显示器、键盘或者点击设备(例如,鼠标,轨迹球(trackball))、触感板或者触摸屏等。
可以理解,本发明实施例中的存储器902可以是易失性存储器或非易失性存储器,或可包括易失性和非易失性存储器两者。其中,非易失性存储器可以是只读存储器(Read-OnlyMemory,ROM)、可编程只读存储器(ProgrammableROM,PROM)、可擦除可编程只读存储器(ErasablePROM,EPROM)、电可擦除可编程只读存储器(ElectricallyEPROM,EEPROM)或闪存。易失性存储器可以是随机存取存储器(RandomAccessMemory,RAM),其用作外部高速缓存。通过示例性但不是限制性说明,许多形式的RAM可用,例如静态随机存取存储器(StaticRAM,SRAM)、动态随机存取存储器(DynamicRAM,DRAM)、同步动态随机存取存储器(SynchronousDRAM,SDRAM)、双倍数据速率同步动态随机存取存储器(DoubleDataRateSDRAM,DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM,ESDRAM)、同步连接动态随机存取存储器(SynchlinkDRAM,SLDRAM)和直接内存总线随机存取存储器(DirectRambusRAM,DRRAM)。本文描述的存储器902旨在包括但不限于这些和任意其它适合类型的存储器。
在一些实施方式中,存储器902存储了如下的元素,可执行单元或者数据结构,或者他们的子集,或者他们的扩展集:操作系统9021和应用程序9022。
其中,操作系统9021,包含各种系统程序,例如框架层、核心库层、驱动层等,用于实现各种基础业务以及处理基于硬件的任务。应用程序9022,包含各种应用程序,例如媒体播放器(MediaPlayer)、浏览器(Browser)等,用于实现各种应用业务。实现本发明实施例方法的程序可以包含在应用程序9022中。
在本发明实施例中,通过调用存储器902存储的程序或指令,具体的,可以是应用程序9022中存储的程序或指令,处理器901用于执行各方法实施例所提供的方法步骤,例如包括:
对被测集成电路进行建模,得到所述被测集成电路的目标测试模型;
基于所述目标测试模型确定所述被测集成电路的测试程序;
基于所述测试程序对所述被测集成电路进行测试,确定测试结果。
上述本发明实施例揭示的方法可以应用于处理器901中,或者由处理器901实现。处理器901可能是一种集成电路芯片,具有信号的处理能力。在实现过程中,上述方法的各步骤可以通过处理器901中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器901可以是通用处理器、数字信号处理器(DigitalSignalProcessor,DSP)、专用集成电路(ApplicationSpecificIntegratedCircuit,ASIC)、现成可编程门阵列(FieldProgrammableGateArray,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成,或者用译码处理器中的硬件及软件单元组合执行完成。软件单元可以位于随机存储器,闪存、只读存储器,可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器902,处理器901读取存储器902中的信息,结合其硬件完成上述方法的步骤。
可以理解的是,本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现,处理单元可以实现在一个或多个专用集成电路(ApplicationSpecificIntegratedCircuits,ASIC)、数字信号处理器(DigitalSignalProcessing,DSP)、数字信号处理设备(DSPDevice,DSPD)、可编程逻辑设备(ProgrammableLogicDevice,PLD)、现场可编程门阵列(Field-ProgrammableGateArray,FPGA)、通用处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。
对于软件实现,可通过执行本文所述功能的单元来实现本文所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。
本实施例提供的电子设备可以是如图9中所示的电子设备,可执行如图1中面向集成电路的测试方法的所有步骤,进而实现图1中面向集成电路的测试方法的技术效果,具体请参照图1相关描述,为简洁描述,在此不作赘述。
本发明实施例还提供了一种存储介质(计算机可读存储介质)。这里的存储介质存储有一个或者多个程序。其中,存储介质可以包括易失性存储器,例如随机存取存储器;存储器也可以包括非易失性存储器,例如只读存储器、快闪存储器、硬盘或固态硬盘;存储器还可以包括上述种类的存储器的组合。
当存储介质中一个或者多个程序可被一个或者多个处理器执行,以实现上述在电子设备侧执行的面向集成电路的测试方法。
所述处理器用于执行存储器中存储的面向集成电路的测试程序,以实现以下在电子设备侧执行的面向集成电路的测试方法的步骤:
对被测集成电路进行建模,得到所述被测集成电路的目标测试模型;
基于所述目标测试模型确定所述被测集成电路的测试程序;
基于所述测试程序对所述被测集成电路进行测试,确定测试结果。
专业人员应该还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种面向集成电路的测试方法,其特征在于,包括:
对被测集成电路进行建模,得到所述被测集成电路的目标测试模型;
基于所述目标测试模型确定所述被测集成电路的测试程序;
基于所述测试程序对所述被测集成电路进行测试,确定测试结果。
2.根据权利要求1所述的方法,其特征在于,所述对被测集成电路进行建模,得到所述被测集成电路的目标测试模型,包括:
确定所述被测集成电路的引脚的引脚信息;
基于所述引脚信息,确定所述被测集成电路与测试仪器资源通道之间的连接关系;
基于所述引脚信息及所述连接关系,确定所述被测集成电路在测试过程中的信号属性;
基于所述信号属性,确定所述被测集成电路的测试项目;
基于所述测试项目,确定所述被测集成电路的测试项目的测试流程;
基于所述被测集成电路的引脚信息、所述被测集成电路与测试仪器资源通道之间的连接关系、所述信号属性、所述测试项目、所述测试流程,构建目标测试模型。
3.根据权利要求2所述的方法,其特征在于,所述基于所述被测集成电路的引脚信息、所述被测集成电路与测试仪器资源通道之间的连接关系、所述信号属性、所述测试项目、所述测试流程,构建目标测试模型,包括:
基于所述被测集成电路的引脚信息,构建所述被测集成电路的被测对象UUT模型;
基于所述被测集成电路与测试仪器资源通道之间的连接关系,构建连接关系模型;
基于所述被测集成电路在测试过程中的信号属性,构建所述被测集成电路的信号模型;
基于所述被测集成电路的测试项目,构建测试项目模型;
基于所述被测集成电路的测试项目的测试流程,构建测试流程模型;
基于所述UUT模型、所述连接关系模型、所述信号模型、所述测试项目模型及所述测试流程模型,确定目标测试模型。
4.根据权利要求2所述的方法,其特征在于,所述基于所述引脚信息,确定所述被测集成电路与测试仪器资源通道之间的连接关系,包括:
基于所述被测集成电路的引脚信息,确定对应的仪器资源通道;
将所述被测电路的引脚与所述对应的仪器资源通道进行连接,确定所述被测集成电路与测试仪器资源通道之间的连接关系。
5.根据权利要求2所述的方法,其特征在于,所述基于所述引脚信息及所述连接关系,确定所述被测集成电路在测试过程中的信号属性,包括:
基于所述连接关系,确定待配置的引脚属性;
基于所述引脚信息对所述引脚属性进行配置,得到所述被测集成电路在测试过程中的信号属性。
6.根据权利要求2所述的方法,其特征在于,所述基于所述信号属性,确定所述被测集成电路的测试项目,包括:
按照测试需求确定测试项目的测试项目名称;
基于所述测试项目名称及所述信号属性,配置所述测试项目的信号属性,得到所述被测集成电路的测试项目。
7.根据权利要求1所述的方法,其特征在于,所述基于所述目标测试模型确定所述被测集成电路的测试程序,包括:
将所述目标测试模型输入至预设的模型解析软件中,确定所述被测集成电路的目标测试程序。
8.一种面向集成电路的测试装置,其特征在于,包括:
模型确定模块,用于对被测集成电路进行建模,得到所述被测集成电路的目标测试模型;
程序确定模块,用于基于所述目标测试模型确定所述被测集成电路的测试程序;
结果确定模块,用于基于所述测试程序对所述被测集成电路进行测试,确定测试结果。
9.根据权利要求8所述的装置,其特征在于,所述模型确定模块包括:
信息确定子模块,用于确定所述被测集成电路的引脚的引脚信息;
关系确定子模块,用于基于所述引脚信息,确定所述被测集成电路与测试仪器资源通道之间的连接关系;
属性确定子模块,用于基于所述引脚信息及所述连接关系,确定所述被测集成电路在测试过程中的信号属性;
项目确定子模块,用于基于所述信号属性,确定所述被测集成电路的测试项目;
流程确定子模块,用于基于所述测试项目,确定所述被测集成电路的测试项目的测试流程;
模型构建子模块,用于基于所述被测集成电路的引脚信息、所述被测集成电路与测试仪器资源通道之间的连接关系、所述信号属性、所述测试项目、所述测试流程,构建目标测试模型。
10.根据权利要求9所述的装置,其特征在于,所述模型构建子模块,具体用于:
基于所述被测集成电路的引脚信息,构建所述被测集成电路的被测对象UUT模型;
基于所述被测集成电路与测试仪器资源通道之间的连接关系,构建连接关系模型;
基于所述被测集成电路在测试过程中的信号属性,构建所述被测集成电路的信号模型;
基于所述被测集成电路的测试项目,构建测试项目模型;
基于所述被测集成电路的测试项目的测试流程,构建测试流程模型;
基于所述UUT模型、所述连接关系模型、所述信号模型、所述测试项目模型及所述测试流程模型,确定目标测试模型。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111629413.2A CN114280459A (zh) | 2021-12-28 | 2021-12-28 | 面向集成电路的测试方法、装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111629413.2A CN114280459A (zh) | 2021-12-28 | 2021-12-28 | 面向集成电路的测试方法、装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114280459A true CN114280459A (zh) | 2022-04-05 |
Family
ID=80877220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111629413.2A Pending CN114280459A (zh) | 2021-12-28 | 2021-12-28 | 面向集成电路的测试方法、装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114280459A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115858403A (zh) * | 2023-03-01 | 2023-03-28 | 中国电子科技集团公司第十研究所 | 一种电子系统的虚警率预计方法 |
-
2021
- 2021-12-28 CN CN202111629413.2A patent/CN114280459A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115858403A (zh) * | 2023-03-01 | 2023-03-28 | 中国电子科技集团公司第十研究所 | 一种电子系统的虚警率预计方法 |
CN115858403B (zh) * | 2023-03-01 | 2023-06-02 | 中国电子科技集团公司第十研究所 | 一种电子系统的虚警率预计方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9465718B2 (en) | Filter generation for load testing managed environments | |
US7895575B2 (en) | Apparatus and method for generating test driver | |
CN103631720A (zh) | 测试用例的生成方法和装置 | |
US8402446B2 (en) | Associating probes with test cases | |
KR20070058954A (ko) | 임베디드 시스템 프로토타입 개발 지원 장치 및 방법 | |
CN112328305B (zh) | 一种眼图测试方法、装置、电子设备及可读存储介质 | |
JP2006323706A (ja) | 半導体試験用プログラムデバッグ装置 | |
JP4500338B2 (ja) | テストパターン評価方法及びテストパターン評価装置 | |
CN114280459A (zh) | 面向集成电路的测试方法、装置 | |
CN111459814A (zh) | 自动化测试用例生成方法、装置及电子设备 | |
CN110134598B (zh) | 一种批量处理方法、装置及系统 | |
Jiang et al. | Retestdroid: towards safer regression test selection for android application | |
CN109284222B (zh) | 软件单元、数据处理系统中的项目测试方法、装置及设备 | |
CN113742215A (zh) | 一种自动配置和调用测试工具进行测试分析的方法及系统 | |
US20210326243A1 (en) | Dynamic reordering of test case execution | |
EP2568302A1 (en) | Automatically generating executable code for a test sequence | |
US6546526B2 (en) | Active trace debugging for hardware description languages | |
CN112380133B (zh) | 一种指令集模拟器利用功能库仿真的方法及装置 | |
CN106650138B (zh) | 一种自动实现静态和动态时序分析对比的方法 | |
CN112181392B (zh) | 自动判读硬件接口生成数字外部设备代码的方法和系统 | |
RU2729210C1 (ru) | Комплекс тестирования программного обеспечения электронных устройств | |
CN108334313A (zh) | 用于大型soc研发的持续集成方法、装置及代码管理系统 | |
CN113220586A (zh) | 一种自动化的接口压力测试执行方法、装置和系统 | |
RU2817186C1 (ru) | Система подтверждения тестов и тестирования встроенного программного обеспечения электронных устройств | |
CN115510782B (zh) | 定位验证错误的方法、电子设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |