CN114270528B - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN114270528B
CN114270528B CN202080001132.XA CN202080001132A CN114270528B CN 114270528 B CN114270528 B CN 114270528B CN 202080001132 A CN202080001132 A CN 202080001132A CN 114270528 B CN114270528 B CN 114270528B
Authority
CN
China
Prior art keywords
layer
substrate
transistor
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080001132.XA
Other languages
English (en)
Other versions
CN114270528A (zh
Inventor
代洁
屈忆
于鹏飞
杜森
宋丽
白露
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN114270528A publication Critical patent/CN114270528A/zh
Application granted granted Critical
Publication of CN114270528B publication Critical patent/CN114270528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示面板和显示装置。显示面板包括：衬底基板(11)，包括显示区(111)和周边区(112)；多个子像素(12)，位于显示区(111)，每个子像素(12)包括位于阳极(121)和发光功能层(122)；驱动电路(13)，位于周边区(112)，被配置为向多个子像素(12)输出栅极驱动信号和发光控制扫描信号；电源线(14)，位于驱动电路(13)远离显示区(111)的一侧；连接层(15)，电连接至电源线(14)，位于驱动电路(13)和电源线(14)远离衬底基板(11)的一侧，连接层(15)在衬底基板(11)上的正投影与驱动电路(13)在衬底基板(11)上的正投影部分重叠，且靠近显示区(111)的边缘(L1)与多个子像素(12)的多个阳极(121)中最靠近显示区(111)的边缘(L2)的阳极(121)在衬底基板(11)上的正投影的边缘(ANL)之间的最小距离的范围为150微米至250微米；阴极(16)，电连接至连接层(15)，位于显示区(111)和周边区(112)，且位于发光功能层(122)和连接层(15)远离衬底基板(11)的一侧。

Description

显示面板和显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
随着显示技术的发展，以OLED(Organic Light-Emitting Diode，有机发光二极管)作为发光器件的显示面板快速发展。
如果水汽入侵OLED中的发光功能层，则可能会导致发光功能层失效而无法发光，进而导致显示面板出现诸如生长的黑点(Growing Dark Spot,GDS)等显示不良。
发明内容
根据本公开实施例的一方面，提供一种显示面板，包括：衬底基板，包括显示区和围绕所述显示区的周边区；多个子像素，位于所述显示区，所述多个子像素中的每个子像素包括位于所述衬底基板一侧的阳极和位于所述阳极远离所述衬底基板一侧的发光功能层；驱动电路，位于所述周边区，被配置为向所述多个子像素输出栅极驱动信号和发光控制扫描信号；电源线，位于所述驱动电路远离所述显示区的一侧；连接层，电连接至所述电源线，并且位于所述驱动电路和所述电源线远离所述衬底基板的一侧，所述连接层在所述衬底基板上的正投影与所述驱动电路在所述衬底基板上的正投影部分重叠，所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘与所述多个子像素的多个阳极中最靠近所述显示区的边缘的阳极在所述衬底基板上的正投影的边缘之间的最小距离的范围为150微米至250微米；和阴极，电连接至所述连接层，位于所述显示区和所述周边区，并且位于所述发光功能层和所述连接层远离所述衬底基板的一侧。
在一些实施例中，所述驱动电路包括：栅极驱动电路，位于所述显示区和所述电源线之间，被配置为向所述多个子像素输出所述栅极驱动信号；和发光控制驱动电路，位于所述电源线和所述栅极驱动电路之间，被配置为向所述多个子像素输出所述发光控制扫描信号，其中，所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘的至少部分位于所述栅极驱动电路在所述衬底基板上的正投影之内。
在一些实施例中，所述栅极驱动电路包括多个栅极驱动单元，所述多个栅极驱动单元中的每个栅极驱动单元包括：第一栅极驱动子电路，包括所述每个栅极驱动单元的输入端；和第二栅极驱动子电路，电连接至所述第一栅极驱动子电路，位于所述第一栅极驱动子电路与所述显示区之间，并且包括所述每个栅极驱动单元的输出端，所述第二栅极驱动子电路在所述衬底基板上的正投影与所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘交叠。
在一些实施例中，所述第二栅极驱动子电路包括：第一电容器，包括第一电极板和第二电极板，所述第一电容器的第二电极板电连接至被配置为提供第一电源电压的第一电源信号线；第二电容器，包括第一电极板和第二电极板，所述第二电容器的第二电极板电连接至所述输出端；和第一组晶体管，所述第一组晶体管中的每一个包括第一栅极和第一有源层，所述第一有源层包括第一电极区、第二电极区、以及位于所述第一电极区和所述第二电极区之间的沟道区。所述第一组晶体管包括：第四晶体管，所述第四晶体管的第一栅极电连接至所述第一电容器的第二电极板，所述第四晶体管的第一电极区电连接至所述第一电源信号线；和第五晶体管，所述第五晶体管的第一栅极电连接至所述第二电容器的第一电极板，所述第五晶体管的第一电极区电连接至被配置为提供第一时钟信号的第一时钟信号线，所述第五晶体管的第二电极区和所述第四晶体管的第二电极区中的一个作为所述输出端。所述第四晶体管和所述第五晶体管在所述衬底基板上的正投影与所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘交叠，所述第一电容器和所述第二电容器在所述衬底基板上的正投影与所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘不交叠。
在一些实施例中，所述第四晶体管和所述第五晶体管的第一有源层在所述衬底基板上的正投影远离所述显示区的边缘与所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘之间的距离的范围为15微米至25微米。
在一些实施例中，所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘与所述栅极驱动电路在所述衬底基板上的正投影远离所述显示区的边缘之间的距离为第一距离，所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘与所述栅极驱动电路在所述衬底基板上的正投影靠近所述显示区的边缘之间的距离为第二距离，所述第二距离大致等于所述第一距离。
在一些实施例中，所述显示面板还包括：第一平坦化层，位于所述显示区和所述周边区，并且包括位于所述驱动电路与所述连接层之间的第一平坦化部；所述连接层包括彼此间隔开的多个第一开口，所述多个第一开口在所述衬底基板上的正投影与所述第一平坦化部在所述衬底基板上的正投影至少部分交叠。
在一些实施例中，所述连接层包括邻接的多个区域，所述多个区域中的每个区域包括所述多个第一开口中的一个第一开口和除所述一个第一开口之外的非开口区域，每个区域中的所述一个第一开口在所述衬底基板上的正投影的面积与所述每个区域在所述衬底基板上的正投影的面积之比的范围为18％至31％。
在一些实施例中，所述多个区域在所述衬底基板上的正投影的面积相同，所述多个第一开口在所述衬底基板上的正投影的面积相同。
在一些实施例中，所述第一平坦化层包括位于所述周边区且沿着所述显示区的周边延伸的第二开口。所述显示面板还包括：第一导电部，位于所述第二开口中，并且位于所述电源线和所述连接层之间，所述第一导电部与所述电源线和所述连接层接触；和像素界定层，位于所述连接层远离所述衬底基板的一侧，包括位于所述周边区的第一像素界定部，所述第一像素界定部包括彼此间隔开的多个填充部，所述多个填充部一一对应地位于所述多个第一开口中，所述阴极与所述连接层未被所述像素界定层覆盖的部分接触。
在一些实施例中，所述栅极驱动电路包括第一时钟信号线和位于所述第一时钟信号线远离所述显示区一侧的第二时钟信号线；所述第一平坦化部包括位于所述第一时钟信号线上方的第三开口和位于所述第二时钟信号线上方的第四开口。所述显示面板还包括：第二导电部，位于所述第三开口中，并且与所述第一时钟信号线接触；第三导电部，位于所述第四开口中，并且与所述第二时钟信号线接触；和第二平坦化层，位于所述第一平坦化层远离所述衬底基板的一侧，包括：第二平坦化部，位于所述第一平坦化部和所述连接层之间，并且覆盖所述第二导电部和所述第三导电部；和与所述第二平坦化部间隔开的第三平坦化部，位于所述发光控制驱动电路远离所述显示区的一侧，并且包括位于所述第一导电部上方的第五开口，所述连接层部分地位于所述第五开口中，所述连接层位于所述第三平坦化部和所述第二平坦化部之间的部分至少部分地与所述第一平坦化层接触。
在一些实施例中，所述第二平坦化部与所述第一平坦化层接触的部分的最大厚度小于所述第三平坦化部与所述第一平坦化层接触的部分的最大厚度。
在一些实施例中，所述第二平坦化部的厚度的大于或等于1微米、且小于1.5微米；所述第三平坦化部的厚度大于或等于1.5微米、且小于或等于2微米。
在一些实施例中，所述多个子像素中的至少一个子像素还包括像素驱动电路，所述像素驱动电路包括：位于所述衬底基板靠近所述阳极一侧的第二有源层；位于所述第二有源层远离所述衬底基板一侧的第二栅极；位于所述第二栅极远离所述衬底基板一侧、且覆盖所述第二栅极的层间绝缘层；和位于所述层间绝缘层远离所述衬底基板一侧的第一电极和第二电极，所述第一电极和所述第二电极电连接至所述第二有源层。所述第一平坦化层位于所述层间绝缘层远离所述衬底基板的一侧，并且还包括位于所述显示区的第六开口。所述第二平坦化层还包括与所述第二平坦化部间隔开的第四平坦化部，位于所述第二平坦化部远离所述第三平坦化部的一侧，所述第四平坦化部包括位于所述显示区的第七开口，所述阳极部分地位于所述第七开口中，所述第二平坦化部与所述第一平坦化层接触的部分的最大厚度小于所述第四平坦化部与所述第一平坦化层接触的部分的最大厚度。所述显示面板还包括第四导电部，位于所述第六开口中，并且与所述第一电极接触。
在一些实施例中，所述第一导电部、所述第二导电部和所述第三导电部的至少一个与所述第四导电部位于同一层；所述电源线、所述第一时钟信号线和所述第二时钟信号线中的至少一个与所述第一电极位于同一层；以及所述连接层与所述阳极位于同一层。
在一些实施例中，所述第一平坦化层还包括位于所述周边区的第八开口，所述第八开口位于所述栅极驱动电路与所述显示区之间。所述显示面板还包括：初始化线，位于所述层间绝缘层与所述第一平坦化层之间，并且位于所述栅极驱动电路与所述显示区之间；和第五导电部，位于所述第八开口中，并且与所述初始化线接触。
在一些实施例中，所述像素界定层还包括：第二像素界定部，位于所述第一像素界定部远离所述电源线的一侧，包括位于所述显示区且位于所述阳极上方的第九开口，所述发光功能层位于所述第九开口中，并且与所述阳极接触。所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘位于所述第二像素界定部在所述衬底基板上的正投影远离所述显示区的边缘与所述显示区之间，并且，所述第二像素界定部在所述衬底基板上的正投影远离所述显示区的边缘具有多个第一凹陷，所述多个第一凹陷在所述衬底基板上的正投影与所述多个第一开口在所述衬底基板上的正投影不交叠。
在一些实施例中，所述第一平坦化层包括沿着所述显示区周边延伸的第十开口，所述第十开口位于所述发光控制驱动电路和所述栅极驱动电路之间。
在一些实施例中，所述第一栅极驱动子电路包括第二组晶体管，所述第二组晶体管中的每一个包括所述第一栅极和所述第一有源层，所述第二组晶体管包括：第一晶体管，所述第一晶体管的第一栅极电连接至被配置为提供第二时钟信号的第二时钟信号线，所述第一晶体管的第一电极区作为所述输入端；第二晶体管，所述第二晶体管的第一栅极电连接至所述第一晶体管的第二电极区，所述第二晶体管的第一电极区电连接至所述第一晶体管的第一栅极；第三晶体管，所述第三晶体管的第一栅极电连接至所述第一晶体管的第一栅极，所述第三晶体管的第一电极区电连接至被配置为接收第二电源电压的第二电源信号线，所述第三晶体管的第二电极区电连接至所述第二晶体管的第二电极区；第六晶体管，所述第六晶体管的第一栅极电连接至所述第二晶体管的第二电极区、所述第三晶体管的第二电极区和所述第四晶体管的第一栅极，所述第六晶体管的第一电极区电连接至所述第四晶体管的第一电极区；第七晶体管，所述第七晶体管的第一栅极电连接至所述第五晶体管的第一电极区，所述第七晶体管的第一电极区电连接至所述第六晶体管的第二电极区，所述第七晶体管的第二电极区电连接至所述第二晶体管的第一栅极；和第八晶体管，所述第八晶体管的第一栅极电连接至所述第二电源信号线，所述第八晶体管的第一电极区电连接至所述第二晶体管的第一栅极，所述第八晶体管的第二电极区电连接至所述第五晶体管的第一栅极。
在一些实施例中，所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘具有多个第二凹陷。
根据本公开实施例的另一方面，提供一种显示装置，包括：上述任意一个实施例所述的显示面板。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1A是示出根据本公开一个实施例的显示面板的俯视示意图；
图1B是示出沿着图1A所示B-B’截取的截面示意图；
图1C是示出根据本公开一个实施例的连接层与阳极的相对位置关系的示意图；
图2是示出根据本公开一个实施例的显示面板中的连接层的局部俯视示意图；
图3A是示出根据本公开一个实施例的第二像素界定部的局部布局示意图；
图3B是示出根据本公开一个实施例的连接层的局部布局示意图；
图3C是示出根据本公开一个实施例的第二像素界定部和连接层叠加的布局示意图；
图4是示出根据本公开一个实施例的栅极驱动单元的电路示意图；
图5A-图5D是示出根据本公开一个实施例的栅极驱动单元的布局示意图；
图6是示出根据本公开一个实施例的连接层与栅极驱动单元的局部布局示意图；
图7是示出根据本公开另一个实施例的显示面板的俯视示意图。
应当明白，附图中所示出的各个部分的尺寸并不必然是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分、数字表达式和数值应被解释为仅仅是示例性的，而不是作为限制。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在本公开中，当描述到特定部件位于第一部件和第二部件之间时，在该特定部件与第一部件或第二部件之间可以存在居间部件，也可以不存在居间部件。当描述到特定部件连接其它部件时，该特定部件可以与所述其它部件直接连接而不具有居间部件，也可以不与所述其它部件直接连接而具有居间部件。
本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
发明人注意到，位于周边区的驱动电路上方的信号连接层容易传导水汽，如果信号连接层的边缘与显示区的边缘太近，则容易将水汽传导至显示区，从而影响位于显示区的子像素的正常发光，进而影响显示面板的显示效果。
有鉴于此，本公开实施例提出了如下技术方案。
图1A是示出根据本公开一个实施例的显示面板的俯视示意图。图1B是示出沿着图1A所示B-B’截取的截面示意图。图1C是示出根据本公开一个实施例的连接层与阳极的相对位置关系的示意图。
下面结合图1A和图1B对根据本公开一些实施例的显示面板进行介绍。
如图1A和图1B所示，显示面板包括衬底基板11、多个子像素12、驱动电路13、电源线14、连接层15和阴极16。
参见图1A，衬底基板11包括显示区111和围绕显示区111的周边区112。在一些实施例中，衬底基板11可以包括柔性基板，例如聚酰亚胺(PI)基板等。
多个子像素12位于显示区111。在一些实施例中，多个子像素12可以包括红色子像素、绿色子像素或蓝色子像素等。多个子像素12中的每个子像素12包括位于衬底基板11一侧的阳极121和位于阳极121远离衬底基板11一侧的发光功能层122。可以理解的是，由于每个子像素12均包括阳极121，故多个子像素12包括多个阳极121。阳极121例如可以包括氧化铟锡(ITO)，或者，包括ITO/Ag/ITO的叠层。发光功能层122至少包括发光材料层，例如有机发光材料层。在某些实施例中，发光功能层122还可以包括电子传输层、电子注入层、空穴传输层和空穴注入层中的一层或多层。
在一些实施例中，至少一个子像素12还包括像素驱动电路123。例如，像素驱动电路123可以包括6个薄膜晶体管和1个电容器(6T1C)；又例如，像素电路可以包括7个薄膜晶体管和1个电容器(7T1C)。后文将结合其他实施例对像素驱动电路123进行介绍。
参见图1A和图1B，驱动电路13位于周边区112。驱动电路13被配置为向多个子像素12输出栅极驱动信号和发光控制扫描信号。例如，驱动电路13包括栅极驱动电路131和发光控制驱动电路132。栅极驱动电路131被配置为向多个子像素12输出栅极驱动信号，发光控制驱动电路132被配置为向多个子像素12输出发光控制扫描信号。
在一些实施例中，参见图1A，栅极驱动电路131包括多个栅极驱动单元131A。例如，每个栅极驱动单元131A被配置为向对应的一行子像素12提供栅极驱动信号。换言之，一个栅极驱动单元131A对应一行子像素12。在一些实施例中，发光控制驱动电路132包括多个发光控制驱动单元132A。例如，每个发光控制驱动单元132A被配置为向对应的至少一行子像素12提供发光控制驱动信号。例如，一个发光控制驱动单元132A对应两行子像素12。例如，多个栅极驱动单元131A为级联的多个第一移位寄存器，多个发光控制驱动单元132A为级联的多个第二移位寄存器。
参见图1B，电源线14位于驱动电路13远离显示区111的一侧，连接层15电连接至电源线14和阴极16。换言之，电源线14和阴极16经由连接层15而彼此电连接。例如，连接层15可以经由其他中间层电连接至电源线14。例如，连接层15可以与阴极16接触。后文将结合其他实施例介绍连接层15电连接至电源线14和阴极16的具体实现方式。
连接层15位于驱动电路13和电源线14远离衬底基板11的一侧。连接层15在衬底基板11上的正投影与驱动电路13在衬底基板11上的正投影部分重叠。
参见图1B和图1C，为了描述的需要，将连接层15在衬底基板11上的正投影靠近显示区111的边缘定义为边缘L1，将显示区111的边缘定义为边缘L2，将多个子像素12的多个阳极121中最靠近显示区111的边缘L2的阳极121在衬底基板11上的正投影的边缘定义为边缘ANL。应理解，边缘ANL取决于阳极121在衬底基板11上的正投影的形状。这里，图1C示意性地将边缘ANL示出为包括六个边。
边缘L1与边缘ANL之间的最小距离D的范围为150微米至250微米。应理解，边缘L1与边缘ANL之间的最小距离D可以理解为边缘L1上各点与边缘ANL上各点之间的距离中的最小值。例如，D为150微米、170微米、200微米、220微米、230微米、250微米等。
阴极16位于显示区111和周边区112，并且位于发光功能层122和连接层15远离衬底基板11的一侧。例如，阴极16从显示区111延伸到周边区112。在一些实现方式中，阴极16被位于显示区111的多个子像素12共用。例如，阴极16为面电极。阴极16的材料例如可以包括镱镁合金等材料。
上述实施例中，连接层15在衬底基板11上的正投影靠近显示区111的边缘L1与最靠近显示区111的边缘L2的阳极121在衬底基板11上的正投影的边缘ANL之间的最小距离D的范围为150微米至250微米。在这样的范围内，连接层15与显示区111之间的距离相对减少，减少了连接层15中的水汽对显示区111的子像素12的不利影响，提高了显示面板的显示效果。
在某些实施例中，连接层15与显示区111之间的距离的减小还有利于减小连接层15与驱动电路13中的金属层之间形成的电容器的电容，从而有利于栅极驱动信号和发光控制驱动信号的稳定输出，进一步提高显示面板的显示效果。
在一些实施例中，参见图1B，显示面板还可以包括位于衬底基板11一侧的阻挡层10。多个子像素12、驱动电路13、电源线14、连接层15和阴极16位于阻挡层10远离衬底基板11的一侧。阻挡层10可以阻挡衬底基板11中的某些元素(例如H元素等)进入驱动电路13或子像素12，以减小这些元素对驱动电路13和子像素12的不利影响。例如，阻挡层10的材料可以包括硅的氧化物、硅的氮化物、硅的氮氧化物等无机材料。
在一些实施例中，参见图1B，显示面板还可以包括位于阴极16远离衬底基板11一侧的封装层21。例如，封装层21可以包括第一无机层211、第二无机层212、以及位于第一无机层211和第二无机层212之间的有机层213。
下面介绍驱动电路13的一些具体实现方式。
如上所述，在一些实现方式中，驱动电路13包括上述栅极驱动电路131和上述发光控制驱动电路132。栅极驱动电路131位于显示区111和电源线14之间，发光控制驱动电路132位于电源线14和栅极驱动电路131之间。换言之，发光控制驱动电路132位于栅极驱动电路131远离显示区111的一侧。连接层15在衬底基板11上的正投影靠近显示区111的边缘L1的至少部分位于栅极驱动电路131在衬底基板11上的正投影之内。这种情况下，可以尽可能减小连接层15与显示区111之间的距离，从而更有效地减少连接层15中的水汽对显示区111的子像素12的不利影响，进一步提高显示面板的显示效果。
作为一些实现方式，参见图1B，连接层15在衬底基板11上的正投影靠近显示区111的边缘L1与栅极驱动电路131在衬底基板11上的正投影远离显示区111的边缘L3之间的距离为第一距离d1，连接层15在衬底基板11上的正投影靠近显示区111的边缘L1与栅极驱动电路131在衬底基板11上的正投影靠近显示区111的边缘L4之间的距离为第二距离d2。这里，第二距离d2大致等于第一距离d1，即，第二距离d2在半导体工艺偏差范围内等于第一距离d1。这种情况下，可以减小连接层15与显示区111之间的距离，从而更有效地减少连接层15中的水汽对显示区111的子像素12的不利影响，进一步提高显示面板的显示效果。
在一些实施例中，参见图1B，显示面板还包括第一平坦化层17。第一平坦化层17位于显示区111和周边区112。第一平坦化层17包括位于驱动电路13与连接层15之间第一平坦化部171。应理解，为了描述的需要，这里将第一平坦化层17位于驱动电路13与连接层15之间的部分称为第一平坦化部171。第一平坦化层17的材料例如可以包括聚酰亚胺、树脂材料等有机绝缘材料。
发明人注意到，第一平坦化层17在后续工艺(例如高温工艺等)中可能会释放出氢气、水汽等气体。第一平坦化层17释放的气体容易使得第一平坦化层17上方的连接层15等其他膜层发生形变，进而产生裂纹，从而导致水汽或氧气通过裂纹进入显示区111，影响显示面板的显示效果。
有鉴于此，本公开实施例进一步提出了如下解决方案。下面结合图2进行说明。
图2是示出根据本公开一个实施例的显示面板中的连接层的局部俯视示意图。
如图2所示，连接层15包括彼此间隔开的多个第一开口V1。参见图1B，多个第一开口V1在衬底基板11上的正投影与第一平坦化部171在衬底基板11上的正投影至少部分交叠。
上述实施例中，多个第一开口V1有利于将由第一平坦化部171释放的气体释放，从而降低连接层15出现裂纹的可能性，进而提高显示面板的显示效果。
在一些实施例中，参见图2，连接层15包括邻接的多个区域151。多个区域151中的每个区域151包括多个第一开口V1中的一个第一开口V1和除该一个第一开口V1之外的非开口区域151B。每个区域151中的第一开口V1在衬底基板11上的正投影的面积与每个区域151在衬底基板11上的正投影的面积之比的范围为18％至31％，例如18％、25％、28％、30％、31％等。
上述实施例中，通过增加连接层15的多个第一开口V1的密度，可以进一步降低连接层15出现裂纹的可能性，以进一步提高显示面板的显示效果。
在一些实施例中，多个区域151在衬底基板11上的正投影的面积相同，并且，连接层15的多个第一开口V1在衬底基板11上的正投影的面积相同。这样的方式下，多个第一开口V1可以更均匀地释放第一平坦化部171释放的气体，更有利于降低连接层15出现裂纹的可能性。
作为一些实现方式，每个第一开口V1在衬底基板11上的正投影均为正方形。作为一些实现方式，每个区域151在衬底基板11上的正投影均为正方形。应理解，本公开实施例并不限于此，在其他的实现方式中，第一开口V1和区域151在衬底基板11上的正投影也可为其他形状。作为一些示例，在第一开口V1在衬底基板11上的正投影为正方形的情况下，该正方形的边长范围可以是12微米至20微米，例如12微米、15微米、16微米、18微米、20微米等。
下面介绍连接层15与电源线14和阴极电连接的一些具体实现方式。
在一些实现方式中，参见图1B，第一平坦化层17包括位于周边区112且沿着显示区111的周边延伸的第二开口V2。显示面板还包括位于第二开口V2中的第一导电部CT1和位于连接层15远离衬底基板11的一侧的像素界定层18。
第一导电部CT1位于电源线14和连接层15之间，并且，第一导电部CT1分别与电源线14和连接层15接触。像素界定层18包括位于周边区112的第一像素界定部181。这里，第一像素界定部181包括彼此间隔开的多个填充部181A，多个填充部181A一一对应地位于多个第一开口V1中。例如，每个填充部181A完全地填充对应的第一开口V1。换言之，每个第一开口V1在衬底基板11上的正投影位于对应的填充部181A在衬底基板11上的正投影之内。
阴极16与连接层15未被像素界定层18覆盖的部分接触。由于连接层15与第一导电部CT1接触，而第一导电部CT1与电源线14接触，因此，实现了阴极16与电源线14之间的电连接。
发明人还注意到，多层平坦化层的堆积更容易使得连接层15出现裂纹，从而降低显示面板的显示效果。
据此，本公开实施例进一步提出了如下解决方案。
在一些实施例中，参见图1B，栅极驱动电路131包括第一时钟信号线CB和位于第一时钟信号线CB和显示区111之间的第二时钟信号线CK。第一平坦化部171包括位于第一时钟信号线CB上方的第三开口V3和位于第二时钟信号线CK上方的第四开口V4。在这些实施例中，显示面板还包括第二导电部CT2、第三导电部CT3和第二平坦化层19。
第二导电部CT2位于第三开口V3中，并且与第一时钟信号线CB接触。第三导电部CT3位于第四开口V4中，并且与第二时钟信号线CK接触。
第二平坦化层19位于第一平坦化层17远离衬底基板11的一侧。第二平坦化层19包括第二平坦化部192和与第二平坦化部192间隔开的第三平坦化部193。第二平坦化部192位于第一平坦化部171和连接层15之间，并且覆盖第二导电部CT2和第三导电部CT3。换言之，第二导电部CT2和第三导电部CT3在衬底基板11上的正投影位于第二平坦化部192在衬底基板11上的正投影之内。
第三平坦化部193位于发光控制驱动电路132远离显示区111的一侧。第三平坦化部193包括位于第一导电部CT1上方的第五开口V5。连接层15部分地位于第五开口V5中，并且，连接层15位于第三平坦化部193和第二平坦化部192之间的部分至少部分地与第一平坦化层17接触。
上述实施例中，第二平坦化层19中的第二平坦化部192和第三平坦化部193是彼此间隔开的，如此减少了第二平坦化层19和第一平坦化层17交叠的区域的面积。这样的显示面板更有利于减少连接层15下方的膜层释放的水汽，从而减小连接层15出现裂纹的可能性，进而提高显示面板的显示效果。
在一些实施例中，第二平坦化部192与第一平坦化层17接触的部分的最大厚度小于第三平坦化部193与第一平坦化层17接触的部分的最大厚度。换言之，第二平坦化部192整体上比第三平坦化部193薄。应理解，第二平坦化部192/第三平坦化部193的厚度是指第二平坦化部192/第三平坦化部193在垂直于衬底基板11的表面的方向上的厚度。
上述实施例中，第二平坦化部192整体上比第三平坦化部193薄。这样的显示面板有利于减少形成填充部118A的曝光过程导致的填充部118A不能完全地填充对应的第一开口V1的可能性，从而减小阴极16断裂的可能性，提高了显示面板的显示效果。
作为一些实现方式，第二平坦化部192的厚度的大于或等于1微米、且小于1.5微米，例如1.2微米、1.4微米等。作为一些实现方式，第三平坦化部193的厚度大于或等于1.5微米、且小于或等于2微米，例如，1.6微米、1.8微米等。
下面介绍像素驱动电路123的一些具体实现方式。
在一些实施例中，参见图2A，像素驱动电路123包括第二有源层1231、第二栅极1232、层间绝缘层1233、第一电极1234和第二电极1235。应理解，像素驱动电路123还包括位于第二有源层1231和第二栅极1232之间的栅极绝缘层1236。第二有源层1231位于衬底基板11靠近阳极121的一侧，即位于衬底基板11和阳极121之间。第二栅极1232位于第二有源层1231远离衬底基板11的一侧。层间绝缘层1233位于第二栅极1232远离衬底基板11的一侧，并且覆盖第二栅极1232。第一电极1234和第二电极1235位于层间绝缘层1233远离衬底基板11一侧，并且，第一电极1234和第二电极1235电连接至第二有源层1231。例如，第一电极1234和第二电极1235分别经由贯穿层间绝缘层1233和栅极绝缘层1236的过孔电连接至第二有源层1231。
第一平坦化层17位于层间绝缘层1233远离衬底基板11的一侧，并且第一平坦化层17还包括位于显示区111的第六开口V6。显示面板还包括位于第六开口V6中，并且与第一电极1234接触的第四导电部CT4。
第二平坦化层19还包括与第二平坦化部192间隔开的第四平坦化部194，第四平坦化部194位于第二平坦化部192远离第三平坦化部193的一侧。第四平坦化部194包括位于显示区111的第七开口V7，阳极121部分地位于第七开口V7中。这里，第四平坦化部194可以视为从显示区111延伸到周边区112。
上述实施例中，第二平坦化层19中的第二平坦化部192和第四平坦化部194是彼此间隔开的，如此进一步减少了第二平坦化层19和第一平坦化层17交叠的区域的面积。这样的显示面板更有利于减少连接层15下方的膜层释放的水汽，从而减小连接层15出现裂纹的可能性，进而提高显示面板的显示效果。
在一些实施例中，第二平坦化部192与第一平坦化层17接触的部分的最大厚度小于第四平坦化部194与第一平坦化层17接触的部分的最大厚度。例如，第二平坦化部192与第一平坦化层17接触的部分的最大厚度等于第三平坦化部193与第一平坦化层17接触的部分的最大厚度。
在一些实施例中，第一导电部CT1、第二导电部CT2和第三导电部CT3的至少一个与第四导电部CT4位于同一层。例如，第一导电部CT1、第二导电部CT2和第三导电部CT3均与第四导电部CT4位于同一层。在一些实施例中，电源线14、第一时钟信号线CB和第二时钟信号线CK中的至少一个与第一电极1234位于同一层。例如，电源线14、第一时钟信号线CB和第二时钟信号线CK均与第一电极1234位于同一层。在一些实施例中，连接层15与阳极121位于同一层。
需要说明的是，在本公开实施例中，多个部件位于同一层是指多个部件是通过对同一材料层进行一次构图工艺而形成的。因此，多个部件的材料相同，且厚度基本相同。例如，连接层15与阳极121的材料相同，且厚度基本相同。
在一些实施例中，参见图1B，第一平坦化层17还包括位于周边区112的第八开口V8，第八开口V8位于栅极驱动电路131与显示区111之间。显示面板还包括初始化线20和第五导电部CT5。这里，初始化线20位于层间绝缘层1233与第一平坦化层17之间，并且位于栅极驱动电路131与显示区111之间。第五导电部CT5位于第八开口V8中，并且与初始化线20接触。初始化线20被配置为向多个子像素12提供初始化信号。
在某些实施例中，参见图1B，显示面板还包括钝化层22，位于层间绝缘层1233远离衬底基板11的一侧。例如，钝化层22包括分别与第二开口V2、第三开口V3、第四开口V4、第六开口V6和第八开口V8连通的多个开口。相应地，第一导电部CT1、第二导电部CT2、第三导电部CT3、第四导电部CT4和第五导电部CT5分别位于钝化层22的多个开口中。
在一些实施例中，参见图1B，像素界定层18还包括第二像素界定部182，位于第一像素界定部181远离电源线14的一侧。第二像素界定部182包括位于显示区111且位于阳极121上方的第九开口V9，发光功能层122位于第九开口V9中，并且与阳极121接触。
在一些实施例中，参见图1B，第一平坦化层17包括沿着显示区111周边延伸的第十开口V10，第十开口V10位于发光控制驱动电路132和栅极驱动电路131之间。第十开口V10有利于阻挡水汽向显示区111传输。
在一些实施例中，参见图1B，显示面板还可以包括第一围堰22和第二围堰23。第一围堰22和第二围堰23中的每一个可以包括多层，该多层中的至少一层可以与第一平坦化层17、第二平坦化层19、像素界定层18中的至少一层位于同一层。
图3A是示出根据本公开一个实施例的第二像素界定部的局部布局示意图。图3B是示出根据本公开一个实施例的连接层的局部布局示意图。图3C是示出根据本公开一个实施例的第二像素界定部和连接层叠加的布局示意图。
在一些实施例中，参见图3A-图3C，连接层15在衬底基板11上的正投影靠近显示区111的边缘L1位于第二像素界定部182在衬底基板11上的正投影远离显示区111的边缘L5与显示区111之间。
在一些实施例中，参见图3A和图3C，第二像素界定部182在衬底基板11上的正投影远离显示区111的边缘L5具有多个第一凹陷R1，多个第一凹陷R1在衬底基板11上的正投影与多个第一开口V1在衬底基板11上的正投影不交叠。例如，多个第一凹陷R1沿着从周边区112到显示区111的方向延伸。例如，第一凹陷R1在衬底基板11上的正投影的形状为矩形。多个第一凹陷R1有利于使得第二像素界定部182的边缘的厚度逐渐减小，而非突变，从而减小了阴极16断裂的可能性，提高了显示面板的显示效果。
在一些实施例中，参见图3B和图3C，连接层15在衬底基板11上的正投影靠近显示区111的边缘具有多个第三凹陷R3。多个第三凹陷R3有利于阻挡连接层15中的水汽向显示区111传导，提高了显示面板的显示效果。
下面结合栅极驱动电路131的一些实现方式，介绍连接层15在衬底基板11上的正投影靠近显示区111的边缘L1与栅极驱动电路131交叠的具体实现方式。
图4是示出根据本公开一个实施例的栅极驱动单元的电路示意图。图5A-图5D是示出根据本公开一个实施例的栅极驱动单元的布局示意图。图6是示出根据本公开一个实施例的连接层与栅极驱动单元的局部布局示意图。
参见图4、以及图5A-图5D，每个栅极驱动单元131A包括第一栅极驱动子电路131A1和电连接至第一栅极驱动子电路131A1的第二栅极驱动子电路131A2。这里，第二栅极驱动子电路131A2位于第一栅极驱动子电路131A1与显示区111之间。
第一栅极驱动子电路131A1包括栅极驱动单元131A的输入端IN1，第二栅极驱动子电路131A2包括栅极驱动单元131A的输出端OUT1。第二栅极驱动子电路131A2在衬底基板11上的正投影与连接层15在衬底基板11上的正投影靠近显示区111的边缘L1交叠。
下面介绍第一栅极驱动子电路131A1和第二栅极驱动子电路131A2的具体实现方式。
首先介绍第二栅极驱动子电路131A2的具体实现方式。
参见图4、以及图5A-图5D，第二栅极驱动子电路131A2包括第一电容器C1，第二电容器C2和第一组晶体管GT1。第一组晶体管GT1包括第四晶体管T4和第五晶体管T5。第一组晶体管GT1中的每一个包括第一栅极和第一有源层，第一有源层包括第一电极区、第二电极区和位于第一电极区和第二电极区之间的沟道区。例如，第四晶体管T4包括第一栅极T40，第四晶体管T4的第一有源层包括第一电极区T41、第二电极区T42、以及位于第一电极区T41和第二电极区T42之间的沟道区T43。又例如，第四晶体管T5包括第一栅极T50，第四晶体管T5的第一有源层包括第一电极区T51、第二电极区T52、以及位于第一电极区T51和第二电极区T52之间的沟道区T53。
应理解，第一组晶体管GT1中的每一个的第一有源层被第一栅极覆盖的区域为沟道区，未被第一栅极覆盖的区域为第一电极区和第二电极区。作为一些实现方式，第一有源层的材料例如可以包括多晶硅，例如低温多晶硅(LTPS)等。
第一电容器C1包括图5A所示的第一电极板C11和图5C所示的第二电极板C12。第一电容器C1的第二电极板C12电连接至被配置为提供第一电源电压的第一电源信号线VGH。例如，第一电容器C1的第二电极板C12经由过孔电连接至第一电源信号线VGH。
第二电容器C2包括图5A所示的第一电极板C21和图5C所示的第二电极板C22，第二电容器C2的第二电极板C22电连接至输出端OUT1。例如，第二电容器C2的第二电极板C22经由图5B所示的连接电极CE7电连接至输出端OUT1。
第四晶体管T4的第一栅极T40电连接至第一电容器C1的第一电极板C11，第四晶体管T4的第一电极区T41电连接至第一电源信号线VGH。例如，第四晶体管T4的第一栅极T40和第一电容器C1的第一电极板C11一体设置。例如，第四晶体管T4的第一电极区T41经由图5B所示的连接电极CE4电连接至第一电源信号线VGH。例如，连接电极CE4和第一电源信号线VGH一体设置。例如，第四晶体管T4的第二电极区T42经由图5B所示的连接电极CE5电连接至输出端OUT。
第五晶体管T5的第一栅极T50电连接至第二电容器C2的第一电极板C21，第五晶体管T5的第一电极区T51电连接至被配置为提供第一时钟信号的第一时钟信号线CB，第五晶体管T5的第二电极区T52和第四晶体管T4的第二电极区T42中的一个作为输出端OUT1。例如，第五晶体管T5的第一栅极T50和第二电容器C2的第一电极板C21一体设置。第五晶体管T5的第一电极区T51经由图5C所示的连接电极CE6电连接至第一时钟信号线CB。例如，第五晶体管T5的第二电极区T52与图5C所示的连接电极CE7电连接，以输出栅极驱动信号。
第四晶体管T4和第五晶体管T5在衬底基板11上的正投影与连接层15在衬底基板11上的正投影靠近显示区111的边缘L1交叠，第一电容器C1和第二电容器C2在衬底基板11上的正投影与连接层15在衬底基板11上的正投影靠近显示区111的边缘L1不交叠。
参见图5A和图6，第四晶体管T4和第五晶体管T5的第一有源层在衬底基板11上的正投影远离显示区11的边缘L6与连接层15在衬底基板11上的正投影靠近显示区111的边缘L1之间的距离的范围为15微米至25微米，例如18微米、22微米等。例如，第四晶体管T4和第五晶体管T5的第一有源层均包括彼此间隔开的多个有源部，以便于散热。
在一些实施例中，第二栅极驱动子电路131A2还包括第一电源信号线VGH。例如，第一电源信号线VGH位于第四晶体管T4和第五晶体管T5靠近显示区111的一侧。
需要说明的是，在本文中，一个部件或区域经由连接电极连接至另一个部件或区域可以理解为：一个部件或区域经由一个或多个过孔电连接至连接电极的一端，另一个部件或区域经由另外的一个或多个过孔电连接该连接电极的另一端。
接下来介绍第一栅极驱动子电路131A1的具体实现方式。
第一栅极驱动子电路131A1包括第二组晶体管GT2。类似地，第二组晶体管GT2中的每一个包括第一栅极和第一有源层。类似地，第一有源层包括第一电极区、第二电极区、以及位于第一电极区和第二电极区之间的沟道区。
第二组晶体管GT2包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第六晶体管T6、第七晶体管T7和第八晶体管T8。
第一晶体管T1的第一栅极T10电连接至被配置为提供第二时钟信号的第二时钟信号线CK，第一晶体管T1的第一电极区T10作为输入端IN1。
第二晶体管T2的第一栅极T20电连接至第一晶体管T1的第二电极区T12，第二晶体管T2的第一电极区T21电连接至第一晶体管T1的第一栅极T10。例如，第二晶体管T2的第一栅极T20经由图5B所示的连接电极CE9电连接至第一晶体管T1的第二电极区T12。例如，第二晶体管T2的第一电极区T21经由图5B所示的连接电极CE1电连接至第一晶体管T1的第一栅极T10。
第三晶体管T3的第一栅极T30电连接至第一晶体管T1的第一栅极T10，第三晶体管T3的第一电极区T31电连接至被配置为接收第二电源电压的第二电源信号线VGL，第三晶体管T3的第二电极区T32电连接至第二晶体管T2的第二电极区T22。例如，第二电源电压小于第一电源电压。例如，第三晶体管T3的第一栅极T30和第一晶体管T1的第一栅极T10一体设置，第三晶体管T3的第一栅极T30经由过孔电连接至第二时钟信号线CK。例如，第三晶体管T3的第二电极区T32经由图5B所示的连接电极CE2电连接至第二晶体管T2的第二电极区T22。
第六晶体管T6的第一栅极T60电连接至第二晶体管T2的第二电极区T22、第二晶体管T3的第二电极区T32和第四晶体管T4的第一栅极T40，第六晶体管T6的第一电极区T61电连接至第四晶体管T4的第一电极区T41。例如，第六晶体管T6的第一栅极T60经由图5B所示的连接电极CE8和连接电极CE2、以及图5C所示的连接电极CE3电连接至第二晶体管T2的第二电极区T22和第二晶体管T3的第二电极区T32。
第七晶体管T7的第一栅极T70电连接至第五晶体管T5的第一电极区T51，第七晶体管T7的第一电极区T71电连接至第六晶体管T6的第二电极区T62，第七晶体管T7的第二电极区T72电连接至第二晶体管T2的第一栅极T20。例如，第七晶体管T7的第二电极区T72经由图5B所示的连接电极CE9电连接至第二晶体管T2的第一栅极T20。
第八晶体管T8的第一栅极T80电连接至第二电源信号线VGL，第八晶体管T8的第一电极区T81电连接至第二晶体管T2的第一栅极T20，第八晶体管T8的第二电极区T82电连接至第五晶体管T5的第一栅极T50。例如，第八晶体管T8的第一电极区T81经由图5C所示的连接电极CE9电连接至第二晶体管T2的第一栅极T20。例如，第八晶体管T8的第二电极区T82经由图5C所示的连接电极CE10电连接至第五晶体管T5的第一栅极T50。
在一些实施例中，第一栅极驱动子电路131A1还包括第一时钟信号线CB、第二时钟信号线CK和第二电源信号线VGL。例如，第二电源信号线VGL位于第二组晶体管GT2远离显示区111的一侧，第一时钟信号线CB位于第二电源信号线VGL远离显示区111的一侧，第二时钟信号线CK位于第一时钟信号线CB和第二电源信号线VGL之间。
图7是示出根据本公开另一个实施例的显示面板的俯视示意图。
在一些实施例中，参见图7，第十开口V10在衬底基板11上的正投影为围绕显示区111的封闭环形。
在一些实施例中，参见图7，第二开口V2在衬底基板11上的正投影为围绕显示区111的非封闭环形。
本公开还提供了一种显示装置，显示装置可以包括上述任意一个实施例的显示面板。在一些实施例中，显示装置例如可以是移动终端、电视机、显示器、笔记本电脑、数码相框、导航仪、电子纸等任何具有显示功能的产品或部件。
至此，已经详细描述了本公开的各实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。

Claims (20)

1.一种显示面板，包括：
衬底基板，包括显示区和围绕所述显示区的周边区；
多个子像素，位于所述显示区，所述多个子像素中的每个子像素包括位于所述衬底基板一侧的阳极和位于所述阳极远离所述衬底基板一侧的发光功能层；
驱动电路，位于所述周边区，被配置为向所述多个子像素输出栅极驱动信号和发光控制扫描信号；
电源线，位于所述驱动电路远离所述显示区的一侧；
连接层，电连接至所述电源线，并且位于所述驱动电路和所述电源线远离所述衬底基板的一侧，所述连接层在所述衬底基板上的正投影与所述驱动电路在所述衬底基板上的正投影部分重叠，所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘与所述多个子像素的多个阳极中最靠近所述显示区的边缘的阳极在所述衬底基板上的正投影的边缘之间的最小距离的范围为150微米至250微米；和
阴极，电连接至所述连接层，位于所述显示区和所述周边区，并且位于所述发光功能层和所述连接层远离所述衬底基板的一侧；
所述驱动电路包括栅极驱动电路，位于所述显示区和所述电源线之间，被配置为向所述多个子像素输出所述栅极驱动信号，所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘的至少部分位于所述栅极驱动电路在所述衬底基板上的正投影之内；
所述栅极驱动电路包括多个栅极驱动单元，所述多个栅极驱动单元中的每个栅极驱动单元包括：
第一栅极驱动子电路，包括所述每个栅极驱动单元的输入端；和
第二栅极驱动子电路，电连接至所述第一栅极驱动子电路，位于所述第一栅极驱动子电路与所述显示区之间，并且包括所述每个栅极驱动单元的输出端，所述第二栅极驱动子电路在所述衬底基板上的正投影与所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘交叠。
2.根据权利要求1所述的显示面板，其中，所述驱动电路包括：
发光控制驱动电路，位于所述电源线和所述栅极驱动电路之间，被配置为向所述多个子像素输出所述发光控制扫描信号。
3.根据权利要求1所述的显示面板，其中，所述第二栅极驱动子电路包括：
第一电容器，包括第一电极板和第二电极板，所述第一电容器的第二电极板电连接至被配置为提供第一电源电压的第一电源信号线；
第二电容器，包括第一电极板和第二电极板，所述第二电容器的第二电极板电连接至所述输出端；和
第一组晶体管，所述第一组晶体管中的每一个包括第一栅极和第一有源层，所述第一有源层包括第一电极区、第二电极区、以及位于所述第一电极区和所述第二电极区之间的沟道区，所述第一组晶体管包括：
第四晶体管，所述第四晶体管的第一栅极电连接至所述第一电容器的第二电极板，所述第四晶体管的第一电极区电连接至所述第一电源信号线，和
第五晶体管，所述第五晶体管的第一栅极电连接至所述第二电容器的第一电极板，所述第五晶体管的第一电极区电连接至被配置为提供第一时钟信号的第一时钟信号线，所述第五晶体管的第二电极区和所述第四晶体管的第二电极区中的一个作为所述输出端，
所述第四晶体管和所述第五晶体管在所述衬底基板上的正投影与所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘交叠，所述第一电容器和所述第二电容器在所述衬底基板上的正投影与所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘不交叠。
4.根据权利要求3所述的显示面板，其中，所述第四晶体管和所述第五晶体管的第一有源层在所述衬底基板上的正投影远离所述显示区的边缘与所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘之间的距离的范围为15微米至25微米。
5.根据权利要求2所述的显示面板，其中：
所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘与所述栅极驱动电路在所述衬底基板上的正投影远离所述显示区的边缘之间的距离为第一距离，所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘与所述栅极驱动电路在所述衬底基板上的正投影靠近所述显示区的边缘之间的距离为第二距离，所述第二距离大致等于所述第一距离。
6.根据权利要求2所述的显示面板，还包括：
第一平坦化层，位于所述显示区和所述周边区，并且包括位于所述驱动电路与所述连接层之间的第一平坦化部；
所述连接层包括彼此间隔开的多个第一开口，所述多个第一开口在所述衬底基板上的正投影与所述第一平坦化部在所述衬底基板上的正投影至少部分交叠。
7.根据权利要求6所述的显示面板，其中，所述连接层包括邻接的多个区域，所述多个区域中的每个区域包括所述多个第一开口中的一个第一开口和除所述一个第一开口之外的非开口区域，每个区域中的所述一个第一开口在所述衬底基板上的正投影的面积与所述每个区域在所述衬底基板上的正投影的面积之比的范围为18％至31％。
8.根据权利要求7所述的显示面板，其中，所述多个区域在所述衬底基板上的正投影的面积相同，所述多个第一开口在所述衬底基板上的正投影的面积相同。
9.根据权利要求6所述的显示面板，其中：
所述第一平坦化层包括位于所述周边区且沿着所述显示区的周边延伸的第二开口；
所述显示面板还包括：
第一导电部，位于所述第二开口中，并且位于所述电源线和所述连接层之间，所述第一导电部与所述电源线和所述连接层接触，和
像素界定层，位于所述连接层远离所述衬底基板的一侧，包括位于所述周边区的第一像素界定部，所述第一像素界定部包括彼此间隔开的多个填充部，所述多个填充部一一对应地位于所述多个第一开口中，所述阴极与所述连接层未被所述像素界定层覆盖的部分接触。
10.根据权利要求9所述的显示面板，其中：
所述栅极驱动电路包括第一时钟信号线和位于所述第一时钟信号线远离所述显示区一侧的第二时钟信号线；
所述第一平坦化部包括位于所述第一时钟信号线上方的第三开口和位于所述第二时钟信号线上方的第四开口；
所述显示面板还包括：
第二导电部，位于所述第三开口中，并且与所述第一时钟信号线接触，
第三导电部，位于所述第四开口中，并且与所述第二时钟信号线接触，
第二平坦化层，位于所述第一平坦化层远离所述衬底基板的一侧，包括：
第二平坦化部，位于所述第一平坦化部和所述连接层之间，
并且覆盖所述第二导电部和所述第三导电部，和
与所述第二平坦化部间隔开的第三平坦化部，位于所述发光控制驱动电路远离所述显示区的一侧，并且包括位于所述第一导电部上方的第五开口，所述连接层部分地位于所述第五开口中，所述连接层位于所述第三平坦化部和所述第二平坦化部之间的部分至少部分地与所述第一平坦化层接触。
11.根据权利要求10所述的显示面板，其中：
所述第二平坦化部与所述第一平坦化层接触的部分的最大厚度小于所述第三平坦化部与所述第一平坦化层接触的部分的最大厚度。
12.根据权利要求10所述的显示面板，其中：
所述第二平坦化部的厚度的大于或等于1微米、且小于1.5微米；
所述第三平坦化部的厚度大于或等于1.5微米、且小于或等于2微米。
13.根据权利要求10所述的显示面板，其中：
所述多个子像素中的至少一个子像素还包括像素驱动电路，所述像素驱动电路包括：
位于所述衬底基板靠近所述阳极一侧的第二有源层，
位于所述第二有源层远离所述衬底基板一侧的第二栅极，
位于所述第二栅极远离所述衬底基板一侧、且覆盖所述第二栅极的层间绝缘层，和
位于所述层间绝缘层远离所述衬底基板一侧的第一电极和第二电极，所述第一电极和所述第二电极电连接至所述第二有源层；所述第一平坦化层位于所述层间绝缘层远离所述衬底基板的一侧，并且还包括位于所述显示区的第六开口；
所述第二平坦化层还包括与所述第二平坦化部间隔开的第四平坦化部，位于所述第二平坦化部远离所述第三平坦化部的一侧，所述第四平坦化部包括位于所述显示区的第七开口，所述阳极部分地位于所述第七开口中，所述第二平坦化部与所述第一平坦化层接触的部分的最大厚度小于所述第四平坦化部与所述第一平坦化层接触的部分的最大厚度；
所述显示面板还包括：
第四导电部，位于所述第六开口中，并且与所述第一电极接触。
14.根据权利要求13所述的显示面板，其中：
所述第一导电部、所述第二导电部和所述第三导电部的至少一个与所述第四导电部位于同一层；
所述电源线、所述第一时钟信号线和所述第二时钟信号线中的至少一个与所述第一电极位于同一层；以及
所述连接层与所述阳极位于同一层。
15.根据权利要求13所述的显示面板，其中：
所述第一平坦化层还包括位于所述周边区的第八开口，所述第八开口位于所述栅极驱动电路与所述显示区之间；以及
所述显示面板还包括：
初始化线，位于所述层间绝缘层与所述第一平坦化层之间，并且位于所述栅极驱动电路与所述显示区之间，和
第五导电部，位于所述第八开口中，并且与所述初始化线接触。
16.根据权利要求9所述的显示面板，其中，所述像素界定层还包括：
第二像素界定部，位于所述第一像素界定部远离所述电源线的一侧，包括位于所述显示区且位于所述阳极上方的第九开口，所述发光功能层位于所述第九开口中，并且与所述阳极接触，其中：
所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘位于所述第二像素界定部在所述衬底基板上的正投影远离所述显示区的边缘与所述显示区之间，并且
所述第二像素界定部在所述衬底基板上的正投影远离所述显示区的边缘具有多个第一凹陷，所述多个第一凹陷在所述衬底基板上的正投影与所述多个第一开口在所述衬底基板上的正投影不交叠。
17.根据权利要求6所述的显示面板，其中，所述第一平坦化层包括沿着所述显示区周边延伸的第十开口，所述第十开口位于所述发光控制驱动电路和所述栅极驱动电路之间。
18.根据权利要求3所述的显示面板，其中，所述第一栅极驱动子电路包括第二组晶体管，所述第二组晶体管中的每一个包括所述第一栅极和所述第一有源层，所述第二组晶体管包括：
第一晶体管，所述第一晶体管的第一栅极电连接至被配置为提供第二时钟信号的第二时钟信号线，所述第一晶体管的第一电极区作为所述输入端；
第二晶体管，所述第二晶体管的第一栅极电连接至所述第一晶体管的第二电极区，所述第二晶体管的第一电极区电连接至所述第一晶体管的第一栅极；
第三晶体管，所述第三晶体管的第一栅极电连接至所述第一晶体管的第一栅极，所述第三晶体管的第一电极区电连接至被配置为接收第二电源电压的第二电源信号线，所述第三晶体管的第二电极区电连接至所述第二晶体管的第二电极区；
第六晶体管，所述第六晶体管的第一栅极电连接至所述第二晶体管的第二电极区、所述第三晶体管的第二电极区和所述第四晶体管的第一栅极，所述第六晶体管的第一电极区电连接至所述第四晶体管的第一电极区；
第七晶体管，所述第七晶体管的第一栅极电连接至所述第五晶体管的第一电极区，所述第七晶体管的第一电极区电连接至所述第六晶体管的第二电极区，所述第七晶体管的第二电极区电连接至所述第二晶体管的第一栅极；和
第八晶体管，所述第八晶体管的第一栅极电连接至所述第二电源信号线，所述第八晶体管的第一电极区电连接至所述第二晶体管的第一栅极，所述第八晶体管的第二电极区电连接至所述第五晶体管的第一栅极。
19.根据权利要求1-18任意一项所述的显示面板，其中，所述连接层在所述衬底基板上的正投影靠近所述显示区的边缘具有多个第二凹陷。
20.一种显示装置，包括：如权利要求1-19任意一项所述的显示面板。
CN202080001132.XA 2020-06-30 2020-06-30 显示面板和显示装置 Active CN114270528B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/099126 WO2022000232A1 (zh) 2020-06-30 2020-06-30 显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN114270528A CN114270528A (zh) 2022-04-01
CN114270528B true CN114270528B (zh) 2023-04-21

Family

ID=79317682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080001132.XA Active CN114270528B (zh) 2020-06-30 2020-06-30 显示面板和显示装置

Country Status (4)

Country Link
US (1) US11871626B2 (zh)
EP (1) EP4044244A4 (zh)
CN (1) CN114270528B (zh)
WO (1) WO2022000232A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114355690B (zh) 2022-03-16 2022-05-24 惠科股份有限公司 阵列基板及显示装置
CN117392952A (zh) * 2022-07-12 2024-01-12 北京京东方技术开发有限公司 显示基板以及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545831A (zh) * 2018-11-28 2019-03-29 上海天马微电子有限公司 显示面板和显示装置
CN110690365A (zh) * 2019-11-08 2020-01-14 京东方科技集团股份有限公司 显示基板及其显示装置
CN110767731A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 显示面板及显示装置
CN111009548A (zh) * 2018-10-05 2020-04-14 三星显示有限公司 显示设备
CN210377421U (zh) * 2019-11-15 2020-04-21 京东方科技集团股份有限公司 触控基板、触控显示基板以及触控显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573149B1 (ko) 2004-05-29 2006-04-24 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
KR100830331B1 (ko) * 2007-07-23 2008-05-16 삼성에스디아이 주식회사 유기발광 표시 장치 및 그의 제조 방법
KR20110019498A (ko) * 2009-08-20 2011-02-28 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR102158771B1 (ko) * 2013-08-08 2020-09-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102353329B1 (ko) * 2015-01-16 2022-01-19 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106997930B (zh) 2017-03-03 2019-04-12 上海天马有机发光显示技术有限公司 柔性显示面板及显示装置
KR102354977B1 (ko) * 2017-07-03 2022-01-25 삼성디스플레이 주식회사 디스플레이 장치
KR102470042B1 (ko) 2017-11-16 2022-11-24 삼성디스플레이 주식회사 표시 장치
CN108281571B (zh) 2018-03-30 2024-03-12 京东方科技集团股份有限公司 电极排气结构、电极、显示面板和显示装置
CN108550617B (zh) * 2018-06-22 2020-10-16 武汉天马微电子有限公司 一种显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009548A (zh) * 2018-10-05 2020-04-14 三星显示有限公司 显示设备
CN109545831A (zh) * 2018-11-28 2019-03-29 上海天马微电子有限公司 显示面板和显示装置
CN110767731A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 显示面板及显示装置
CN110690365A (zh) * 2019-11-08 2020-01-14 京东方科技集团股份有限公司 显示基板及其显示装置
CN210377421U (zh) * 2019-11-15 2020-04-21 京东方科技集团股份有限公司 触控基板、触控显示基板以及触控显示装置

Also Published As

Publication number Publication date
EP4044244A1 (en) 2022-08-17
WO2022000232A1 (zh) 2022-01-06
EP4044244A4 (en) 2022-11-23
US20220190090A1 (en) 2022-06-16
CN114270528A (zh) 2022-04-01
US11871626B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
US11251401B2 (en) Organic light-emitting display apparatus and fabrication method thereof
US10206276B2 (en) Flexible display and method of manufacturing the same
US9761838B2 (en) Display device having a conductive line with at least one opening
US9190457B2 (en) Organic light-emitting display device and method of manufacturing the same
US10332952B2 (en) Display unit, method of manufacturing display unit, and electronic apparatus
US10872944B2 (en) Display substrate, method of manufacturing display substrate, and display device including display substrate
US11121226B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
US11552152B2 (en) Display device including a power supply voltage wiring having openings
US9853250B2 (en) Organic light-emitting display devices and methods of manufacturing organic light-emitting display devices
US20200403047A1 (en) Display device and manufacturing method thereof
US20210143365A1 (en) Display apparatus having substrate hole
JP2015076262A (ja) 表示装置および電子機器
CN114270528B (zh) 显示面板和显示装置
US20140097418A1 (en) Organic light emitting diode display and method for manufacturing the same
CN110660839B (zh) 一种显示面板及其制备方法
CN110416274B (zh) 一种基板及其制备方法和oled显示面板
US11494019B2 (en) Touch display device, touch display panel and manufacturing method thereof
US20230422561A1 (en) Flexible Display Device and Method of Manufacturing the Same
US20230200152A1 (en) Display Device
CN114709248A (zh) 透明显示基板和透明显示装置
US20230106004A1 (en) Display device and method of fabricating the same
KR20240102554A (ko) 표시 장치
CN116209317A (zh) 显示装置
CN118234331A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant