CN114242866A - 一种垂直结构led芯片及其制作方法 - Google Patents
一种垂直结构led芯片及其制作方法 Download PDFInfo
- Publication number
- CN114242866A CN114242866A CN202111505447.0A CN202111505447A CN114242866A CN 114242866 A CN114242866 A CN 114242866A CN 202111505447 A CN202111505447 A CN 202111505447A CN 114242866 A CN114242866 A CN 114242866A
- Authority
- CN
- China
- Prior art keywords
- layer
- bonding layer
- bonding
- led chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 71
- 239000002184 metal Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000009792 diffusion process Methods 0.000 claims abstract description 41
- 238000003475 lamination Methods 0.000 claims abstract description 28
- 229910001128 Sn alloy Inorganic materials 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 71
- 229910045601 alloy Inorganic materials 0.000 claims description 28
- 239000000956 alloy Substances 0.000 claims description 28
- 230000000903 blocking effect Effects 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 10
- 229910015363 Au—Sn Inorganic materials 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910018100 Ni-Sn Inorganic materials 0.000 claims description 5
- 229910018532 Ni—Sn Inorganic materials 0.000 claims description 5
- 229910017980 Ag—Sn Inorganic materials 0.000 claims description 4
- 229910020220 Pb—Sn Inorganic materials 0.000 claims description 4
- 229910008599 TiW Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 229910000510 noble metal Inorganic materials 0.000 abstract description 5
- 230000005012 migration Effects 0.000 abstract description 4
- 238000013508 migration Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 14
- 229910002601 GaN Inorganic materials 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- 230000005855 radiation Effects 0.000 description 8
- 229910052725 zinc Inorganic materials 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 229910052741 iridium Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- -1 AlGaInP Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Abstract
本发明提供了一种垂直结构LED芯片及其制作方法,本发明提供的垂直结构LED芯片,通过在基板表面依次设置键合层、防扩散层、金属反射镜以及外延叠层;其中,所述防扩散层用于防止所述键合层的金属扩散,从而提高产品的可靠性以及外量子效率,此外,所述防扩散层层叠于所述金属反射镜的表面,亦可同步实现金属反射镜中的金属迁移;进一步地,将所述键合层设置为包括含有Sn合金的键合层,将低成本金属Sn代替贵金属Au,可明显降低LED芯片的制造成本。
Description
技术领域
本发明涉及发光二极管领域,尤其涉及一种垂直结构LED芯片及其制作方法。
背景技术
现有的发光二极管包括水平类型和垂直类型。垂直类型的发光二极管通过把半导体垒晶叠层转移到其它的基板如硅、碳化硅或金属基板上,并移除原始外延生长的衬底的工艺获得,相较于水平类型,可以有效改善外延生长衬底带来的吸光、电流拥挤或散热性差的技术问题。衬底的转移一般采用键合工艺,键合主要通过金属-金属高温高压键合,即在半导体垒晶叠层一侧与基板之间形成金属键合层。半导体垒晶叠层的另一侧提供出光侧,出光侧配置有一打线电极提供电流的注入或流出,半导体垒晶叠层的下方的基板提供电流的流出或流入,由此形成电流垂直经过半导体垒晶叠层的发光二极管。
在其制备过程,键合金属大多为Au-Au、Au-In或者Au-Sn键合等,然而,由于贵金属Au的引入会严重影响LED的成本。因此,对于如何降低LED成本是目前极为关注的一个话题。将贵金属换成较为廉价的金属是一种很好的选择,因此Ni-Sn键合得到了人们的极大关注。但是Sn作为键合金属,其在熔点以上时很容易迁移,会在高温高压的环境下突破阻挡层的阻挡作用到达外延叠层(如GaN)的表面;具体可参考图1所示的SEM图像及图2所示的FIB图像,图1及图2示意了在GaN外延层与键合层的接触界面存在着Sn金属,说明Sn扩散到了GaN表面;如此,不仅严重降低LED芯片反射层的反射率,影响芯片的光提取效率,键合金属还有可能会扩散至芯片的四周,影响LED的可靠性和稳定性。
目前,降低键合层中Sn的扩散通常通过减少Sn的厚度或降低键合时的温度、压力等。然而,如此,势必会导致在键合时降低了键合金属的流动性,导致键合完毕带来孔洞,最终影响产品的可靠性等。
有鉴于此,本发明人专门设计了一种垂直结构LED芯片及其制作方法,本案由此产生。
发明内容
本发明的目的在于提供垂直结构LED芯片及其制作方法,以解决现有的垂直结构LED芯片可靠性差的技术问题。
为了实现上述目的,本发明采用的技术方案如下:
一种垂直结构LED芯片,包括:
基板;
依次层叠于所述基板表面的键合层、防扩散层、金属反射镜以及外延叠层;其中,所述防扩散层用于防止所述键合层的金属扩散;所述外延叠层包括沿第一方向依次堆叠的第二型半导体层、有源区以及第一型半导体层;所述第一方向垂直于所述基板,并由所述基板指向所述外延叠层;
第一电极,其层叠于所述第一型半导体层背离所述有源区的一侧表面;
第二电极,其层叠于所述基板的背面。
优选地,在所述防扩散层背离所述键合层的一侧表面还设有电流阻挡层,且所述电流阻挡层环绕所述金属反射镜而设置。
优选地,所述键合层包括含有Sn合金的键合层。
优选地,所述键合层包括Ni-Sn合金、Au-Sn合金、Ni-Au-Sn合金、Pb-Ag-Sn合金和Pb-Sn合金中的一种或多种。
优选地,所述防扩散层包括Ti、Ni、Pt、TiW、Au中的一种或者几种。
优选地,所述防扩散层包括沿所述键合层表面交替堆叠的Ni层和Ti层;且所述Ni层的总厚度与所述键合层中的Sn的厚度比不小于1:9。
优选地,靠近所述键合层一侧的Ni层作为接触Ni层,其与所述键合层中的Sn的厚度比不小于1:9;且其余各Ni层的厚度小于所述接触Ni层的厚度。
优选地,所述金属反射镜可以是Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au以及Hf中的至少一种金属或者合金形成。
本发明还提供了一种垂直结构LED芯片的制作方法,用于制作上述任一项所述的垂直结构LED芯片,包括如下步骤:
S01、提供一生长衬底;
S02、层叠一外延叠层于生长衬底表面,所述外延叠层包括沿生长方向依次堆叠的第一型半导体层、有源区以及第二型半导体层;
S03、在所述第二型半导体层表面沉积电流阻挡层;
S04、通过光刻和显影工艺图形化所述电流阻挡层后,制作金属反射镜,使所述电流阻挡层环绕所述金属反射镜而设置;
S05、同步蒸镀依次形成防扩散层和键合层,所述防扩散层覆盖所述电流阻挡层和所述金属反射镜的水平表面,所述键合层形成于所述防扩散层的表面;
S06、提供一基板,且所述基板通过键合工艺与所述键合层形成一体;
S07、剥离所述生长衬底,使所述第一型半导体层裸露;
S08、在所述第一型半导体层的裸露面制作形成第一电极;
S09、在所述基板背离所述键合层的一侧表面制作形成第二电极。
优选地,所述键合层包括含有Sn合金的键合层。
优选地,所述防扩散层包括沿所述键合层表面交替堆叠的Ni层和Ti层;且所述Ni层的总厚度与所述键合层中的Sn的厚度比不小于1:9。
优选地,靠近所述键合层一侧的Ni层作为接触Ni层,其与所述键合层中的Sn的厚度比不小于1:9;且其余各Ni层的厚度小于所述接触Ni层的厚度。
经由上述的技术方案可知,本发明提供的垂直结构LED芯片,通过在基板表面依次设置键合层、防扩散层、金属反射镜以及外延叠层;其中,所述防扩散层用于防止所述键合层的金属扩散,从而提高产品的可靠性以及外量子效率,此外,所述防扩散层层叠于所述金属反射镜的表面,亦可同步实现金属反射镜中的金属迁移;进一步地,将所述键合层设置为包括含有Sn合金的键合层,将低成本金属Sn代替贵金属Au,可明显降低LED芯片的制造成本。
其次,所述防扩散层包括沿所述键合层表面交替堆叠的Ni层和Ti层;且所述Ni层的总厚度与所述键合层中的Sn的厚度比不小于1:9。根据金属Sn与Ni的原子质量、密度值,可获知,金属Ni与Sn的原子数比约为1:9,因此,当Ni层的总厚度与所述键合层中的Sn的厚度比不小于1:9时,可满足键合层的Sn与Ni形成合金,从而使键合层的金属不会扩散至所述外延叠层的表面。
进一步地,防扩散层靠近所述键合层一侧的Ni层作为接触Ni层,其与所述键合层中的Sn的厚度比不小于1:9;且其余各Ni层的厚度小于所述接触Ni层的厚度。使最靠近所述键合层一侧的接触Ni层的厚度足够厚,进而使从键合层扩散的Sn金属在第一时间与接触Ni层的Ni形成合金,其余各Ni层作为防扩散弥补,最大化地避免键合层的金属扩散至所述外延叠层的表面。
此外,在所述防扩散层背离所述键合层的一侧表面还设有电流阻挡层,且所述电流阻挡层环绕所述金属反射镜而设置,通过电流阻挡层和防扩散层对金属反射镜形成组合阻挡,实现金属反射镜中的金属迁移并保护金属反射镜的侧壁。
本发明提供的垂直结构LED芯片的制作方法,在实现上述LED芯片的有益效果的同时,其工艺制作简单、便捷,节约成本,便于生产化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有技术中垂直结构LED芯片在键合Sn后的扫描电子显微镜(SEM)图像;
图2为现有技术中垂直结构LED芯片的FIB图像;
图3为本发明实施例所提供的垂直结构LED芯片的结构示意图;
图3.1至图3.9为本发明实施例所提供的垂直结构LED芯片的制作方法步骤所对应的结构示意图;
图中符号说明:1、生长衬底,2、第一型半导体层,3、有源区,4、第二型半导体层,5、电流阻挡层,6、金属反射镜,7、防扩散层,8、键合层,9、基板,10、第一电极,11、第二电极。
具体实施方式
为使本发明的内容更加清晰,下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
一种垂直结构LED芯片,包括:
基板9;
依次层叠于基板9表面的键合层8、防扩散层7、金属反射镜6以及外延叠层;其中,防扩散层7用于防止键合层8的金属扩散;外延叠层包括沿第一方向依次堆叠的第二型半导体层4、有源区3以及第一型半导体层2;第一方向垂直于基板9,并由基板9指向外延叠层;
第一电极10,其层叠于第一型半导体层2背离有源区3的一侧表面;
第二电极11,其层叠于基板9的背面。
需要说明的是,外延叠层为通过MOCVD或其它的生长方式获得的半导体垒晶叠层,该半导体垒晶叠层为能够提供常规的如紫外、蓝、绿、黄、红、红外光等辐射的半导体材料,具体的可以是200~950nm的材料,如常见的氮化物,具体的,如氮化镓基半导体垒晶叠层,氮化镓基垒晶叠层常见有掺杂铝、铟等元素,主要提供200~550nm波段的辐射;或者常见的铝镓铟磷基或铝镓砷基半导体垒晶叠层,主要提供550~950nm波段的辐射。半导体垒晶叠层主要包括第二型半导体层4、有源区3以及第一型半导体层2。第一型半导体层2和第二型半导体层4可分别通过n型掺杂或P型掺杂以实现至少分别提供电子或空穴的材料层。n型半导体层可以掺杂有诸如Si、Ge、或者Sn的n型掺杂物,P型掺杂半导体层可以掺杂有诸如Mg、Zn、Ca、Sr、或者Ba的P型掺杂物。第二型半导体层4、有源区3以及第一型半导体层2具体可以是铝镓铟氮、氮化镓、铝镓氮、铝铟磷、铝镓铟磷或砷化镓或铝镓砷等材料制作形成。第二型半导体层4以及第一型半导体层2包括提供电子或空穴的覆盖层,以及可以包括其它层材料如电流扩展层、窗口层或欧姆接触层等,根据掺杂浓度或组分含量不同进行设置为不同的多层。有源区3为提供电子和空穴复合提供光辐射的区域,根据发光波长的不同可选择不同的材料,有源区3可以是单量子阱或多量子阱的周期性结构。通过调整有源区3中半导体材料的组成比,以期望辐射出不同波长的光。
需要说明的是,第一电极10配置在外延叠层的出光侧上。第一电极10主要包括焊盘部分,该焊盘部分主要用于正面电极封装时外部打线。正面电极的焊盘可以根据实际的打线需要设计成不同的形状,具体如圆柱状或方块或其它的多边形。作为一个优选的实施方式,正面电极还可以包括从焊盘延伸的延伸部分,该延伸部分可以以预定的图案形状被形成,并且延伸部分可以具有各种形状,具体的如条状。
本实施例中的第二电极11以整面的形式形成在基板9背面侧,本实施例的基板9为导电性支撑基板9,第一电极10与第二电极11形成在基板9的两侧,以实现电流垂直流过外延叠层,提供均匀的电流密度。
第一电极10与第二电极11优选为金属材料制成。第一电极10的焊盘部分以及延伸部分还可以包括实现与半导体外延材料之间形成良好的欧姆接触的金属材料。
本实施例中,在防扩散层7背离键合层8的一侧表面还设有电流阻挡层5,且电流阻挡层5环绕金属反射镜6而设置。
需要说明的是,电流阻挡层5包括绝缘层,包括但不限于二氧化硅。
本实施例中,键合层8包括含有Sn合金的键合层8。
本实施例中,键合层8包括Ni-Sn合金、Au-Sn合金、Ni-Au-Sn合金、Pb-Ag-Sn合金和Pb-Sn合金中的一种或多种。
本实施例中,防扩散层7包括Ti、Ni、Pt、TiW、Au中的一种或者几种。
本实施例中,防扩散层7包括沿键合层8表面交替堆叠的Ni层和Ti层;且Ni层的总厚度与键合层8中的Sn的厚度比不小于1:9。
本实施例中,靠近键合层8一侧的Ni层作为接触Ni层,其与键合层8中的Sn的厚度比不小于1:9;且其余各Ni层的厚度小于接触Ni层的厚度。
在本发明的一个实施例中,防扩散层7包括沿键合层8表面依次堆叠的接触Ni层、Ti层、第二Ni层、第二Ti层、第一Ni层、第一Ti层;其中,键合层8中Sn的厚度优选为9000A~11000A,则接触Ni层的厚度优选为2000~6000A,Ti层的厚度优选的为1000A~2000A,第二Ni层及第一Ni层的厚度优选为400~500A,第二Ti层及第一Ti层的厚度优选为100A~500A。
本实施例中,金属反射镜6可以是Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au以及Hf中的至少一种金属或者合金形成。
本发明还提供了一种垂直结构LED芯片的制作方法,用于制作上述任一项的垂直结构LED芯片,包括如下步骤:
S01、提供一生长衬底1;
其中,本发明实施例中,生长衬底1可以是但不限于蓝宝石衬底。
S02、层叠一外延叠层于生长衬底1表面,外延叠层包括沿生长方向依次堆叠的第一型半导体层2、有源区3以及第二型半导体层4;
其中,外延叠层为通过MOCVD或其它的生长方式获得的半导体垒晶叠层,该半导体垒晶叠层为能够提供常规的如紫外、蓝、绿、黄、红、红外光等辐射的半导体材料,具体的可以是200~950nm的材料,如常见的氮化物,具体的,如氮化镓基半导体垒晶叠层,氮化镓基垒晶叠层常见有掺杂铝、铟等元素,主要提供200~550nm波段的辐射;或者常见的铝镓铟磷基或铝镓砷基半导体垒晶叠层,主要提供550~950nm波段的辐射。半导体垒晶叠层主要包括第二型半导体层4、有源区3以及第一型半导体层2。第一型半导体层2和第二型半导体层4可分别通过n型掺杂或P型掺杂以实现至少分别提供电子或空穴的材料层。n型半导体层可以掺杂有诸如Si、Ge、或者Sn的n型掺杂物,P型掺杂半导体层可以掺杂有诸如Mg、Zn、Ca、Sr、或者Ba的P型掺杂物。第二型半导体层4、有源区3以及第一型半导体层2具体可以是铝镓铟氮、氮化镓、铝镓氮、铝铟磷、铝镓铟磷或砷化镓或铝镓砷等材料制作形成。第二型半导体层4以及第一型半导体层2包括提供电子或空穴的覆盖层,以及可以包括其它层材料如电流扩展层、窗口层或欧姆接触层等,根据掺杂浓度或组分含量不同进行设置为不同的多层。有源区3为提供电子和空穴复合提供光辐射的区域,根据发光波长的不同可选择不同的材料,有源区3可以是单量子阱或多量子阱的周期性结构。通过调整有源区3中半导体材料的组成比,以期望辐射出不同波长的光。
S03、在第二型半导体层4表面沉积电流阻挡层5;
其中,电流阻挡层5包括绝缘层,包括但不限于二氧化硅。
S04、通过光刻和显影工艺图形化电流阻挡层5后,制作金属反射镜6,使电流阻挡层5环绕金属反射镜6而设置;
其中,金属反射镜6可以是Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au以及Hf中的至少一种金属或者合金形成。
S05、同步蒸镀依次形成防扩散层7和键合层8,防扩散层7覆盖电流阻挡层5和金属反射镜6的水平表面,键合层8形成于防扩散层7的表面;
其中,键合层8包括含有Sn合金的键合层8;键合层8包括但不限于Ni-Sn合金、Au-Sn合金、Ni-Au-Sn合金、Pb-Ag-Sn合金和Pb-Sn合金中的一种或多种;
防扩散层7包括Ti、Ni、Pt、TiW、Au中的一种或者几种;进一步地,防扩散层7包括沿键合层8表面交替堆叠的Ni层和Ti层;且Ni层的总厚度与键合层8中的Sn的厚度比不小于1:9;
在本发明的一个实施例中,防扩散层7包括沿键合层8表面依次堆叠的接触Ni层、Ti层、第二Ni层、第二Ti层、第一Ni层、第一Ti层;其中,键合层8中Sn的厚度优选为9000A~11000A,则接触Ni层的厚度优选为2000~6000A,Ti层的厚度优选的为1000A~2000A,第二Ni层及第一Ni层的厚度优选为400~500A,第二Ti层及第一Ti层的厚度优选为100A~500A。
S06、提供一基板9,且基板9通过键合工艺与键合层8形成一体;
其中,本实施例的基板9为导电性支撑基板9。
S07、剥离生长衬底1,使第一型半导体层2裸露;
S08、在第一型半导体层2的裸露面制作形成第一电极10;
S09、在基板9背离键合层8的一侧表面制作形成第二电极11。
本实施例中的第二电极11以整面的形式形成在基板9背面侧,本实施例的基板9为导电性支撑基板9,第一电极10与第二电极11形成在基板9的两侧,以实现电流垂直流过外延叠层,提供均匀的电流密度。
第一电极10与第二电极11优选为金属材料制成。第一电极10的焊盘部分以及延伸部分还可以包括实现与半导体外延材料之间形成良好的欧姆接触的金属材料。
本实施例中,靠近键合层8一侧的Ni层作为接触Ni层,其与键合层8中的Sn的厚度比不小于1:9;且其余各Ni层的厚度小于接触Ni层的厚度。
经由上述的技术方案可知,本发明提供的垂直结构LED芯片,通过在基板9表面依次设置键合层8、防扩散层7、金属反射镜6以及外延叠层;其中,防扩散层7用于防止键合层8的金属扩散,从而提高产品的可靠性以及外量子效率,此外,防扩散层7层叠于金属反射镜6的表面,亦可同步实现金属反射镜6中的金属迁移;进一步地,将键合层8设置为包括含有Sn合金的键合层8,将低成本金属Sn代替贵金属Au,可明显降低LED芯片的制造成本。
其次,防扩散层7包括沿键合层8表面交替堆叠的Ni层和Ti层;且Ni层的总厚度与键合层8中的Sn的厚度比不小于1:9。根据金属Sn与Ni的原子质量、密度值,可获知,金属Ni与Sn的原子数比约为1:9,因此,当Ni层的总厚度与键合层8中的Sn的厚度比不小于1:9时,可满足键合层8的Sn与Ni形成合金,从而使键合层8的金属不会扩散至外延叠层的表面。
进一步地,防扩散层7靠近键合层8一侧的Ni层作为接触Ni层,其与键合层8中的Sn的厚度比不小于1:9;且其余各Ni层的厚度小于接触Ni层的厚度。使最靠近键合层8一侧的接触Ni层的厚度足够厚,进而使从键合层8扩散的Sn金属在第一时间与接触Ni层的Ni形成合金,其余各Ni层作为防扩散弥补,最大化地避免键合层8的金属扩散至外延叠层的表面。
此外,在防扩散层7背离键合层8的一侧表面还设有电流阻挡层5,且电流阻挡层5环绕金属反射镜6而设置,通过电流阻挡层5和防扩散层7对金属反射镜6形成组合阻挡,实现金属反射镜6中的金属迁移并保护金属反射镜6的侧壁。
本发明提供的垂直结构LED芯片的制作方法,在实现上述LED芯片的有益效果的同时,其工艺制作简单、便捷,节约成本,便于生产化。
本发明实施例所提供的装置,其实现原理及产生的技术效果和前述方法实施例相同,为简要描述,装置实施例部分未提及之处,可参考前述方法实施例中相应内容。所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,前述描述的系统、装置和单元的具体工作过程,均可以参考上述方法实施例中的对应过程,在此不再赘述。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (11)
1.一种垂直结构LED芯片,其特征在于,包括:
基板;
依次层叠于所述基板表面的键合层、防扩散层、金属反射镜以及外延叠层;其中,所述防扩散层用于防止所述键合层的金属扩散;所述外延叠层包括沿第一方向依次堆叠的第二型半导体层、有源区以及第一型半导体层;所述第一方向垂直于所述基板,并由所述基板指向所述外延叠层;
第一电极,其层叠于所述第一型半导体层背离所述有源区的一侧表面;
第二电极,其层叠于所述基板的背面。
2.根据权利要求1所述的垂直结构LED芯片,其特征在于,在所述防扩散层背离所述键合层的一侧表面还设有电流阻挡层,且所述电流阻挡层环绕所述金属反射镜而设置。
3.根据权利要求2所述的垂直结构LED芯片,其特征在于,所述键合层包括含有Sn合金的键合层。
4.根据权利要求1所述的垂直结构LED芯片,其特征在于,所述键合层包括Ni-Sn合金、Au-Sn合金、Ni-Au-Sn合金、Pb-Ag-Sn合金和Pb-Sn合金中的一种或多种。
5.根据权利要求3所述的垂直结构LED芯片,其特征在于,所述防扩散层包括Ti、Ni、Pt、TiW、Au中的一种或者几种。
6.根据权利要求3所述的垂直结构LED芯片,其特征在于,所述防扩散层包括沿所述键合层表面交替堆叠的Ni层和Ti层;且所述Ni层的总厚度与所述键合层中的Sn的厚度比不小于1:9。
7.根据权利要求6所述的垂直结构LED芯片,其特征在于,靠近所述键合层一侧的Ni层作为接触Ni层,其与所述键合层中的Sn的厚度比不小于1:9;且其余各Ni层的厚度小于所述接触Ni层的厚度。
8.一种垂直结构LED芯片的制作方法,其特征在于,用于制作权利要求1至7任一项所述的垂直结构LED芯片,包括如下步骤:
S01、提供一生长衬底;
S02、层叠一外延叠层于生长衬底表面,所述外延叠层包括沿生长方向依次堆叠的第一型半导体层、有源区以及第二型半导体层;
S03、在所述第二型半导体层表面沉积电流阻挡层;
S04、通过光刻和显影工艺图形化所述电流阻挡层后,制作金属反射镜,使所述电流阻挡层环绕所述金属反射镜而设置;
S05、同步蒸镀依次形成防扩散层和键合层,所述防扩散层覆盖所述电流阻挡层和所述金属反射镜的水平表面,所述键合层形成于所述防扩散层的表面;
S06、提供一基板,且所述基板通过键合工艺与所述键合层形成一体;
S07、剥离所述生长衬底,使所述第一型半导体层裸露;
S08、在所述第一型半导体层的裸露面制作形成第一电极;
S09、在所述基板背离所述键合层的一侧表面制作形成第二电极。
9.根据权利要求8所述的垂直结构LED芯片的制作方法,其特征在于,所述键合层包括含有Sn合金的键合层。
10.根据权利要求9所述的垂直结构LED芯片的制作方法,其特征在于,所述防扩散层包括沿所述键合层表面交替堆叠的Ni层和Ti层;且所述Ni层的总厚度与所述键合层中的Sn的厚度比不小于1:9。
11.根据权利要求9所述的垂直结构LED芯片的制作方法,其特征在于,靠近所述键合层一侧的Ni层作为接触Ni层,其与所述键合层中的Sn的厚度比不小于1:9;且其余各Ni层的厚度小于所述接触Ni层的厚度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111505447.0A CN114242866B (zh) | 2021-12-10 | 2021-12-10 | 一种垂直结构led芯片及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111505447.0A CN114242866B (zh) | 2021-12-10 | 2021-12-10 | 一种垂直结构led芯片及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114242866A true CN114242866A (zh) | 2022-03-25 |
CN114242866B CN114242866B (zh) | 2024-01-26 |
Family
ID=80754706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111505447.0A Active CN114242866B (zh) | 2021-12-10 | 2021-12-10 | 一种垂直结构led芯片及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114242866B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115498088A (zh) * | 2022-11-16 | 2022-12-20 | 镭昱光电科技(苏州)有限公司 | 微型发光二极管及制备方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190055A (ja) * | 1996-12-24 | 1998-07-21 | Rohm Co Ltd | 半導体発光素子 |
JP2000058577A (ja) * | 1998-08-17 | 2000-02-25 | Fujitsu Ltd | 半導体装置 |
US20110101304A1 (en) * | 2008-04-16 | 2011-05-05 | June O Song | Light-emitting device and fabricating method thereof |
KR20140026071A (ko) * | 2012-08-24 | 2014-03-05 | 엘지이노텍 주식회사 | 발광 소자 |
CN106449955A (zh) * | 2016-11-17 | 2017-02-22 | 映瑞光电科技(上海)有限公司 | 一种垂直结构发光二极管及其制造方法 |
US20170226633A1 (en) * | 2016-02-08 | 2017-08-10 | International Business Machines Corporation | Energy release using tunable reactive materials |
CN108198926A (zh) * | 2018-01-31 | 2018-06-22 | 南昌大学 | 一种薄膜型AlGaInP发光二极管芯片及其制备方法 |
CN109192823A (zh) * | 2018-09-27 | 2019-01-11 | 佛山市国星半导体技术有限公司 | 一种垂直结构led芯片及其制作方法 |
-
2021
- 2021-12-10 CN CN202111505447.0A patent/CN114242866B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190055A (ja) * | 1996-12-24 | 1998-07-21 | Rohm Co Ltd | 半導体発光素子 |
JP2000058577A (ja) * | 1998-08-17 | 2000-02-25 | Fujitsu Ltd | 半導体装置 |
US20110101304A1 (en) * | 2008-04-16 | 2011-05-05 | June O Song | Light-emitting device and fabricating method thereof |
KR20140026071A (ko) * | 2012-08-24 | 2014-03-05 | 엘지이노텍 주식회사 | 발광 소자 |
US20170226633A1 (en) * | 2016-02-08 | 2017-08-10 | International Business Machines Corporation | Energy release using tunable reactive materials |
CN106449955A (zh) * | 2016-11-17 | 2017-02-22 | 映瑞光电科技(上海)有限公司 | 一种垂直结构发光二极管及其制造方法 |
CN108198926A (zh) * | 2018-01-31 | 2018-06-22 | 南昌大学 | 一种薄膜型AlGaInP发光二极管芯片及其制备方法 |
CN109192823A (zh) * | 2018-09-27 | 2019-01-11 | 佛山市国星半导体技术有限公司 | 一种垂直结构led芯片及其制作方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115498088A (zh) * | 2022-11-16 | 2022-12-20 | 镭昱光电科技(苏州)有限公司 | 微型发光二极管及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114242866B (zh) | 2024-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7274040B2 (en) | Contact and omnidirectional reflective mirror for flip chipped light emitting devices | |
EP2426743B1 (en) | GaN compound semiconductor light emitting element and method of manufacturing the same | |
US7557379B2 (en) | Light emitting devices having a roughened reflective bond pad and methods of fabricating light emitting devices having roughened reflective bond pads | |
US20120187372A1 (en) | Contact for a semiconductor light emitting device | |
US20040026709A1 (en) | Gan-based light emitting-diode chip and a method for producing a luminescent diode component | |
US10763392B2 (en) | Light emitting device | |
JP2012028828A (ja) | ルミネセンスダイオードチップの製造方法およびルミネセンスダイオード素子 | |
JP2012212929A (ja) | InGaAlN発光装置とその製造方法 | |
US20130264539A1 (en) | Light-Emitting Diode with Current-Spreading Region | |
US20230044446A1 (en) | Light emitting device | |
US9048348B2 (en) | Method of separating substrate and method of fabricating semiconductor device using the same | |
US20180033912A1 (en) | Iii-p light emitting device with a superlattice | |
CN114242866B (zh) | 一种垂直结构led芯片及其制作方法 | |
EP3216062B1 (en) | Light emitting device with trenches beneath a top contact | |
US20230034297A1 (en) | Semiconductor light-emitting element | |
JP2017069282A (ja) | 半導体発光素子及びその製造方法 | |
KR20090109598A (ko) | 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법 | |
KR20090111889A (ko) | 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법 | |
WO2016158093A1 (ja) | 窒化物半導体発光素子 | |
KR101777263B1 (ko) | 발광소자 및 그 발광 소자의 제조 방법 | |
CN216354260U (zh) | 一种垂直结构led芯片 | |
JP2016092235A (ja) | 半導体発光素子 | |
TW202013766A (zh) | 半導體元件以及其相關之製造方法 | |
CN216624313U (zh) | 一种具有波导应变的外延结构、led芯片 | |
CN114005920A (zh) | 一种垂直结构led芯片及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |