CN114223017A - 用于dram及3d nand装置的设计辅助检验 - Google Patents

用于dram及3d nand装置的设计辅助检验 Download PDF

Info

Publication number
CN114223017A
CN114223017A CN202080056478.XA CN202080056478A CN114223017A CN 114223017 A CN114223017 A CN 114223017A CN 202080056478 A CN202080056478 A CN 202080056478A CN 114223017 A CN114223017 A CN 114223017A
Authority
CN
China
Prior art keywords
processor
region
interest
cell
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080056478.XA
Other languages
English (en)
Inventor
俊青·珍妮·黄
李胡成
S·S·帕克
李晓春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN114223017A publication Critical patent/CN114223017A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/11—Region-based segmentation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8887—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Pathology (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

运用用于DRAM及3D NAND检验的所公开系统及方法，基于检验工具的输出接收晶片的图像。接收所述晶片上的多个存储器装置的设计的几何测量。基于所述几何测量确定具有更高检验灵敏度的关注区域。

Description

用于DRAM及3D NAND装置的设计辅助检验
技术领域
本公开涉及半导体装置的检验。
背景技术
半导体制造产业的演进对良率管理及特定来说计量及检验系统提出越来越高的要求。临界尺寸不断缩小，但产业需要减少实现高良率、高价值生产的时间。最小化从检测到良率问题到解决所述问题的总时间确定半导体制造商的投资回报率。
制造例如逻辑及存储器装置的半导体装置通常包含使用大量制造工艺处理半导体晶片以形成半导体装置的各种特征及多个层级。例如，光刻是涉及将图案从光罩转印到布置在半导体晶片上的光致抗蚀剂的半导体制造工艺。半导体制造工艺的额外实例包含但不限于化学机械抛光(CMP)、蚀刻、沉积及离子植入。可在单个半导体晶片上的布置中制造多个半导体装置，将所述半导体装置分离成个别半导体装置。
在半导体制造期间的各个步骤使用检验工艺来检测晶片上的缺陷以促成制造工艺中的更高良率及因此更高利润。检验始终为制造例如集成电路(IC)的半导体装置的重要部分。然而，随着半导体装置尺寸的减小，检验对于成功制造可接受半导体装置变得甚至更为重要，这是因为较小缺陷可能引起装置发生故障。例如，随着半导体装置尺寸的减小，大小减小的缺陷的检测已成为必要，这是因为甚至相对较小缺陷仍可引起半导体装置中的非所要像差。
然而，随着设计规则缩小，半导体制造工艺可更接近于工艺的性能能力的限制操作。另外，随着设计规则的缩小，较小缺陷可能影响装置的电参数，这驱使更灵敏的检验。随着设计规则的缩小，通过检验检测到的潜在良率相关缺陷的群体急剧增长，且通过检验检测到的扰乱点(nuisance)缺陷的群体也急剧增加。因此，可在晶片上检测到更多缺陷，且校正工艺以消除所有缺陷可为困难的且昂贵的。确定哪些缺陷实际上影响装置的电参数及良率可允许工艺控制方法专注于所述缺陷同时在很大程度上忽略其它缺陷。此外，在较小设计规则下，工艺诱发的故障在一些情况中趋于为系统性的。即，工艺诱发的故障趋于在通常在设计内重复许多次的预定设计图案处发生故障。空间系统缺陷、电相关缺陷的消除可能影响良率。由于装置工艺的性质，缺陷所驻留之处的噪声特性及/或发生缺陷的概率取决于距特定设计图案的几何距离而不同。例如，DRAM或3D NAND单元区域的边界趋于远比内部单元区域嘈杂，且缺陷密度趋于比近边界区域中高得多。因此，需要用于与几何位置相关的缺陷检测的新策略。
存储器装置(例如动态随机存取存储器(DRAM)及3D NAND装置)可尤其难以检验。存储器装置可缺少逻辑装置中存在的若干对准目标。也不存在从存储器装置的图像确定设计是什么的简单方式。例如，可能难以找到结构的中心或结构的某些边缘。先前，跨所有结构以相同灵敏度执行检验。针对DRAM执行旧有阵列检验，这可能难以执行，因为半导体制造商可能未共享DRAM装置的设计文件。此外，阵列周围的逻辑区域通常归因于阵列区中的光匮乏而饱和。此可能导致不良像素设计对准(PDA)。运用此技术，所关注缺陷(DOI)与扰乱点之间可能没有区别。
图1说明包含线及空间图案的示范性DRAM存储器块。目标为分离在修整(trim)(即，图1的右下角中所展示的粗虚线)外部的缺陷。每一单元可具有微米级的尺寸300。并像(binning)大小301可从数十纳米到数百纳米或为微米级。目标可为分离定位在单元边缘(在x及y两者上)上的缺陷与定位在单元主体上的缺陷。
图2说明包含接触孔或插塞的示范性DRAM存储器块。每一单元可具有微米级的尺寸300。并像大小301可从数十纳米到数百纳米或为微米级。目标可为将边缘的两个接触件与中心分离。另一目标可为分离定位在单元边缘(在x及y两者上)上的缺陷与定位在单元主体上的缺陷。
还对3D NAND执行旧有阵列检验，但旧有阵列检验无法识别缺陷来自哪些接触行。由于3D NAND单元的规模较大，因此3D NAND单元检验可能无法使用某些检验技术。基于图像的检验可能无法处置跨具有3D NAND单元的晶片的工艺变动。可在建立时分离DOI，这是因为在将分类器应用于整个晶片时，来自不同接触行的DOI可混合在一起。
图3说明包含接触孔或插塞的示范性3D NAND块。目标可为分离边缘的两个接触件与中心区且可以不同方式对每一行进行并像。另一目标可为分离定位在边缘行接触件上的缺陷与定位在内部行接触件上的缺陷。外围(Peri)可提供良好图案但在不同于单元的高度。因此，外围无法用于PDA。图3中的单元1及单元2的尺寸在X方向及Y方向上可为数千微米的尺度。
因此，需要用于检验存储器装置的经改进方法及系统。
发明内容
在第一实施例中，提供一种系统。所述系统包含检验工具及与所述检验工具电子通信的处理器。所述检验工具包含：能量源，其经配置以生成引导到晶片的能量；及检测器，其经配置以检测来自所述晶片的能量且响应于所检测的所述能量生成输出。所述处理器经配置以：基于所述输出接收所述晶片的图像；接收所述晶片上的多个存储器装置的设计的几何测量；及基于所述几何测量确定具有更高检验灵敏度的关注区域。
在例子中，所述存储器装置中的每一者为3D NAND单元。所述几何测量可为接触行之间的距离、沟槽之间的距离或虚设区域的位置中的一或多者。所述处理器可经配置以将所述关注区域应用于所述存储器装置的接触行。
在例子中，所述存储器装置中的每一者为DRAM单元。所述几何测量可为距外围的中心的单元轮廓距离中的一或多者。可将所述关注区域应用于修整区域或具有关键缺陷的区域。所述处理器可经配置以将所述关注区域应用于所述存储器装置。所述处理器还可进一步经配置以：在X方向上扩展工作规模(job size)以涵盖至少两个阵列单元；确定覆盖分页且识别单元边界的子扫描带；及相对于不具有外围相交处的另一子扫描带确定所述单元边界的图案设计对准失真及位置。
在第二实施例中，提供一种方法。所述方法包括：使用检验工具检验晶片：在处理器处从所述检验工具接收所述晶片的图像；在所述处理器处接收所述晶片上的多个存储器装置的设计的几何测量；及使用所述处理器基于所述几何测量确定具有更高检验灵敏度的关注区域。
在例子中，所述存储器装置中的每一者为3D NAND单元。所述几何测量可为接触行之间的距离、沟槽之间的距离或虚设区域的位置中的一或多者。所述方法可进一步包含使用所述处理器将所述关注区域应用于所述存储器装置的接触行。
在例子中，所述存储器装置中的每一者为DRAM单元。所述几何测量可为距外围的中心的单元轮廓距离中的一或多者。可将所述关注区域应用于修整区域或具有关键缺陷的区域。所述方法可进一步包含使用所述处理器将所述关注区域应用于所述存储器装置。所述方法还可进一步包含：使用所述处理器在X方向上扩展工作规模以涵盖至少两个阵列单元；使用所述处理器确定覆盖分页且识别单元边界的子扫描带；及使用所述处理器相对于不具有外围相交处的另一子扫描带确定所述单元边界的图案设计对准失真及位置。
附图说明
为更完全理解本公开的性质及目的，应参考结合附图进行的以下详细描述，其中：
图1说明示范性DRAM存储器块；
图2说明示范性DRAM存储器块；
图3是示范性3D NAND块；
图4是根据本公开的方法的实施例的流程图；
图5说明根据本公开的DRAM装置检验的实施例；
图6是根据本公开的系统的实施例；
图7说明指派给不同区的不同接触行；及
图8说明经计算分页中心。
具体实施方式
尽管将依据特定实施例描述所主张的标的物，但其它实施例(包含未提供本文中所阐述的所有优点及特征的实施例)也在本公开的范围内。可在不脱离本公开的范围的情况下作出各种结构、逻辑、工艺步骤及电子改变。因此，仅参考所附权利要求书来定义本公开的范围。
本文中所公开的实施例提供存储器装置(例如DRAM及3D NAND结构)的检验的改进的灵敏度。使用本文中所公开的设计辅助检验，可将不同阈值应用于不同结构。DRAM 的改进灵敏度可具备来自半导体制造商的有限设计信息。对于3D NAND，可使用设计信息以更好的灵敏度分离不同接触行。
图4是方法100的实施例的流程图。在101，使用检验工具检验晶片。在102，在处理器处接收晶片的图像。图像可包含装置，例如图1到3或图5中所说明的装置。在 103，在处理器处接收晶片上的存储器装置的设计的几何测量。在104，使用处理器基于几何测量确定具有更高检验灵敏度的关注区域。
在例子中，方法100中的存储器装置中的每一者为3D NAND单元。几何测量可为接触行之间的距离、沟槽之间的距离或虚设区域的位置中的一或多者，或其它信息。虚设区域的位置可相对于沟槽。这些几何测量可基于装置或晶片的设计数据。
在使用3D NAND的实例中，可基于设计信息确定Y方向上的单元间距。可使用光学图像来确定沟槽(即，两个单元块之间的空白区域)位置及其周期性，例如通过使用在 Y方向上的每一点处沿着X方向的图像强度或图像灰阶变动。基于设计信息的Y方向上的单元间距应与从光学图像提取的周期性匹配。
可使用处理器将关注区域应用于存储器装置的接触行。因此，可从Y方向上的设计确定单元间距，且可从Y方向上的图像确定周期性。可基于例如沟槽所在之处来放置关注区域。
3D NAND单元的此实施例可在设计信息可用时使用设计信息。在建立期间，可提供一或多个3D NAND单元的一或多个几何测量。使用设计信息用于检验，工艺不变算法可识别缺陷来自哪一接触行且将不同灵敏度应用于不同接触行。因此，可检验子区。通过识别例如沟槽、虚设区域及每一接触行的位置且通过将灵敏度区域组织为子区，可实现3D NAND单元检验的更好灵敏度。更好灵敏度及更相关3D NAND检验可导致良率改进。
图7说明将不同接触行指派给不同区的实施例。可基于几何测量数据指派接触行。
在例子中，存储器装置中的每一者为DRAM单元。几何测量可为距外围的中心的单元轮廓距离中的一或多者。可使用处理器将关注区域应用于存储器装置。
DRAM单元的此实施例可在设计信息可用时使用设计信息。在建立期间，可针对一或多个单元区提供关于到中心的单元轮廓距离的信息。可基于设计信息确定此信息。使用设计信息，在X方向上扩展工作规模以涵盖两个以上阵列单元。可找到覆盖分页的子扫描带。分页为单元块中间的空间。可实时(on-the-fly)识别单元边界。单元边界的PDA 失真及位置可实时传播到不具有外围相交处的子扫描带。在例子中，“实时”意味着在运行时间期间或在检验过程期间。可放置修整区域及/或关键缺陷的所关注区域(AOI)。修整区域及/或AOI可被指派更高灵敏度。可使用处理器来执行这些功能。
在例子中，从帧图像确定DRAM单元块的中心的位置。接着，可确定来自设计的分页中心与来自图像的经计算分页中心之间的偏移。可将偏移应用于运行时间内容背景屏蔽，其具有AOI及单元边缘的关注区域清晰度。
在例子中，可使用DRAM结构上的十字巷道(cross-street)的中心来识别形成十字巷道的四个不同单元块的四个隅角。这在图8中展示。可使用此信息来锚定单元边缘关注区域。可相对于图像的其余部分将不同灵敏度应用于关注区域。
即使提供不完整或少量设计信息，仍可使用用于DRAM单元的此技术。可使用单元块大小来代替或增补设计数据。通过在没有详细设计信息的情况下且在具有不良PDA 质量的光条件下识别单元区的轮廓，可实现DRAM单元检验的更好灵敏度。更好灵敏度可导致更相关的DRAM检验用于良率改进。
当将关注区域应用于DRAM存储器装置时，可在X方向上扩展工作规模以涵盖至少两个阵列单元。在此例子中，可将关注区域应用于修整区域及/或具有关键缺陷的区域。
图5说明DRAM装置检验的实施例。针对每一单元区提供到外围的中心的单元轮廓距离信息。针对检验，在X方向上扩展工作规模以涵盖两个以上阵列单元。这在图5 中通过阴影矩形展示，在子扫描带0中以虚线勾勒所述阴影矩形中的一者。找到覆盖分页的子扫描带且实时识别单元边界。例如，子扫描带3(以虚线勾勒它们中的一者)覆盖分页。单元边界的PDA失真及位置实时传播到不具有外围相交处的子扫描带。修整区域(在子扫描带1中以虚线勾勒它们中的一者)可经放置且被指派更高灵敏度。
图6是系统200的实施例，系统200可为检验工具。系统200包含基于光学的子系统201。一般来说，基于光学的子系统201经配置用于通过将光引导到样品202(或用光在样品202上方扫描)且检测来自样品202的光而针对样品202生成基于光学的输出。在一个实施例中，样品202包含晶片。晶片可包含此项技术中已知的任何晶片。
在图6中所展示的系统200的实施例中，基于光学的子系统201包含经配置以将光引导到样品202的照明子系统。照明子系统包含可将能量引导到样品202处的至少一个能量源。例如，如图6中所展示，照明子系统包含光源203。在一个实施例中，照明子系统经配置以按一或多个入射角将光引导到样品202，所述入射角可包含一或多个倾斜角及/或一或多个法向角。例如，如图6中所展示，来自光源203的光按倾斜入射角引导穿过光学元件204及接着透镜205而到样品202。倾斜入射角可包含任何合适的倾斜入射角，此可取决于例如样品202的特性而变化。
基于光学的子系统201可经配置以在不同时间按不同入射角将光引导到样品202。例如，基于光学的子系统201可经配置以更改照明子系统的一或多个元件的一或多个特性，使得光可按不同于图6中所展示的入射角的入射角引导到样品202。在一个此实例中，基于光学的子系统201可经配置以使光源203、光学元件204及透镜205移动，使得光按不同倾斜入射角或法向(或近法向)入射角引导到样品202。
在一些例子中，基于光学的子系统201可经配置以在相同时间按多于一个入射角将光引导到样品202。例如，照明子系统可包含多于一个照明通道，照明通道中的一者可包含如图6中所展示的光源203、光学元件204及透镜205，且照明通道中的另一者(未展示)可包含类似元件(其可以不同方式配置或以相同方式配置)或可包含至少光源及可能一或多个其它组件(例如本文中进一步描述的组件)。如果此光在与其它光相同的时间引导到样品，那么按不同入射角引导到样品202的光的一或多个特性(例如，波长、偏光等)可不同，使得可在(若干)检测器处将源从按不同入射角照明样品202的光彼此区分。
在另一例子中，照明子系统可包含仅一个光源(例如，图6中所展示的光源203)且来自光源的光可通过照明子系统的一或多个光学元件(未展示)分离成不同光学路径(例如，基于波长、偏光等)。接着，可将不同光学路径中的每一者中的光引导到样品202。多个照明通道可经配置以在相同时间或不同时间(例如，当使用不同照明通道来循序照明样品时)将光引导到样品202。在另一例子中，相同照明通道可经配置以在不同时间将具有不同特性的光引导到样品202。例如，在一些例子中，光学元件204可配置为光谱滤光片，且可以多种不同方式(例如，通过换出光谱滤光片)改变光谱滤光片的性质，使得可在不同时间将不同波长的光引导到样品202。照明子系统可具有此项技术中已知的用于循序或同时按不同或相同入射角将具有不同或相同特性的光引导到样品202的任何其它合适的配置。
在一个实施例中，光源203可包含宽带等离子体(BBP)源。以此方式，由光源203 生成且引导到样品202的光可包含宽带光。然而，光源可包含任何其它合适的光源，例如激光。激光可包含此项技术中已知的任何合适的激光，且可经配置以生成在此项技术中已知的任一或多个合适的波长下的光。另外，激光可经配置以生成单色或近单色的光。以此方式，激光可为窄带激光。光源203还可包含生成在多个离散波长或波带下的光的多色光源。
来自光学元件204的光可通过透镜205聚焦到样品202上。尽管透镜205在图6中被展示为单个折射光学元件，但应理解，实际上，透镜205可包含组合地将来自光学元件的光聚焦到样品的若干折射及/或反射光学元件。在图6中展示且在本文中描述的照明子系统可包含任何其它合适的光学元件(未展示)。此类光学元件的实例包含但不限于(若干)偏光组件、(若干)光谱滤光片、(若干)空间滤光片、(若干)反射光学元件、(若干)变迹器、(若干)光束分离器(例如光束分离器213)、(若干)孔隙及类似者，其可包含此项技术中已知的任何此类合适的光学元件。另外，基于光学的子系统201可经配置以基于待用于生成基于光学的输出的照明类型来更改照明子系统的元件中的一或多者。
基于光学的子系统201还可包含经配置以引起光在样品202上方扫描的扫描子系统。例如，基于光学的子系统201可包含载物台206，在基于光学的输出生成期间，样品202安置在载物台206上。扫描子系统可包含可经配置以使样品202移动使得光可在样品202 上方扫描的任何合适的机械及/或机器人组合件(其包含载物台206)。另外或替代地，基于光学的子系统201可经配置使得基于光学的子系统201的一或多个光学元件执行光在样品202上方的一些扫描。光可以任何合适的方式(例如以蛇形路径或以螺旋路径)在样品202上方扫描。
基于光学的子系统201进一步包含一或多个检测通道。一或多个检测通道中的至少一者包含检测器，所述检测器经配置以检测归因于样品202通过子系统的照明而来自样品202的光，且响应于经检测光而生成输出。例如，图6中所展示的基于光学的子系统 201包含两个检测通道，一个通道由集光器207、元件208及检测器209形成且另一个通道由集光器210、元件211及检测器212形成。如图6中所展示，两个检测通道经配置以按不同收集角收集及检测光。在一些例子中，两个检测通道经配置以检测散射光，且检测通道经配置以检测按不同角度从样品202散射的光。然而，检测通道中的一或多者可经配置以检测来自样品202的另一类型的光(例如，反射光)。检测器209可响应于所检测的能量而生成输出。
如图6中进一步展示，两个检测通道被展示为定位在纸平面中且照明子系统也被展示定位在纸平面中。因此，在此实施例中，两个检测通道定位在(例如，居中在)入射平面中。然而，检测通道中的一或多者可定位在入射平面外。例如，由集光器210、元件 211及检测器212形成的检测通道可经配置以收集及检测从入射平面散射的光。因此，此检测通道通常可被称为“侧”通道，且此侧通道可居中在大体上与入射平面垂直的平面中。
尽管图6展示包含两个检测通道的基于光学的子系统201的实施例，但基于光学的子系统201可包含若干不同检测通道(例如，仅一个检测通道或两个或更多个检测通道)。在一个此例子中，由集光器210、元件211及检测器212形成的检测通道可形成如上文所描述的一个侧通道，且基于光学的子系统201可包含形成为定位在入射平面的相对侧上的另一侧通道的额外检测通道(未展示)。因此，基于光学的子系统201可包含检测通道，所述检测通道包含集光器207、元件208及检测器209且居中在入射平面中，且经配置以收集及检测成法向于或接近法向于样品202表面的(若干)散射角的光。因此，此检测通道通常可被称为“顶部”通道，且基于光学的子系统201还可包含如上文描述般配置的两个或更多个侧通道。因而，基于光学的子系统201可包含至少三个通道(即，一个顶部通道及两个侧通道)，且至少三个通道中的每一者具有其自身的集光器，所述集光器中的每一者经配置以收集成不同于其它集光器中的每一者的散射角的光。
如上文进一步描述，包含在基于光学的子系统201中的检测通道中的每一者可经配置以检测散射光。因此，图6中所展示的基于光学的子系统201可经配置用于样品202 的暗场(DF)输出生成。然而，基于光学的子系统201还可或替代地包含经配置用于样品 202的明场(BF)输出生成的(若干)检测通道。换句话说，基于光学的子系统201可包含经配置以检测从样品202镜面反射的光的至少一个检测通道。因此，本文中所描述的基于光学的子系统201可经配置用于仅DF成像、仅BF成像或DF及BF成像两者。尽管集光器中的每一者在图6中被展示为单折射光学元件，但应理解，集光器中的每一者可包含一或多个折射光学裸片及/或一或多个反射光学元件。
一或多个检测通道可包含此项技术中已知的任何合适的检测器。例如，检测器可包含光电倍增管(PMT)、电荷耦合装置(CCD)、时间延迟积分(TDI)相机及此项技术中已知的任何其它合适的检测器。检测器还可包含非成像检测器或成像检测器。以此方式，如果检测器为非成像检测器，那么检测器中的每一者可经配置以检测散射光的特定特性(例如强度)，但可未经配置以检测依据成像平面内的位置而变化的此类特性。因而，由包含在基于光学的子系统的检测通道中的每一者中的检测器中的每一者生成的输出可为信号或数据而非图像信号或图像数据。在此类例子中，处理器(例如处理器214)可经配置以从检测器的非成像输出生成样品202的图像。然而，在其它例子中，检测器可配置为经配置以生成成像信号或图像数据的成像检测器。因此，基于光学的子系统可经配置以按若干方式生成本文中所描述的光学图像或其它基于光学的输出。
应注意，本文中提供图6以大体上说明可包含在本文中所描述的系统实施例中或可生成由本文中所描述的系统实施例使用的基于光学的输出的基于光学的子系统201的配置。如在设计商业输出获取系统时所通常执行，本文中所描述的基于光学的子系统201 配置可经更改以优化基于光学的子系统201的性能。另外，本文中所描述的系统可使用现有系统实施(例如，通过将本文中所描述的功能性添加到现有系统)。对于一些此类系统，本文中所描述的方法可提供为系统的任选功能性(例如，除系统的其它功能性之外)。替代地，本文中所描述的系统可设计为全新系统。
处理器214可以任何合适的方式(例如，经由一或多个传输媒体，其可包含有线及/或无线传输媒体)耦合到系统200的组件，使得处理器214可接收输出。处理器214可经配置以使用输出执行若干功能。系统200可从处理器214接收指令或其它信息。处理器 214及/或电子数据存储单元215视情况可与晶片检验工具、晶片计量工具或晶片重检工具(未说明)电子通信，以接收额外信息或发送指令。例如，处理器214及/或电子数据存储单元215可与SEM电子通信。
本文中所描述的处理器214、(若干)其它系统或(若干)其它子系统可为各种系统的部分，包含个人计算机系统、图像计算机、主计算机系统、工作站、网络器具、因特网器具或其它装置。(若干)子系统或(若干)系统还可包含此项技术中已知的任何合适的处理器，例如并行处理器。另外，(若干)子系统或(若干)系统可包含具有高速处理及软件的平台作为独立工具或联网工具中的任一者。
处理器214及电子数据存储单元215可安置在系统200或另一装置中或以其它方式成为系统200或另一装置的部分。在实例中，处理器214及电子数据存储单元215可为独立控制单元的部分或在集中式质量控制单元中。可使用多个处理器214或电子数据存储单元215。
在实践中，处理器214可通过硬件、软件及固件的任何组合实施。同样地，如本文中所描述的其功能可通过一个单元执行，或在不同组件间划分，所述组件中的每一者继而可通过硬件、软件及固件的任何组合实施。处理器214实施各种方法及功能的程序代码或指令可存储在可读存储媒体(例如电子数据存储单元215中的存储器或其它存储器) 中。
如果系统200包含多于一个处理器214，那么不同子系统可彼此耦合，使得可在子系统之间发送图像、数据、信息、指令等。例如，一个子系统可通过任何合适的传输媒体耦合到(若干)额外子系统，所述传输媒体可包含此项技术中已知的任何合适的有线及/ 或无线传输媒体。此类子系统中的两者或更多者也可通过共享计算机可读存储媒体(未展示)有效耦合。
处理器214可经配置以使用系统200的输出或其它输出执行若干功能。例如，处理器214可经配置以将输出发送到电子数据存储单元215或另一存储媒体。处理器214可如本文中描述那样进一步配置。
处理器214可根据本文中所描述的实施例中的任一者配置。处理器214还可经配置以使用系统200的输出或使用来自其它来源的图像或数据来执行其它功能或额外步骤。
系统200的各种步骤、功能及/或操作以及本文中所公开的方法通过以下中的一或多者实行：电子电路、逻辑门、多路复用器、可编程逻辑装置、ASIC、模拟或数字控制件 /开关、微控制器或计算系统。实施方法(例如本文中所描述的方法)的程序指令可经由载体媒体传输或存储在载体媒体上。载体媒体可包含存储媒体，例如只读存储器、随机存取存储器、磁盘或光盘、非易失性存储器、固态存储器、磁带及类似者。载体媒体可包含传输媒体，例如电线、缆线或无线传输链路。例如，可通过单处理器214或替代地多个处理器214来实行在本公开各处描述的各种步骤。此外，系统200的不同子系统可包含一或多个计算或逻辑系统。因此，上文描述不应被解释为对本公开的限制而是仅为说明。
在例子中，处理器214与系统200通信。处理器214经配置以：基于所述输出接收晶片的图像；接收晶片上的多个存储器装置的设计的几何测量；及基于几何测量确定具有更高检验灵敏度的关注区域。存储器装置中的每一者可为3D NAND单元或DRAM单元。对于3DNAND单元，几何测量为接触行之间的距离、沟槽之间的距离或虚设区域的位置中的一或多者。处理器214经配置以将关注区域应用于存储器装置的接触行。对于DRAM单元，几何测量为距外围的中心的单元轮廓距离中的一或多者。处理器214 经配置以将关注区域应用于存储器装置。处理器214可进一步经配置以：在X方向上扩展工作规模以涵盖至少两个阵列单元；确定覆盖分页且识别单元边界的子扫描带；及针对不具有外围相交处的另一子扫描带确定单元边界的PDA失真及位置。可将关注区域应用于修整区域或具有关键缺陷的区域。还可执行本文中所描述的其它操作。
额外实施例涉及一种非暂时性计算机可读媒体，其存储可在控制器上执行用于执行如本文中所公开的检验的计算机实施方法的程序指令。特定来说，如图6中展示，电子数据存储单元215或其它存储媒体可含有包含可在处理器214上执行的程序指令的非暂时性计算机可读媒体。计算机实施方法可包含本文中所描述的任何(若干)方法(包含方法 100)的任何(若干)步骤。
程序指令可以各种方式的任何方法实施，包含基于程序的技术、基于组件的技术及 /或面向对象技术等。例如，可视需要使用ActiveX控件、C++对象、JavaBeans、微软基础类别(MFC)、流式传输SIMD扩展(SSE)或其它技术或方法来实施程序指令。
虽然公开为具有光学检验工具，但本文中所公开的实施例还可配合电子束检验工具一起使用。因此，能量源可产生电子束而非光束。
虽然公开为具有3D NAND及DRAM装置，但其它存储器装置或其它半导体结构也可获益于本文中所公开的实施例。
X方向及Y方向可重本文中所说明的实例反转。
尽管已参考一或多个特定实施例描述本公开，但将理解，可在不脱离本公开的范围的情况下进行本公开的其它实施例。因此，本公开被视为仅受限于所附权利要求书及其合理解释。

Claims (20)

1.一种系统，其包括：
检验工具，其包含：
能量源，其经配置以生成引导到晶片的能量；及
检测器，其经配置以检测来自所述晶片的能量且响应于所检测的所述能量生成输出；及
处理器，其与所述检验工具电子通信，其中所述处理器经配置以：
基于所述输出接收所述晶片的图像；
接收所述晶片上的多个存储器装置的设计的几何测量；及
基于所述几何测量确定具有更高检验灵敏度的关注区域。
2.根据权利要求1所述的系统，其中所述存储器装置中的每一者为3D NAND单元。
3.根据权利要求2所述的系统，其中所述几何测量为接触行之间的距离、沟槽之间的距离或虚设区域的位置中的一或多者。
4.根据权利要求2所述的系统，其中所述处理器经配置以将所述关注区域应用于所述存储器装置的接触行。
5.根据权利要求1所述的系统，其中所述存储器装置中的每一者为DRAM单元。
6.根据权利要求5所述的系统，其中所述几何测量为距外围的中心的单元轮廓距离中的一或多者。
7.根据权利要求5所述的系统，其中所述处理器经配置以将所述关注区域应用于所述存储器装置。
8.根据权利要求7所述的系统，其中所述处理器进一步经配置以：
在X方向上扩展工作规模以涵盖至少两个阵列单元；
确定覆盖分页且识别单元边界的子扫描带；及
针对不具有外围相交处的另一子扫描带确定所述单元边界的图案设计对准失真及位置。
9.根据权利要求7所述的系统，其中将所述关注区域应用于修整区域。
10.根据权利要求7所述的系统，其中将所述关注区域应用于具有关键缺陷的区域。
11.一种方法，其包括：
使用检验工具检验晶片；
在处理器处从所述检验工具接收所述晶片的图像；
在所述处理器处接收所述晶片上的多个存储器装置的设计的几何测量；及
使用所述处理器基于所述几何测量确定具有更高检验灵敏度的关注区域。
12.根据权利要求11所述的方法，其中所述存储器装置中的每一者为3D NAND单元。
13.根据权利要求12所述的方法，其中所述几何测量为接触行之间的距离、沟槽之间的距离或虚设区域的位置中的一或多者。
14.根据权利要求12所述的方法，其进一步包括使用所述处理器将所述关注区域应用于所述存储器装置的接触行。
15.根据权利要求11所述的方法，其中所述存储器装置中的每一者为DRAM单元。
16.根据权利要求15所述的方法，其中所述几何测量为距外围的中心的单元轮廓距离中的一或多者。
17.根据权利要求15所述的方法，其进一步包括使用所述处理器将所述关注区域应用于所述存储器装置。
18.根据权利要求17所述的方法，其进一步包括：
使用所述处理器在X方向上扩展工作规模以涵盖至少两个阵列单元；
使用所述处理器确定覆盖分页且识别单元边界的子扫描带；及
使用所述处理器针对不具有外围相交处的另一子扫描带确定所述单元边界的图案设计对准失真及位置。
19.根据权利要求17所述的方法，其中将所述关注区域应用于修整区域。
20.根据权利要求17所述的方法，其中将所述关注区域应用于具有关键缺陷的区域。
CN202080056478.XA 2019-08-16 2020-08-13 用于dram及3d nand装置的设计辅助检验 Pending CN114223017A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/542,376 US11308606B2 (en) 2019-08-16 2019-08-16 Design-assisted inspection for DRAM and 3D NAND devices
US16/542,376 2019-08-16
PCT/US2020/046257 WO2021034623A1 (en) 2019-08-16 2020-08-13 Design-assisted inspection for dram and 3d nand devices

Publications (1)

Publication Number Publication Date
CN114223017A true CN114223017A (zh) 2022-03-22

Family

ID=74566726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080056478.XA Pending CN114223017A (zh) 2019-08-16 2020-08-13 用于dram及3d nand装置的设计辅助检验

Country Status (5)

Country Link
US (2) US11308606B2 (zh)
KR (1) KR102621488B1 (zh)
CN (1) CN114223017A (zh)
TW (1) TWI829958B (zh)
WO (1) WO2021034623A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115066604A (zh) * 2020-02-14 2022-09-16 科磊股份有限公司 在样本上的阵列区域中检测缺陷

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113588701B (zh) * 2021-07-21 2023-11-07 长江存储科技有限责任公司 检测三维存储器结构缺陷的方法、装置、设备和存储介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7275225B2 (en) * 2004-06-04 2007-09-25 Invarium, Inc. Correcting design data for manufacture
TWI429896B (zh) 2006-07-27 2014-03-11 Rudolph Technologies Inc 橢圓偏光測定儀器及監控製程之方法
US8103086B2 (en) 2007-01-11 2012-01-24 Kla-Tencor Corporation Reticle defect inspection with model-based thin line approaches
US7894659B2 (en) * 2007-02-28 2011-02-22 Kla-Tencor Technologies Corp. Methods for accurate identification of an edge of a care area for an array area formed on a wafer and methods for binning defects detected in an array area formed on a wafer
US10192303B2 (en) * 2012-11-12 2019-01-29 Kla Tencor Corporation Method and system for mixed mode wafer inspection
US10079183B2 (en) * 2013-06-26 2018-09-18 Kla-Tenor Corporation Calculated electrical performance metrics for process monitoring and yield management
US10151986B2 (en) * 2014-07-07 2018-12-11 Kla-Tencor Corporation Signal response metrology based on measurements of proxy structures
US10330612B2 (en) * 2014-09-11 2019-06-25 Applied Materials, Inc. Multi-function x-ray metrology tool for production inspection/monitoring of thin films and multidimensional structures
US9996942B2 (en) 2015-03-19 2018-06-12 Kla-Tencor Corp. Sub-pixel alignment of inspection to design
US10352695B2 (en) * 2015-12-11 2019-07-16 Kla-Tencor Corporation X-ray scatterometry metrology for high aspect ratio structures
US20170256465A1 (en) 2016-03-01 2017-09-07 Asml Netherlands B.V. Method and apparatus to determine a patterning process parameter
US10339262B2 (en) 2016-03-29 2019-07-02 Kla-Tencor Corporation System and method for defining care areas in repeating structures of design data
CN109844917B (zh) * 2016-10-13 2023-07-04 科磊股份有限公司 用于过程控制的计量系统及方法
US10692690B2 (en) 2017-03-27 2020-06-23 Kla-Tencor Corporation Care areas for improved electron beam defect detection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115066604A (zh) * 2020-02-14 2022-09-16 科磊股份有限公司 在样本上的阵列区域中检测缺陷
CN115066604B (zh) * 2020-02-14 2023-06-02 科磊股份有限公司 在样本上的阵列区域中检测缺陷

Also Published As

Publication number Publication date
KR102621488B1 (ko) 2024-01-04
US20210049755A1 (en) 2021-02-18
US20220245791A1 (en) 2022-08-04
WO2021034623A1 (en) 2021-02-25
US11308606B2 (en) 2022-04-19
US11783470B2 (en) 2023-10-10
KR20220047587A (ko) 2022-04-18
TW202115804A (zh) 2021-04-16
TWI829958B (zh) 2024-01-21

Similar Documents

Publication Publication Date Title
US10698325B2 (en) Performance monitoring of design-based alignment
US10393671B2 (en) Intra-die defect detection
US11783470B2 (en) Design-assisted inspection for DRAM and 3D NAND devices
US10151706B1 (en) Inspection for specimens with extensive die to die process variation
CN115066604B (zh) 在样本上的阵列区域中检测缺陷
US11113827B2 (en) Pattern-to-design alignment for one-dimensional unique structures
KR20230061424A (ko) 3차원 웨이퍼 구조체들에 대한 비닝 향상된 결함 검출 방법
US12100132B2 (en) Laser anneal pattern suppression
KR102721346B1 (ko) 표본 상의 어레이 영역에서의 결함 검출
US20240221141A1 (en) Pattern segmentation for nuisance suppression
CN117015850B (zh) 以经呈现设计图像进行的设计注意区域的分段
TWI851819B (zh) 半導體檢測的系統及方法，以及非暫時性電腦可讀媒體
JP2024537955A (ja) レーザアニールパターンの抑制
US20240255448A1 (en) Detecting defects in array regions on specimens
US20230075297A1 (en) Wafer alignment improvement through image projection-based patch-to-design alignment
WO2021141835A1 (en) Projection and distance segmentation algorithm for wafer defect detection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination