CN114221650A - 基于拓扑磁结构的逻辑门 - Google Patents

基于拓扑磁结构的逻辑门 Download PDF

Info

Publication number
CN114221650A
CN114221650A CN202111544774.7A CN202111544774A CN114221650A CN 114221650 A CN114221650 A CN 114221650A CN 202111544774 A CN202111544774 A CN 202111544774A CN 114221650 A CN114221650 A CN 114221650A
Authority
CN
China
Prior art keywords
track
input
magnetic structure
output
topological
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111544774.7A
Other languages
English (en)
Inventor
穆阿德·法图
麦启宇
张溪超
穆罕默德·哈菲迪
周艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chinese University of Hong Kong Shenzhen
Original Assignee
Chinese University of Hong Kong Shenzhen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chinese University of Hong Kong Shenzhen filed Critical Chinese University of Hong Kong Shenzhen
Priority to CN202111544774.7A priority Critical patent/CN114221650A/zh
Publication of CN114221650A publication Critical patent/CN114221650A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本申请涉及一种基于拓扑磁结构的逻辑门。该逻辑门包括纳米轨道，纳米轨道包括磁性材料层、非磁性重金属材料层、磁性材料层依次叠置的叠层结构；纳米轨道包括第一输入端、第二输入端及输出端。本申请提供的基于拓扑磁结构的逻辑门，由于拓扑磁结构可以稳定存在于纳米轨道的叠层结构中，因此基于拓扑磁结构设计的逻辑门体积较小；由于拓扑磁结构具有一定的拓扑势垒，稳定性好，因此基于拓扑磁结构设计的逻辑门稳定性较高，功耗也较低；而且本申请提供的基于拓扑磁结构的逻辑门还通过在两层磁性材料层之间插入非磁性重金属材料层，使得两层磁性材料层之间可产生反铁磁交换耦合作用，从而减少霍尔效应，提升器件稳定性。

Description

基于拓扑磁结构的逻辑门
技术领域
本申请涉及射频识别技术领域，特别是涉及一种基于拓扑磁结构的逻辑门。
背景技术
逻辑门是逻辑电路的基本组成部分，大致可以分为基本门、万用门和延伸门等三种，其中基本门又可以分为与门、或门、非门和异或门等等。逻辑门可以使信号的高低电平转化为响应的逻辑信号，从而实现逻辑运算。
传统的逻辑门，通常由分立的晶体管、电阻以及二极管等器件构成，体积较大，功率较高，在掉电时不能保留逻辑值，并且存在待机能耗。
发明内容
基于此，有必要针对上述技术问题，提供一种体积较小而耗能较低的基于拓扑磁结构的逻辑门。
根据一些实施例，本申请一方面提供一种基于拓扑磁结构的逻辑门，包括纳米轨道，所述纳米轨道包括磁性材料层、非磁性重金属材料层、磁性材料层依次叠置的叠层结构；所述纳米轨道包括第一输入端、第二输入端及输出端；
所述逻辑门被配置为：
当所述第一输入端及/或所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出；或，
当所述第一输入端或所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，无所述拓扑磁结构从所述输出端输出；当所述第一输入端及所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出；或，
当所述第一输入端或所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出；当所述第一输入端及所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，无所述拓扑磁结构从所述输出端输出；或，
当所述第一输入端通过注入自旋极化电流输入所述拓扑磁结构，所述第二输入端保持基态时，无所述拓扑磁结构从所述输出端输出；当所述第一输入端保持基态，所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出。
在其中一个实施例中，所述纳米轨道包括第一赛道及第二赛道，所述第一赛道包括第一端、第二端及第三端，所述第二赛道与第一赛道交叉连接，所述第一赛道的第三端位于所述第一赛道及所述第二赛道的交汇区域；
当所述逻辑门被配置为所述第一输入端及/或所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出时：所述第一赛道的第一端为所述第一输入端，所述第一赛道的第二端为所述第二输入端，所述第一赛道的第三端为所述输出端。
在其中一个实施例中，所述纳米轨道包括：
第一赛道，所述第一赛道包括第一端、第二端及第三端；
第二赛道，所述第二赛道与第一赛道交叉连接，所述第二赛道包括第一端；其中，
所述第一赛道的第三端位于所述第一赛道与所述第二赛道的交汇区域；
当所述逻辑门被配置为当所述第一输入端或所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，无所述拓扑磁结构从所述输出端输出；当所述第一输入端及所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出时：所述第一赛道的第一端为所述第一输入端，所述第一赛道的第二端为所述第二输入端，所述第二赛道的第一端为所述输出端。
在其中一个实施例中，所述纳米轨道包括第一赛道及第二赛道，所述第一赛道包括第一端、第二端及第三端，所述第二赛道与第一赛道交叉连接，所述第一赛道的第三端位于所述第一赛道及所述第二赛道的交汇区域；
当所述逻辑门被配置为当所述第一输入端或所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出；当所述第一输入端及所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，无所述拓扑磁结构从所述输出端输出时：所述第一赛道的第一端为所述第一输入端，所述第一赛道的第二端为所述第二输入端，所述第一赛道的第三端为所述输出端。
在其中一个实施例中，所述纳米轨道包括：
第一赛道，所述第一赛道包括第一端、第二端及第三端；
第二赛道，所述第二赛道与第一赛道交叉连接，所述第二赛道包括第一端；
当所述第一输入端通过注入自旋极化电流输入所述拓扑磁结构，所述第二输入端保持基态时，无所述拓扑磁结构从所述输出端输出；当所述第一输入端保持基态，所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出时：所述第一赛道的第一端为所述第一输入端，所述第一赛道的第二端为所述第二输入端，所述第二赛道的第一端为所述输出端。
在其中一个实施例中，所述逻辑门还包括通电装置；所述通电装置与所述第一输入端及/或所述第二输入端相连接，用于在所述第一输入端及/或所述第二输入端注入自旋极化电流产生所述拓扑磁结构，并利用所述自旋极化电流驱动所述拓扑磁结构沿着所述纳米轨道移动。
在其中一个实施例中，所述通电装置用于产生电流密度大小为10MA/cm2-1200MA/cm2的自旋极化电流。
在其中一个实施例中，所述拓扑磁结构包括磁性斯格明子。
在其中一个实施例中，所述非磁性重金属材料层的厚度为0.1nm-0.5nm。
在其中一个实施例中，所述磁性斯格明子的传输由自旋极化电流产生的自旋轨道扭矩或自旋传递扭矩而驱动。
本申请提供的基于拓扑磁结构的逻辑门可以具有以下优点：
本申请提供的基于拓扑磁结构的逻辑门，通过拓扑磁结构在纳米轨道中的移动而实现逻辑门的基本逻辑功能；由于拓扑磁结构可以稳定存在于纳米轨道的叠层结构中，因此基于拓扑磁结构设计的逻辑门体积较小；由于拓扑磁结构具有一定的拓扑势垒，稳定性好，因此基于拓扑磁结构设计的逻辑门稳定性较高；同时，拓扑磁结构具有存储密度高、功耗低、响应速度快、非易失等优点，在掉电时仍然能够保留逻辑值，无待机功耗，因此基于拓扑磁结构设计的逻辑门功耗也较低；而且本申请提供的基于拓扑磁结构的逻辑门还通过在两层磁性材料层之间插入非磁性重金属材料层，使得两层磁性材料层之间可产生反铁磁交换耦合作用，从而减少霍尔效应，提升器件稳定性。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的基于拓扑磁结构的逻辑门的结构示意图；
图2为本申请一实施例提供的基于拓扑磁结构的逻辑门的立体结构示意图；
图3至8为本申请其中一个实施例中，基于拓扑磁结构的逻辑门被配置为当第一输入端及/或第二输入端通过注入自旋极化电流输入拓扑磁结构时，使拓扑磁结构从所述输出端输出时的结构示意图；
图9为本申请另一实施例提供的基于拓扑磁结构的逻辑门的立体结构示意图；
图10至15为本申请其中一个实施例中，基于拓扑磁结构的逻辑门被配置为当第一输入端或第二输入端通过注入自旋极化电流输入拓扑磁结构时，无拓扑磁结构从输出端输出；当第一输入端及第二输入端通过注入自旋极化电流输入拓扑磁结构时，使拓扑磁结构从输出端输出时的结构示意图；
图16为本申请再一实施例提供的基于拓扑磁结构的逻辑门的立体结构示意图；
图17至22为本申请其中一个实施例中，基于拓扑磁结构的逻辑门被配置为当第一输入端或第二输入端通过注入自旋极化电流输入拓扑磁结构时，使拓扑磁结构从输出端输出；当第一输入端及第二输入端通过注入自旋极化电流输入拓扑磁结构时，无拓扑磁结构从输出端输出时的结构示意图；
图23为本申请一实施例提供的基于拓扑磁结构的逻辑门的立体结构示意图；
图24至27为本申请其中一个实施例中，基于拓扑磁结构的逻辑门被配置为当第一输入端通过注入自旋极化电流输入拓扑磁结构，第二输入端保持基态时，无拓扑磁结构从输出端输出；当第一输入端保持基态，第二输入端通过注入自旋极化电流输入拓扑磁结构时，使拓扑磁结构从输出端输出时的结构示意图。
附图标记说明：
1、纳米轨道；10、叠层结构；101、磁性材料层；102、非磁性重金属材料层；111、第一输入端；112、第二输入端；113、输出端；2、拓扑磁结构；3、第一赛道；4、第二赛道。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一输入端称为第二输入端，且类似地，可将第二输入端称为第一输入端。第一输入端和第二输入端两者都是输入端，但其不是同一输入端。
可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“及/或”包括相关所列项目的任何及所有组合。
请参阅图1，本申请根据一些实施例，提供一种基于拓扑磁结构的逻辑门，包括纳米轨道1；具体的，纳米轨道1可以包括磁性材料层101、非磁性重金属材料层102、磁性材料层101依次叠置的叠层结构10；更为具体的，纳米轨道1可以包括第一输入端111、第二输入端112及输出端113。
具体的，逻辑门可以被配置为：
当第一输入端111及/或第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，使拓扑磁结构2从输出端113输出，此时逻辑门执行或门的逻辑功能。
逻辑门还可以被配置为：
当第一输入端111或第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，无拓扑磁结构2从输出端113输出；当第一输入端111及第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，使拓扑磁结构2从输出端113输出，此时逻辑门执行与门的逻辑功能。
逻辑门还可以被配置为：
当第一输入端111或第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，使拓扑磁结构2从输出端113输出；当第一输入端111及第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，无拓扑磁结构2从输出端113输出，此时逻辑门执行异或门的逻辑功能。
逻辑门还可以被配置为：
当第一输入端111通过注入自旋极化电流输入拓扑磁结构2，第二输入端112保持基态时，无拓扑磁结构2从输出端113输出；当第一输入端111保持基态，第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，使拓扑磁结构2从输出端113输出，此时逻辑门执行非门的逻辑功能。
上述实施例中提供的基于拓扑磁结构的逻辑门，通过拓扑磁结构在纳米轨道中的移动而实现逻辑门的基本逻辑功能；由于拓扑磁结构可以稳定存在于纳米轨道的叠层结构中，因此基于拓扑磁结构设计的逻辑门体积较小；由于拓扑磁结构具有一定的拓扑势垒，稳定性好，因此基于拓扑磁结构设计的逻辑门稳定性较高；同时，拓扑磁结构具有存储密度高、功耗低、响应速度快、非易失等优点，在掉电时仍然能够保留逻辑值，无待机功耗，因此基于拓扑磁结构设计的逻辑门功耗也较低；而且本申请提供的基于拓扑磁结构的逻辑门还通过在两层磁性材料层之间插入非磁性重金属材料层，使得两层磁性材料层之间可产生反铁磁交换耦合作用，从而减少霍尔效应，提升器件稳定性。
需要说明的是，其中非磁性重金属材料层102的作用包括在非磁性重金属材料层102与磁性材料层101的界面处产生弱磁性(Dzyaloshinskii–Moriya interaction，DMI)以稳定拓扑磁结构2；同时，上述实施例中提供的基于拓扑磁结构的逻辑门还可以通过非磁性重金属材料层102调整两层磁性材料层101之间的层间交换耦合系数。
下面结合图2至图8对逻辑门执行或门逻辑功能的情况进行详细的说明：
请参阅图2，图2为其中一个实施例中，基于拓扑磁结构的逻辑门的立体结构示意图。
当第一输入端111通过注入自旋极化电流输入拓扑磁结构2，而第二输入端112保持基态时，此时纳米轨道1如图3所示；拓扑磁结构2在自旋极化电流的驱动下从第一输入端111沿纳米轨道1移动并到达输出端113，此时纳米轨道1如图4所示。至此，逻辑门完成输入1和0，输出1的逻辑运算。
当第一输入端111保持基态，而第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，此时纳米轨道1如图5所示；拓扑磁结构2在自旋极化电流的驱动下从第二输入端112沿纳米轨道1移动并到达输出端113，此时纳米轨道1如图6所示。至此，逻辑门完成输入0和1，输出1的逻辑运算。
当第一输入端111及第二输入端112均通过注入自旋极化电流输入拓扑磁结构2时，此时纳米轨道1如图7所示；拓扑磁结构2在自旋极化电流的驱动下从第一输入端111及第二输入端112沿纳米轨道1移动，到达输出端113并合并为一个稳定的拓扑磁结构2，此时纳米轨道1如图8所示。至此，逻辑门完成输入1和1，输出1的逻辑运算。
下面结合图9至图15对逻辑门执行与门逻辑功能的情况进行详细的说明：
请参阅图9，图9为其中一个实施例中，基于拓扑磁结构的逻辑门的立体结构示意图。
当第一输入端111通过注入自旋极化电流输入拓扑磁结构2，而第二输入端112保持基态时，此时纳米轨道1如图10所示；拓扑磁结构2在自旋极化电流的驱动下从第一输入端111沿纳米轨道1移动，但无法到达输出端113，此时纳米轨道1如图11所示。至此，逻辑门完成输入1和0，输出0的逻辑运算。
当第一输入端111保持基态，而第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，此时纳米轨道1如图12所示；拓扑磁结构2在自旋极化电流的驱动下从第二输入端112沿纳米轨道1移动，但无法到达输出端113，此时纳米轨道1如图13所示。至此，逻辑门完成输入0和1，输出0的逻辑运算。
当第一输入端111及第二输入端112均通过注入自旋极化电流输入拓扑磁结构2时，此时纳米轨道1如图14所示；拓扑磁结构2在自旋极化电流的驱动下从第一输入端111及第二输入端112沿纳米轨道1移动，其中一个拓扑磁结构2被排斥，到达输出端113，此时纳米轨道1如图15所示。至此，逻辑门完成输入1和1，输出1的逻辑运算。
下面结合图16至图22对逻辑门执行异或门逻辑功能的情况进行详细的说明：
请参阅图16，图16为其中一个实施例中，基于拓扑磁结构的逻辑门的立体结构示意图。
当第一输入端111通过注入自旋极化电流输入拓扑磁结构2，而第二输入端112保持基态时，此时纳米轨道1如图17所示；拓扑磁结构2在自旋极化电流的驱动下从第一输入端111沿纳米轨道1移动并到达输出端113，此时纳米轨道1如图18所示。至此，逻辑门完成输入1和0，输出1的逻辑运算。
当第一输入端111保持基态，而第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，此时纳米轨道1如图19所示；拓扑磁结构2在自旋极化电流的驱动下从第二输入端112沿纳米轨道1移动并到达输出端113，此时纳米轨道1如图20所示。至此，逻辑门完成输入0和1，输出1的逻辑运算。
当第一输入端111及第二输入端112均通过注入自旋极化电流输入拓扑磁结构2时，此时纳米轨道1如图21所示；拓扑磁结构2在自旋极化电流的驱动下从第一输入端111及第二输入端112沿纳米轨道1移动并在交汇时相互排斥，因而均无法到达输出端113，此时纳米轨道1如图22所示。至此，逻辑门完成输入1和1，输出0的逻辑运算。
下面结合图23至图27对逻辑门执行异或门逻辑功能的情况进行详细的说明：
请参阅图23，图23为其中一个实施例中，基于拓扑磁结构的逻辑门的立体结构示意图。
当第一输入端111通过注入自旋极化电流输入拓扑磁结构2，而第二输入端112保持基态时，此时纳米轨道1如图24所示；拓扑磁结构2在自旋极化电流的驱动下从第一输入端111沿纳米轨道1移动，但无法到达输出端113，此时纳米轨道1如图25所示。至此，逻辑门完成输入1，输出0的逻辑运算。
当第一输入端111保持基态，而第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，此时纳米轨道1如图26所示；拓扑磁结构2在自旋极化电流的驱动下从第二输入端112沿纳米轨道1移动并到达输出端113，此时纳米轨道1如图27所示。至此，逻辑门完成输入0，输出1的逻辑运算。
请继续参阅图2，在其中一个实施例中，纳米轨道1可以包括第一赛道1及第二赛道(图2中未示出)。其中，第一赛道3可以包括第一端、第二端及第三端，第二赛道与第一赛道3交叉连接，第一赛道3的第三端位于第一赛道3与第二赛道的交汇区域。
在上述实施例的基础上，当逻辑门被配置为第一输入端111及/或第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，也就是当逻辑门被配置为第一输入端111、第二输入端112或第一输入端111及第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，使拓扑磁结构2从输出端113输出时：第一赛道3的第一端为第一输入端111，第一赛道3的第二端为第二输入端112，第一赛道3的第三端为输出端113。此时，逻辑门执行或门的逻辑运算。
请继续参阅图9，在其中一个实施例中，纳米轨道1可以包括第一赛道3及第二赛道4；其中，第一赛道3包括第一端、第二端及第三端；第二赛道4与第一赛道交叉连接，第二赛道4包括第一端；具体的，第一赛道3的第三端位于第一赛道3与第二赛道4的交汇区域。
在上述实施例的基础上，当逻辑门被配置为当第一输入端111或第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，无拓扑磁结构2从输出端113输出；当第一输入端111及第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，使拓扑磁结构2从输出端113输出时：第一赛道3的第一端为第一输入端111，第一赛道3的第二端为第二输入端112，第二赛道4的第一端为输出端113。
请继续参阅图16，在其中一个实施例中，纳米轨道1可以包括第一赛道3及第二赛道4；其中，第一赛道3可以包括第一端、第二端及第三端，第二赛道4与第一赛道3交叉连接，第一赛道3的第三端位于第一赛道3与第二赛道4的交汇区域。
在上述实施例的基础上，当逻辑门被配置为当第一输入端111或第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，使拓扑磁结构2从输出端113输出；当第一输入端111及第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，无拓扑磁结构2从输出端113输出时：第一赛道3的第一端为第一输入端111，第一赛道3的第二端为第二输入端112，第一赛道3的第三端为输出端113。
请继续参阅图23，在其中一个实施例中，纳米轨道1可以包括第一赛道3及第二赛道4；其中，第一赛道3包括第一端、第二端及第三端，第二赛道4与第一赛道3交叉连接，第二赛道4包括第一端。
在上述实施例的基础上，当逻辑门被配置为当第一输入端111通过注入自旋极化电流输入拓扑磁结构2，第二输入端112保持基态时，无拓扑磁结构2从输出端113输出；当第一输入端111保持基态，第二输入端112通过注入自旋极化电流输入拓扑磁结构2时，使拓扑磁结构2从输出端113输出时：第一赛道3的第一端为第一输入端111，第一赛道3的第二端为第二输入端112，第二赛道4的第一端为输出端113。
可以理解，上述实施例中，第一赛道3及第二赛道4还可以采用其他形式，而不限于上述实施例已经提到的形式，只要其能够完成上述任一实施例中的功能即可。
具体的，在其中一个实施例中，非磁性重金属材料层102可以包括但不限于铱(Ir)层或钌(Ru)层，本申请对于非磁性重金属材料层102的材质并不做限定。
在其中一个实施例中，非磁性重金属材料层102的厚度为0.1nm-0.5nm，譬如0.1nm、0.2nm、0.3nm、0.4nm或0.5nm，本申请对于非磁性重金属材料层102的厚度并不做限定。
在其中一个实施例中，逻辑门还可以包括通电装置。
具体的，通电装置与第一输入端111及/或第二输入端112相连接，即通电装置可以与第一输入端111、第二输入端112或第一输入端111及第二输入端112相连接。
更为具体的，通电装置可以用于在第一输入端111及/或第二输入端112注入自旋极化电流产生拓扑磁结构2，并利用自旋极化电流驱动拓扑磁结构2沿着纳米轨道1移动，即通电装置可以用于在第一输入端111、第二输入端112或第一输入端111及第二输入端112注入自旋极化电流产生拓扑磁结构2。
在其中一个实施例中，通电装置能够用于产生电流密度大小为10MA/cm2-1200MA/cm2的自旋极化电流，譬如10MA/cm2、50MA/cm2、100MA/cm2、200MA/cm2、500MA/cm2、700MA/cm2、1150MA/cm2或1200MA/cm2，本申请对于通电装置能够产生的电流密度大小并不做限定。
具体的，在其中一个实施例中，当逻辑门执行或门的逻辑功能时，自旋极化电流的电流密度大小可以为1150MA/cm2；在另一个实施例中，当逻辑门执行异或门的逻辑功能时，自旋极化电流的电流密度大小相对较低，譬如可以为500MA/cm2；在另一个实施例中，当逻辑门执行与门的逻辑功能时，自旋极化电流的电流密度大小可以为200MA/cm2；在另一个实施例中，当逻辑门执行非门的逻辑功能时，自旋极化电流的电流密度大小可以为10MA/cm2。
在其中一个实施例中，拓扑磁结构可以包括但不限于磁性斯格明子、双斯格明子、奈尔型斯格明子、反斯格明子或布洛赫型斯格明子，本申请对于拓扑磁结构的类型并不做具体限定，可以根据本申请在实际中的具体实施情况行业决定采用何种拓扑磁结构。
具体的，在其中一个实施例中，拓扑磁结构包括磁性斯格明子。
磁性斯格明子是一种具有涡旋结构的手性自旋结构，可以稳定存在于具有极强自旋赛道耦合作用的块磁体或者是与重金属耦合的纳米薄膜中；近年来，研究表明磁性斯格明子可以用于芯片内二进制信息的载体，基于磁性斯格明子的芯片设计有希望降低芯片功耗和尺寸。上述实施例中的基于拓扑磁结构的逻辑门，通过采用磁性斯格明子作为拓扑磁结构，能够进一步地缩小逻辑门的体积。磁性斯格明子是具有拓扑保护的一种特殊的磁畴结构，相较于传统磁畴壁更加稳定，能够在外界条件(磁场、温度和器件缺陷等)发生变化时保持稳定，从而使得基于磁性斯格明子的非门稳定性更高，在掉电时仍然能够保留逻辑值。磁性斯格明子的启动电流密度远小于传统磁畴壁的启动电流密度，大约是传统磁畴壁的百万分之一，使得基于磁性斯格明子的逻辑门能够进一步地降低功耗。
在其中一个实施例中，对于磁性斯格明子的驱动方式可以包括但不限于由自旋极化电流产生的自旋轨道扭矩或自旋传递扭矩而驱动。
在本说明书的描述中，参考术语“其中一个实施例”、“一个示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种基于拓扑磁结构的逻辑门，其特征在于，包括纳米轨道，所述纳米轨道包括磁性材料层、非磁性重金属材料层、磁性材料层依次叠置的叠层结构；所述纳米轨道包括第一输入端、第二输入端及输出端；
所述逻辑门被配置为：
当所述第一输入端及/或所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出；或，
当所述第一输入端或所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，无所述拓扑磁结构从所述输出端输出；当所述第一输入端及所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出；或，
当所述第一输入端或所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出；当所述第一输入端及所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，无所述拓扑磁结构从所述输出端输出；或，
当所述第一输入端通过注入自旋极化电流输入所述拓扑磁结构，所述第二输入端保持基态时，无所述拓扑磁结构从所述输出端输出；当所述第一输入端保持基态，所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出。
2.根据权利要求1所述的逻辑门，其特征在于，所述纳米轨道包括第一赛道及第二赛道，所述第一赛道包括第一端、第二端及第三端，所述第二赛道与第一赛道交叉连接，所述第一赛道的第三端位于所述第一赛道及所述第二赛道的交汇区域；
当所述逻辑门被配置为所述第一输入端及/或所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出时：所述第一赛道的第一端为所述第一输入端，所述第一赛道的第二端为所述第二输入端，所述第一赛道的第三端为所述输出端。
3.根据权利要求1所述的逻辑门，其特征在于，所述纳米轨道包括：
第一赛道，所述第一赛道包括第一端、第二端及第三端；
第二赛道，所述第二赛道与第一赛道交叉连接，所述第二赛道包括第一端；其中，
所述第一赛道的第三端位于所述第一赛道与所述第二赛道的交汇区域；
当所述逻辑门被配置为当所述第一输入端或所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，无所述拓扑磁结构从所述输出端输出；当所述第一输入端及所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出时：所述第一赛道的第一端为所述第一输入端，所述第一赛道的第二端为所述第二输入端，所述第二赛道的第一端为所述输出端。
4.根据权利要求1所述的逻辑门，其特征在于，所述纳米轨道包括第一赛道及第二赛道，所述第一赛道包括第一端、第二端及第三端，所述第二赛道与第一赛道交叉连接，所述第一赛道的第三端位于所述第一赛道及所述第二赛道的交汇区域；
当所述逻辑门被配置为当所述第一输入端或所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出；当所述第一输入端及所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，无所述拓扑磁结构从所述输出端输出时：所述第一赛道的第一端为所述第一输入端，所述第一赛道的第二端为所述第二输入端，所述第一赛道的第三端为所述输出端。
5.根据权利要求1所述的逻辑门，其特征在于，所述纳米轨道包括：
第一赛道，所述第一赛道包括第一端、第二端及第三端；
第二赛道，所述第二赛道与第一赛道交叉连接，所述第二赛道包括第一端；
当所述第一输入端通过注入自旋极化电流输入所述拓扑磁结构，所述第二输入端保持基态时，无所述拓扑磁结构从所述输出端输出；当所述第一输入端保持基态，所述第二输入端通过注入自旋极化电流输入所述拓扑磁结构时，使所述拓扑磁结构从所述输出端输出时：所述第一赛道的第一端为所述第一输入端，所述第一赛道的第二端为所述第二输入端，所述第二赛道的第一端为所述输出端。
6.根据权利要求1所述的逻辑门，其特征在于，还包括通电装置；所述通电装置与所述第一输入端及/或所述第二输入端相连接，用于在所述第一输入端及/或所述第二输入端注入自旋极化电流产生所述拓扑磁结构，并利用所述自旋极化电流驱动所述拓扑磁结构沿着所述纳米轨道移动。
7.根据权利要求6所述的逻辑门，其特征在于，所述通电装置用于产生电流密度大小为10MA/cm2-1200MA/cm2的自旋极化电流。
8.根据权利要求1至7所述的逻辑门，其特征在于，所述拓扑磁结构包括磁性斯格明子。
9.根据权利要求8所述的逻辑门，其特征在于，所述非磁性重金属材料层的厚度为0.1nm-0.5nm。
10.根据权利要求8所述的逻辑门，其特征在于，所述磁性斯格明子的传输由自旋极化电流产生的自旋轨道扭矩或自旋传递扭矩而驱动。
CN202111544774.7A 2021-12-16 2021-12-16 基于拓扑磁结构的逻辑门 Pending CN114221650A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111544774.7A CN114221650A (zh) 2021-12-16 2021-12-16 基于拓扑磁结构的逻辑门

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111544774.7A CN114221650A (zh) 2021-12-16 2021-12-16 基于拓扑磁结构的逻辑门

Publications (1)

Publication Number Publication Date
CN114221650A true CN114221650A (zh) 2022-03-22

Family

ID=80703087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111544774.7A Pending CN114221650A (zh) 2021-12-16 2021-12-16 基于拓扑磁结构的逻辑门

Country Status (1)

Country Link
CN (1) CN114221650A (zh)

Similar Documents

Publication Publication Date Title
Fong et al. Spin-transfer torque devices for logic and memory: Prospects and perspectives
CN102298961B (zh) 存储装置
Datta et al. Non-volatile spin switch for Boolean and non-Boolean logic
US8174872B2 (en) Nonvolatile latch circuit
US8243502B2 (en) Nonvolatile latch circuit and logic circuit using the same
Ryu et al. A magnetic tunnel junction based zero standby leakage current retention flip-flop
CN101226769B (zh) 存储元件和存储器
US9805790B2 (en) Memory cell with retention using resistive memory
US20100073991A1 (en) Storage apparatus
CN110268526B (zh) 用于超导设备的约瑟夫森传输线
US20130028011A1 (en) Magnetoresistive device and magnetic memory
US20170352802A1 (en) Magneto-electric devices and interconnect
WO2019005175A1 (en) MAGNETELECTRIC SPIN-ORBIT LOGIC WITH TRAVEL LOAD
TW201037702A (en) Non-volatile state retention latches
US9105831B2 (en) Nonvolatile magnetic element and nonvolatile magnetic device
Roy et al. Exploring spin transfer torque devices for unconventional computing
JP2010098259A (ja) メモリセル、ならびに、磁気メモリ素子
Verma et al. Spintronics-based devices to circuits: Perspectives and challenges
Zhao et al. Integration of Spin-RAM technology in FPGA circuits
Roy et al. Beyond charge-based computation: Boolean and non-Boolean computing with spin torque devices
KR20180102558A (ko) 반도체 회로, 구동 방법 및 전자 기기
CN114221650A (zh) 基于拓扑磁结构的逻辑门
Chang et al. Clocked domain wall logic using magnetoelectric effects
Jang et al. Domain wall dynamics in easy-cone magnets
US20220294449A1 (en) Magnetoelectric majority gate device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination