CN114208039A - 电流数字转换器电路、光学前端电路、计算机断层扫描装置及方法 - Google Patents

电流数字转换器电路、光学前端电路、计算机断层扫描装置及方法 Download PDF

Info

Publication number
CN114208039A
CN114208039A CN202080056600.3A CN202080056600A CN114208039A CN 114208039 A CN114208039 A CN 114208039A CN 202080056600 A CN202080056600 A CN 202080056600A CN 114208039 A CN114208039 A CN 114208039A
Authority
CN
China
Prior art keywords
current
signal
output
digital
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080056600.3A
Other languages
English (en)
Inventor
茨里尼迪·库希克·卡纳盖尔拉梅什
托马斯·弗勒利希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams International AG
Original Assignee
Ams International AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams International AG filed Critical Ams International AG
Publication of CN114208039A publication Critical patent/CN114208039A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/42—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in parallel loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种电流数字转换器电路，具有：积分放大器(IAmp)，其输入端(12)适于接收电流信号(Ip)，且输出端(13)适于提供电压信号(Vout)，该电压信号为电流信号(Ip)的积分的函数；量化器电路(Op2)，其输入端耦接到积分放大器(IAmp)的输出端(13)，且输出端(14)适于提供二进制结果信号(Scmp1)，该二进制结果信号为电压信号(Vout)与至少第一参考电压信号(Vref1)的比较的函数；数模转换器电路(Dac)，其根据二进制结果信号(Scmp1)以可切换的方式耦接到积分放大器(IAmp)的输入端(12)；以及受控电流源(CCS)，其经由第一开关(S1)耦接到积分放大器(IAmp)的输出端(13)，第一开关根据二进制结果信号(Scmp1)进行控制，以便将辅助电流(Iaux)供给到积分放大器(IAmp)的输出端(13)。

Description

电流数字转换器电路、光学前端电路、计算机断层扫描装置及 方法
本公开涉及放大器领域，尤其是在光学前端中形成电流数字转换器的一部分的放大器。具体地，本申请涉及一种电流数字转换器电路、光学前端电路、计算机断层扫描装置和用于提供输出电压的方法。
许多领域中都需要低噪声和低功率放大器。虽然存在许多用来解决闪烁噪声的技术，例如斩波、自动归零等，但解决被认为是放大器的基础问题的热噪声的技术并不多。系统(在这种情况下是放大器)的热噪声与其速度之间的权衡被认为是基础问题，并且已知的改进方法是牺牲功率和/或面积。由于这种权衡是非常基础的问题，因此大多数技术都围绕增加信号功率以实现更好的信噪比SNR。
这也适用于光学前端，光学前端借助于光学传感器(例如光电二极管)检测光能，并将所述能量转换为电压信号。光学前端中的第一放大器(即从光电二极管接收电流信号的放大器)也称为前端放大器。所述放大器通常决定了光学前端和采用光学前端的上级系统的噪声性能。这种上级系统可以是计算机断层扫描(CT)装置。已知的过去的CT应用中的光学前端放大器通过消耗更多功率或通过在实现前端放大器时使用堆叠差分对方法解决了噪声问题。然而，事实证明，这种方法需要昂贵的低阈值电压晶体管。
因此，可以看出，目的是提供一种电流数字转换器电路、光学前端电路、计算机断层扫描装置和用于提供具有改进的噪声-功率权衡设计的输出电压的方法。
该目的通过独立权利要求的主题来实现。实施例和改进方案在从属权利要求中限定。
在一个实施例中，电流数字转换器电路具有积分放大器、量化器电路、数模转换器电路和受控电流源。积分放大器具有适于接收电流信号的输入端和适于提供电压信号的输出端，该电压信号为电流信号积分的函数。量化器电路具有耦接到积分放大器的输出端的输入端和适于提供二进制结果信号的输出端，该二进制结果信号为电压信号与至少第一参考电压信号的比较的函数。数模转换器电路以可切换的方式耦接到积分放大器的输入端。可切换的方式是根据二进制结果信号来实现的。受控电流源经由第一开关耦接到积分放大器的输出端，该第一开关根据二进制结果信号进行控制，以便将辅助电流供给到积分放大器的输出端。
积分放大器在其输入端处对电流信号进行积分，并由此提供电压信号。在量化器电路内，将所述电压信号与第一参考电压信号进行比较并且由此提供二进制结果信号。一旦二进制结果信号的电平发生变化，例如从1到0或从0到1，数模转换器电路就被触发，以便将电荷注入到积分放大器的输入端，以便使积分放大器输出端处的电压信号保持在有效范围内。同时，即在由二进制结果信号的电平变化而被触发时，受控电流源将辅助电流供给到积分放大器的输出端。因此，与二进制结果信号的电平变化或脉冲有关的电荷被提供到积分放大器的输出端。其中，二进制结果信号包括当前信号的数字表示、尤其是二进制表示。
在所提出的电流数字转换器电路中，积分放大器的大部分输出电荷由受控电流源在需要该电荷的那一刻(即二进制结果信号的电平变化)供给。通过这种方式，积分放大器能够以非常高的精度建立二进制结果信号的输出脉冲，由此满足线性约束并降低功耗。
在示例性实施方式中，一旦积分放大器输出端处的电压信号低于第一参考电压信号，量化器电路输出端的电平就从0变为1。由二进制结果信号的这种脉冲进行触发时，电荷以相对于积分放大器输入端处的电流信号相反的方向注入，电荷量表示在二进制结果信号的电平变化之前由电流信号提供的先前积分电荷。同时，受控电流源被激活以将辅助电流供给到积分放大器的输出端，由此有助于更快速地对积分放大器的输出端再充电。因此，在积分放大器输出端处稳定输出的状况得到了极大的提高，例如提高到4到20倍。
在改进方案中，在二进制结果信号的脉冲发生时供给辅助电流，供给的时间量小于由积分放大器所实现的时间常数。
积分放大器实现的时间常数是用于实现积分放大器的运算放大器的时间常数。供给辅助电流的时间量比积分放大器的时间常数小，例如为时间常数的1/10。由此，积分放大器不会干扰辅助电路，这使得建立输出时快速且基本无振铃。该设计使得积分放大器的输出端处所需的大部分电荷借助于辅助电流来提供，而剩余电荷由积分放大器本身来提供。
在改进方案中，受控电流源包括电流生成单元和定时生成单元。定时生成单元准备用来提供充电时钟信号，其中，充电时钟信号的上升沿在二进制结果信号的上升沿发生时生成，并且充电时钟信号的下降沿在定时生成单元所包括的辅助电容器的充电达到第二参考电压的电平时生成。辅助电容器的充电是借助于偏置电流来起作用的。电流生成单元准备用来提供辅助电流。为此，它包括用于镜像偏置电流的电流镜部件或包括连接到电源电位的可调电阻器。
当二进制结果信号发生电平变化时，例如在发生符合二进制结果信号从0到1的电平变化的二进制结果信号上升沿时，充电时钟信号的第一电平变化生成。当充电时钟信号发生第一电平变化时，例如从0到1的变化或充电时钟信号的上升沿，偏置电流对辅助电容器进行充电。一旦辅助电容器两端随所述电容器的充电变化的电压降达到第二参考电压的电平，就生成充电时钟信号的第二电平变化，例如从0到1的电平变化或下降沿。同时停止对辅助电容器的充电。
电流生成单元具有镜像偏置电流以提供辅助电流的电流镜部件，或者替代地，电流生成单元具有以一个端子连接到电源电位并提供辅助电流的可调电阻器。在这些替代方案中的任一个方案中，只要第一开关闭合，就将辅助电流提供给积分放大器的输出端。如上所述，根据二进制结果信号来控制第一开关。所述功能可以在时间上稍有延迟以实现非重叠。充电时钟信号随二进制结果信号变化，因为充电时钟信号的第一电平变化是在二进制结果信号发生电平变化时生成的。这样，充电时钟信号与二进制结果信号同步。充电时钟信号用于控制第一开关。例如，在充电时钟信号发生第一电平变化时闭合第一开关，该第一电平变化与二进制结果信号的电平变化基本一致。一旦发生充电时钟信号的第二电平变化，就可以断开第一开关。
在另一改进方案中，电流数字转换器电路包括准备用来提供用于控制至少量化器电路的操作的主时钟信号的控制单元。由此，二进制结果信号的提供与主时钟信号基本上同步。结果是，充电时钟信号也与主时钟信号同步或同步到主时钟信号。
在改进方案中，积分放大器包括运算放大器和积分电容器，积分电容器耦接在运算放大器的反馈回路中，在其输出端与其反相输入端之间。运算放大器由折叠共源共栅实现，其中，每个折叠节点由晶体管实现。
在常规折叠共源共栅结构中，差分输入对晶体管的共源共栅由电流源偏置。因此，这种常规折叠结构只能以为恒定电流的偏置电流确定的速度稳定下来。如上所述的折叠共源共栅通过晶体管实现折叠节点。因此，来自另一个支路的具有相同极性的信号电流用于偏置共源共栅。这实现了输出的快速稳定并允许低电压操作。
在另一改进方案中，积分放大器的运算放大器由两级或更多级实现。
其中，两级或更多级均由配置为反相放大器的运算放大器来实现。在所述级的每一级中，可以在实施方式中使用如上所述的折叠共源共栅。所述级的第一级的输出端，即直接接收电流信号的运算放大器，代表积分放大器的输出端。
在改进方案中，数模转换器电路被实现为基于开关电容器的一位数模转换器。所述开关电容器附加地以可切换的方式连接到用于供给第三参考电压的相应端子。其中的开关电容器的开关根据二进制结果信号来控制。
在对积分放大器中的电流信号进行积分期间，开关电容器被充电至第三参考电压的电平。一旦电压信号达到第一参考电压信号的电平，二进制结果信号的电平就会切换并且开关电容器连接到积分放大器的输入端。因此，与先前积分电流信号对应的电荷量被附加地提供到积分器电路的输入端。
在示例性实施方式中，将第二参考电压选择为与第三参考电压成比例或等于第三参考电压。
在替代实施例中，数模转换器电路被实现为基于多个电容器的M位数模转换器。其中，M为大于或等于2的整数。
在改进方案中，量化器电路被实现为恰好一位的时钟比较器放大器。时钟比较器放大器具有由主时钟信号供给的时钟输入端。针对主时钟信号的每个脉冲，在量化器电路的输出端处以二进制结果信号的形式提供电压信号与第一参考电压信号的比较结果。
在替代实施例中，量化器电路被实现为M位的时钟量化器。这种实现与上述M位数模转换器组合使用。
在一个实施例中，光学前端电路包括如上所述的电流数字转换器电路，其中积分放大器输入端处的电流信号包括光电二极管的光电流，该光电二极管能够连接到所述输入端。光学前端电路还包括采样电容器、模数(ADC)电路和计算电路。采样电容器经由第二开关耦接到积分放大器的输出端。所述第二开关由采样时钟信号控制。ADC电路通过其输入端经由第三开关耦接到采样电容器，第三开关由转换时钟信号来控制。ADC电路具有输出端，在该输出端处提供数字信号。数字信号随电流信号变化并且包括N位，其中N是大于或等于1的整数。计算单元耦接到ADC电路的输出端和量化器电路的输出端。计算电路准备用来通过将二进制结果信号与数字信号组合来提供数字字信号。
光学前端电路实现对光学信号(即光电二极管接收到的光能)的数字转换。为此，由光电二极管供给的光电流被提供到电流数字转换器电路的输入端。积分放大器连同由此而来的量化器电路以二进制结果信号的形式提供具有一位或更多位的粗略数字值。在采样时钟信号的控制下，积分放大器输出端处的电压信号被采样到采样电容器上。在转换时钟信号的控制下，通过ADC电路将采样电容器上存储的电荷转换为数字信号。计算电路将以二进制结果信号提供的数字值与以数字信号提供的数字值组合，并由此传送数字字信号。
借助于在光学前端电路中使用的电流数字转换器电路，实现了良好的噪声性能，与现有技术的实现相比，消耗较少的功率且不增加工艺选项。
因此，如上所述的光学前端电路由在电流数字转换器电路内实现的粗模数转换和在粗转换之后执行的细模数转换组成。每次粗转换完成时，即一旦二进制结果信号提供一位或M位，电流数字转换器电路的受控电流源就耦接到积分放大器的输出端，以便更快地对该输出端再充电。实现提供数字字信号的较低有效位的电流信号的细模数转换的ADC电路可以实现为∑-Δ(sigma-delta)ADC或逐次逼近ADC。电流数字转换器电路也可用于实现ADC电路。
在改进方案中，控制单元准备用来根据主时钟信号来提供采样时钟信号和转换时钟信号两者。其中，转换时钟信号和采样时钟信号具有不同的时钟频率或基本相等的时钟频率。
在转换时钟信号与采样时钟信号不同的情况下，实现细ADC转换的ADC电路以与电压信号被采样到采样电容器上的速率不同的时钟速率运行。其中，采样时钟信号速率可以是主时钟信号速率的几分之一，而转换时钟信号速率可以是主时钟信号速率的倍数。
在另一改进方案中，计算电路准备用来将数字字提供为相关双样本。
为此，计算电路存储从针对电流信号的复位电平的转换的粗模数转换和细模数转换组合的数字值和与电流信号的信号电流电平的转换对应的随后确定的数字值，并利用数字字信号来提供这两个值。
在光学前端电路中，使用校准来放大粗ADC(即电流数字转换器电路)的位，以便形成以数字字信号提供的最终数据字。将数字字信号提供为以二进制结果信号提供的位乘以一个因子与数字信号的位的组合。在校准中，调节所述因子。在示例性方法中，为了校准所述因子，向光学前端电路提供两个已知的电流值。使用利用二进制结果信号和数字信号转换所述两个电流值提供的值来确定该因子。
通过保持采样时钟速率独立于转换时钟速率，能够将多个粗ADC复用为一个细ADC。通过采用比采样时钟信号速率更高的主时钟信号，可以放宽细ADC的噪声要求。
在一个实施例中，计算机断层扫描装置具有根据上述实施例之一的光学前端。
因此，如上所述的光学前端电路准备用于计算机断层扫描装置中。
在一个实施例中，一种用于提供输出电压的方法至少包括以下步骤：
供给电流信号，
借助于积分放大器中的电荷积分将电流信号转换为输出电压，
对输出电压进行量化并由此提供具有至少一位的二进制结果信号，
在提供二进制结果信号时，基本上同时将辅助电流提供到积分放大器的输出端，以用于对所述输出端进行再充电，并根据二进制结果信号向电流信号添加附加的电荷量。
由于借助于辅助电流对积分放大器的输出端进行再充电，因此积分放大器的稳定时间被大大缩短。由于在限定的时间量内供给辅助电流，而该时间量是积分放大器内实现的时间常数的四分之一或更小，因此辅助电流不会干扰积分放大器。这在积分放大器是由两级或更多级实现的情况下尤其有利，这种情况将引发更高阶的稳定行为。由于根据所提出的构思，仅在较短的时间量内供给辅助电流，因此改善了稳定行为。
该方法可以通过上面定义的电流数字转换器电路来实现。
下文参照附图使用示例性实施例来详细解释本发明。在功能上相同或具有相同作用的部件和电路元件具有相同的附图标记。就在功能上对应于一个其他电路部分或部件的电路部分或部件而言，在以下每个附图中将不再重复其描述。
在附图中：
图1示出了具有电流数字转换器电路的光学前端电路的实施例示例；
图2示出了受控电流源的实施例示例；
图3示出了关于电流数字转换器电路的信号图；
图4示出了关于图2的受控电流源的信号图；
图5A和图5B示出了示例信号图；
图6示出了光学前端电路的另一个实施例示例；
图7示出了积分放大器的运算放大器的实现示例；以及
图8示出了计算机断层扫描装置的实施例示例。
图1示出了具有电流数字转换器电路的光学前端电路的实施例示例，两者都根据所提出的构思。电流数字转换器电路包括积分放大器IAmp、量化器电路Op2、数模转换器电路Dac和受控电流源CCS。积分放大器IAmp具有运算放大器Op1和积分电容器Cfb，该积分电容器耦接在运算放大器的反馈回路中，位于运算放大器的输出端13与其反相输入端12之间。输入端12适于接收电流信号Ip。
量化器电路Op2连接到输出端13，使得其接收电压信号Vout作为输入。在所绘制的示例中，量化器电路Op2被实现为时钟比较器，该时钟比较器在其非反相输入端上接收电压信号Vout、在其反相输入端上接收第一参考电压信号Vref1，以及在其时钟输入端上接收主时钟信号Sclk。量化器电路Op2根据电压信号Vout与至少第一参考电压信号Vref1的比较，在其输出端14处提供二进制结果信号Scmp1。
数模转换器电路Dac以可切换的方式连接，即通过多个开关连接到积分放大器IAmp的输入端12。在所绘制的示例中，数模转换器电路Dac包括开关电容器Cdac，开关电容器可以串联连接到积分放大器IAmp的输入端12或连接到端子15和16。在端子15与16之间供给第三参考电压Vref3。数模转换器电路Dac的开关由随二进制结果信号Scmp1变化的Dac阶跃信号Scmp2来控制。
将第三参考电压Vref3的电平选择为使得与数模转换器Dac的开关电容器Cdac一起，提供的电荷与满量程输入电流信号Ip相等且相反。
辅助电流源CCS借助于第一开关S1连接到积分放大器IAmp的输出端13。每当第一开关S1闭合时，受控电流源CCS准备用来将辅助电流Iaux提供到输出端13。第一开关S1根据二进制结果信号Scmp1进行控制。
在所绘制的示例中，电流数字转换器电路还包括连接到积分放大器IAmp的输出端13的输出电容器Ccmp。输出电容器Ccmp还连接到参考电位端子10。在所绘制的示例中，电流数字转换器电路还包括连接到量化器电路Op2的输出端14的控制单元CTL。控制单元CTL准备用来提供控制量化器电路Op2的操作的主时钟信号Sclk。此外，控制单元CTL接收二进制结果信号Scmp1并由此提供控制数模转换器电路Dac的开关的操作的Dac阶跃信号Stmp2。控制单元CTL根据二进制结果信号Scmp1来提供Dac阶跃信号，通过插入短延迟以实现Dac阶跃信号Scmp2与二进制结果信号Scmp1之间的非重叠。
在所绘制的示例中，光电二极管PD连接到积分放大器IAmp的输入端12。具体地，光电二极管PD的阳极端子连接到输入端12，而光电二极管PD的阴极端子连接到参考电位端子10，该参考电位端子同时连接到积分放大器IAmp的非反相输入端。
电流信号Ip被供给给积分放大器IAmp的反相输入端12。电流信号Ip通过积分放大器IAmp积分，并由此在输出端13处提供电压信号Vout。量化器电路Op2将电压信号Vout与第一参考电压信号Vref1进行比较，并由此提供二进制结果信号Scmp1。二进制结果信号Scmp1的脉冲也是根据主时钟信号Sclk生成的。控制单元CTL根据二进制结果信号Scmp1、可能通过添加一些延迟以实现两个信号之间的非重叠来生成Dac阶跃信号Scmp2。Dac阶跃信号Scmp2控制数模转换器电路Dac的开关Sa、Sb、Sc和Sd。当开关Sc和Sd闭合时，开关电容器Cdac被充电到第二参考电压的电平。一旦量化器电路Op2的输出端14切换，开关Sc和Sd就断开，并且经过一小段非重叠时间(为简单起见未在图中示出)后，开关Sa和Sb闭合，使得累积在开关电容器Cdac上的电荷被提供到积分放大器IAmp的输入端12。同时，即当开关Sa和Sb在量化器电路Op2的输出端Scmp1切换后闭合时，第一开关S1借助于充电时钟信号Sckp闭合。受控电流源CCS因此在由充电时钟信号Sckp控制的时间量内提供辅助电流Iaux。所述时间量小于由积分放大器IAmp而导致的时间常数Tau。
作为另一变型，DAC可能由两个Cdac单元组成，它们以交替方式操作以允许100％的占空比。也可以采用其他方案，即在第一DAC充电时才使用第二DAC。
所提出的电流数字转换器电路使得积分放大器IAmp的输出端13能够更快地稳定，这将稳定时间提高到例如4到20倍。光学前端电路包括所描述的电流数字转换器电路和采样电容器Cs、模数转换器(ADC)电路Ad、第二开关S2、第三开关S3和计算电路Cal。光电二极管PD可以连接到积分放大器IAmp的输入端12。电流信号Ip因此包括光电二极管PD的光电流。采样电容器Cs借助于第二开关S2耦接到积分放大器IAmp的输出端13，第二开关S2由控制单元CTL提供的采样时钟信号Scks进行控制。ADC通过其输入端借助于第三开关S3耦接到采样电容器Cs，第三开关S3由同样由控制单元CTL提供的转换时钟信号Sckc进行控制。ADC电路Ad的输出端17和量化器电路Op2的输出端14各自耦接到计算电路CAL。在ADC电路Ad的输出端17处提供数字信号Sn，其随电流信号Ip变化且包括N位，其中N是大于或等于1的整数。
计算电路CAL通过将二进制结果信号Scmp1与数字信号Sn组合来提供数字字信号Sw。为此，计算电路CAL可以具有抽取滤波器DF。该抽取滤波器应用于数字信号Sn，并且在对ADC电路Ad过采样的情况下可能是有利的。计算电路CAL还具有应用于二进制结果信号Scmp1的数字功能Fx。此处的Fx示出了积分器功能，其相当于对量化器电路Op2的输出进行计数。数字字信号Sw与相关双采样操作一起提供的值对应于在采样时钟信号Scks的当前时钟沿与先前时钟沿之间在积分放大器IAmp的输入端12处注入的总电荷。
以二进制结果信号Scmp1提供的位和以数字信号Sn的提供N个位的组合在组合器部件Cmb中实现。计算电路CAL还可以具有相关双采样CDS、提供用于相关双采样的逻辑电路Fcds。相关双采样是指采样时钟信号Scks的任何给定上升沿处的数字字与采样时钟信号Scks的紧接着的前一个上升沿处的数字字的一阶差分。
在计算电路CAL的输出端处提供数字字信号Sw。
在所绘制的示例中，量化器电路Op2由比较器放大器来实现，该比较器放大器在主时钟信号Sclk的每个时钟周期，在其输出端处提供恰好一位。因此，二进制结果信号Scmp1是1比特宽。
所绘制示例中的数字信号Sn具有N位，其中N是大于或等于1的整数。
参照图3解释了电流数字转换器电路的详细功能。
在采样时钟信号Scks的控制下，采样电容器Cs对输出电压Vout进行采样。电压跟随器Vf可以插入在第二开关S2与第三开关S3之间。一旦完成在采样电容器Cs上的采样，在闭合第三开关S3的转换时钟信号Sckc的控制下，将所述采样结果提供到ADC电路Ad的输入端。电流数字转换器电路提供电流信号的粗模数转换，而ADC电路Ad基本上提供电流信号的细模数转换。因此，在所绘制的示例中，在计算电路CAL的输出端处提供的数字字信号Sw的最高有效位由二进制结果信号Scmp1提供。所述数字字信号Sw的剩余位由ADC电路Ad提供。因此，采样时钟信号Scks、转换时钟信号Sckc和主时钟信号的时钟速率可以彼此不同。然而，采样时钟信号Scks和转换时钟信号Sckc均来自于主时钟信号Sclk。
在另一示例性实现方式中，由第三开关S3结合采样电容器Cs所实现的采样和保持功能可以以与本领域技术人员已知的不同方式来实现。
图2示出了受控电流源CCS的实施例示例。因此，图2示出了如图1所示的受控电流源CCS的实施方式示例。
受控电流源包括定时生成单元TGU和电流生成单元CGU。定时生成单元TGU准备用来提供充电时钟信号Sckp。在该示例中，定时生成单元TGU包括第一触发器FF1和第二触发器FF2、与门G、反相器Inv、用于提供偏置电流Ibias的电流源和辅助电容器Caux。用于提供偏置电流Ibias的电流源耦接在电源电位端子11与辅助电容器Caux的一个极板之间。
辅助电容器Caux的第二极板耦接到参考电位端子10。提供偏置电流Ibias的电流源与辅助电容器Caux之间的连接点18连接到第三运算放大器Op3的非反相输入端。第三运算放大器Op3的反相输入端接收第二参考电压Vref2。第三运算放大器Op3的输出端连接到第二触发器FF2的时钟输入端。第一触发器FF1和第二触发器FF2均实现为D触发器。第二触发器FF2的D输入端连接到电源电位端子11。第二触发器FF2的Q输出端连接到与门G的第一输入端。第二触发器FF2的复位输入端连接到第一触发器FF1的复位输入端并连接到与门G的输出端。第一触发器FF1的时钟输入端接收Dac阶跃信号Scmp2。第一触发器FF1的D输入端连接到电源电位端子11。第一触发器FF1的Q输出端连接到与门G的第二输入端。
Dac阶跃信号Scmp2被提供到反相器Inv，该反相器控制第四开关S4，第四开关提供连接点18与参考电位端子10之间的可切换连接。所绘制示例中的电流生成单元CGU具有电流镜部件CM，其镜像偏置电流Ibias以在其输出端处提供辅助电流Iaux。电流镜部件包括至少一个电流镜。作为替代方案，电流生成单元CGU具有可调电阻器，该可调电阻器以一个端子连接到电源电位并提供辅助电流Iaux。在这些替代方案中的任一个方案中，每当第一开关S1闭合时，辅助电流Iaux被提供到积分放大器的输出端。
充电时钟信号Sckp的第一电平变化在二进制结果信号Scmp1的电平变化与Dac信号Scmp2的电平变化一致时生成。一旦借助于偏置电流Ibias(反映在连接点18处的充电信号Sci中)将辅助电容器Caux充电到第二参考电压Vref2的电平(反映在充电结束信号Sco中)，就示出充电时钟信号Sckp的第二电平变化。受控电流源的详细功能参照图4进行解释。
图3示出了关于所提出的电流数字转换器电路的信号图。在每一行中绘制了与时间t相关的一个信号。第一行示出了主时钟信号Sclk，第二行示出了电流信号Ip，第三行示出了电压信号Vout，第四行绘制了二进制结果信号Scmp1，第五行绘制了Dac阶跃信号Scmp2，第六行绘制了充电时钟信号Sckp。VDD代表电源电压，在二进制信号的情况下，其为高电平，而零伏为低电平。
电流信号Ip在积分放大器中积分，并由此转换成电压信号Vout。积分反映在电压信号Vout的下降斜坡中。在时间点t1，电压信号Vout与第一参考电压信号Vref1的电平交叉。随着主时钟信号Sclk的下一个脉冲到来，量化器电路Op2的输出切换，即其电平从低变为高，这反映在二进制结果信号Scmp1中。在时间点t2，数模转换器电路Dac被触发以将存储在开关电容器Cdac上的电荷包注入到积分放大器IAmp的输入端，该电荷包的极性与电流信号Ip的极性相反。同时，在时间点t2，生成充电时钟信号Ckp的第一电平变化，在这种情况下是上升沿。这使得第一开关S1闭合并且使得辅助电流Iaux被提供到积分放大器IAmp的输出端13。这使得电压信号Vout迅速呈现其起始电平。在时间点t3，生成充电时钟信号Sckp的第二电平变化，在这种情况下是下降沿。
下面参照图4解释充电时钟信号Sckp下降沿的生成细节。
图4示出了关于图2的受控电流源的信号图。从上到下绘制了与时间t相关的以下信号：Dac阶跃信号Scmp2、充电信号Sci、充电结束信号Sco和充电时钟信号Sckp。随着时间点t2处的Dac阶跃信号Scmp2的上升沿，第一触发器FF1的输出变为1。借助于反相器Inv，开关S4断开，并且辅助电容器Caux开始对偏置电流Ibias进行积分，如在充电信号Sci中反映的。一旦充电信号Sci达到第二参考电压Vref2的值，第三运算放大器Op3的输出就变为1或高电平，如在充电结束信号Sco中反映的。该脉冲为第二触发器FF2计时，使其Q输出变为1。这使得与门的输出也变为1，从而经由第一触发器FF1和第二触发器FF2的复位输入端来复位它们。这意味着充电信号Sckp在时间点t3的下降沿。
因此，充电时钟信号Sckp在时间量t内为高或导通(On)，该时间量为时间点t3与时间点t2之间的差。导通时段t可以根据以下等式计算：
dT＝Vref2＊Caux/Ibias (1)
其中，dT表示导通时段t，Vref2表示第二参考电压信号Vref2，Caux表示辅助电容器Caux的电容，Ibias表示偏置电流Ibias。
因此，当第一开关S1闭合时，以下电荷量Qaux以辅助电流Iaux提供到积分放大器IAmp的输出端13。
Qaux＝Ibias＊dT (2)
将第一等式(1)代入第二等式(2)得到：
Qaux＝Vref2＊Caux
因此得出，电流数字转换器电路对跨工艺和温度的偏置电流Ibias的变化不敏感。如图3所示，在时间点t2处电压信号Vout中发生的电压阶跃可以计算如下：
Vstep＝Vref2＊Ｃdac/Ｃfb
其中，Cdac表示开关电容器Cdac的电容，Cfb表示反馈电容器Cfb的电容。
通常所说的电容器比被很好地控制，例如0.1％精度(6西格玛(6sigma)匹配)和合理的电容器尺寸。这意味着Vstep随第二参考电压值Vref2变化到一阶并且得到很好的控制。积分放大器IAmp的输出端13处的电荷根据以下等式计算：
Qout＝Vref2＊M＊Ccmp
其中，M是电容Cdac和Cfb的平均比，Ccmp是输出电容器Ccmp的电容。
辅助电容器Caux由与输出电容器Ccmp相同的类型来实现，它实现了等式3和5的工艺温度变化良好的相互跟踪。这意味着积分放大器IAmp的输出端所需的最大电荷量由受控电流源CCS提供，并且因此运算放大器Op1可以慢得多，即实现更大的时间常数Tau。因此，所提出的整个前端电路与工艺和温度无关地变化到一阶，并且仅受失配的限制，失配通常可以做得非常小。该效果参考图5A和图5B更详细地解释。
图5A和图5B分别示出了Dac阶跃信号Scmp2和电压信号Vout。在图5A中，现有技术的实施方式被用作不具有受控电流源CCS的基础。这意味着电压信号Vout只会缓慢再充电到其起始电平。Dac阶跃信号Scmp2持续L秒。可以看出，在L秒结束时，电压信号Vout还没有达到其初始电平Vstep。这意味着在Dac阶跃信号Scmp2的周期结束时，仍然存在相对高的误差。这是因为运算放大器必须自行处理Dac脉冲的整个稳定过程。
与此不同，图5B是基于所提出的电流数字转换器电路的，该电路具有受控电流源以帮助积分放大器稳定Dac阶跃信号Scmp2的脉冲。在充电时钟信号Sckp的导通时段，受控电流源CCS提供辅助电流Iaux，以用于对积分放大器IAmp的输出端进行充电。因此，电压信号Vout处的电压阶跃具有较高的陡度，这使得输出端较快地再充电。从图中可以看出，时间T非常小，例如只有时间Ls的5％，由此保留了95％的时钟周期，以将剩余电荷提供给输出端13。在起始电平Vstep与在时间点t3达到的电压电平之间仅余很小的差值d。该差值d由运算放大器Op1确定。可以看出，为此保留了足够的时间，并且在时间点t4处的Dac阶跃信号Scmp2的脉冲结束时，误差仍然非常低，甚至没有误差。
调整第二参考电压Vref2和偏置电流Ibias，使得充电时钟信号Sckp的导通时间t远小于时间点t2与t4之间的Dac阶跃信号Scmp2的导通时间。
图6示出了所提出的光学前端电路的另一个实施例示例。该实施例基本上与图1的实施例一致。下面仅解释图1的实施例与图6的实施例之间的差异。在图6中，量化器电路Op2被实现为M位的时钟量化器，其中M是大于或等于2的整数。供给具有2的M次方减1个电平的第一参考电压Vref1，用于闪存实现。因此，二进制结果信号Scmp1和Dac阶跃信号Scmp2提供有M位。积分放大器IAmp的运算放大器Op1由两级gm1、gm2实现。gm1、gm2中的每一级都具有一个运算放大器。其中，来自受控电流源CCS的辅助电流Iaux经由第一开关S1提供到第一级gm1的输出端。这有助于积分放大器IAmp的输出端13的更快的再充电。第一开关S1由在这种情况下具有M位的充电时钟信号Sckp控制。得到的数字字信号Sw的位数对应于M和N的总和。
在另一个示例性实施方式中，图6中由Op2实现的时钟量化器可以以本领域技术人员已知的不同方式来实现。
图7示出了积分放大器的运算放大器的实施方式示例。所述实施方式将与图1或图6中绘制的实施例一起用于实现运算放大器Op1。所绘制的电路示出了如权利要求中定义的折叠共源共栅。折叠共源共栅包括晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15和T16。折叠共源共栅一方面连接到电源电位端子11，在该电源电位端子处提供例如Vdd的电源电位，另一方面连接到参考电位端子10，在该参考电位端子处提供例如地的参考电位。除了常规折叠共源共栅之外，所绘制的电路包括晶体管T9和T10，所述晶体管分别实现为实现折叠节点的PMOS晶体管。节点21和22表示运算放大器Op1的输入对的漏极节点。电流源本身表示输入对，其可以被视为将电压转换为电流。在左侧，栅极连接到运算放大器的反相输入端的输入对由供给正电流+I的电流源表示。连接点19和20表示输入对的公共源极节点，其为差分地电位。在右侧，栅极连接到运算放大器Op1的非反相输入端子的输入对以提供负电流-I的电流源的形式来绘制。晶体管T1和T2作为共源共栅连接到非反相输入端的漏极节点19。类似地，T4和T5作为共源共栅连接到反相输入端的漏极端子20。晶体管T6和T7连接为负电流–I的电流镜。类似地，晶体管T3和T8连接为正电流+I的电流镜。折叠节点晶体管T9通过其源极端子连接到晶体管T1的漏极端子。晶体管T9的漏极端子连接到晶体管T7的漏极端子。晶体管T9的栅极端子连接到晶体管T11和T12的栅极端子。在右侧，折叠节点晶体管T10以其源极端子连接到晶体管T4的漏极端子。晶体管T10的漏极端子连接到晶体管T8的漏极端子。晶体管T10的栅极端子连接到晶体管T14和T15的栅极端子。
晶体管T7的栅极端子连接到晶体管T6的栅极和漏极端子。晶体管T8的栅极端子连接到晶体管T3的栅极和漏极端子。
晶体管T7偏置晶体管T9和T12，而晶体管T8偏置晶体管T14和T10。其中，来自另一个支路的具有相同极性的电流用于偏置折叠节点，例如，流过晶体管T6的总量达–I/2的电流被镜像到晶体管T7，并用于偏置晶体管T9和T12。在低功耗和高性能应用中，需要在非常高的偏置电流下偏置输入对，并保持运算放大器其他支路中的电流较低。在图7中，正电流+I和负电流-I的最大值可以为数百微安到毫安的量级，以实现高性能，而其余支路中的偏置电流可能只有几微安。然而，在不使用上述技术的情况下，即利用栅极连接到晶体管T6的晶体管T7来偏置晶体管T12和T9的折叠节点，并利用栅极连接到晶体管T3的晶体管T8来偏置折叠节点晶体管T14和T10，对于相同的功率，这通常会导致较差的回转(slewing)/线性性能。使用图7的电路实现了低电压、低功耗和高性能操作。例如，左侧晶体管T1、T2、T3和T12中需要四倍饱和电压，以及晶体管T9中栅源电压的一个阈值电压。总之，操作所提出的折叠共源共栅需要一个阈值电压和四倍的饱和电压。与现有技术的折叠共源共栅相比，这节省了至少一个阈值电压。因此，能够更好地满足净空约束。
与现有技术实现方式相比，在使用所提出的折叠共源共栅来实现图1或图6的运算放大器Opa1时，所得解决方案需要至少低四倍的功率才能为光学前端电路实现相同的噪声和线性度。例如，与常规解决方案所需的模拟地电压为1.8V相比，提出的解决方案仅需要0.9V的模拟地电压。由此该解决方案超越了kT/C限制。
此外，在所描述的实施例中，如果实现相同的噪声性能，则节省了功率，并且所需的芯片面积仅为常规实现方式的大约四分之一或更小。
图8示出了计算机断层扫描装置的实施例示例。计算机断层扫描装置CTA包括光学前端电路OFE。光学前端电路OFE以上述实施例之一的形式实现。
应当理解，针对任何一个实施例描述的任何特征可以单独使用，或者与所描述的其他特征相结合地使用，并且还可以与任何其他实施例的一个或更多个特征相结合地使用，或者与任何其他实施例的任意组合相结合地使用，除非描述为替代性的。此外，在不脱离如所附权利要求中限定的电流数字转换器电路、光学前端电路、计算机断层扫描装置和用于提供输出电压的方法的范围的情况下，也可以采用以上未描述的等同物和修改。
附图标记列表
10 参考电位端子
11 电源电位端子
12 输入端
13、14、17 输出端
15、16 端子
18、19、20、21、22 连接点
PD 光电二极管
IAmp 积分放大器
Inv 反相器
Ip 电流信号
Cfb、Caux、Cdac、Cs 电容器
Ccmp 电容器
Op1、Op3 运算放大器
Op2 量化器电路
Vout 电压信号
CCS 受控电流源
S1、S2、S3、S4 开关
Sa、Sb、Sc、Sd 开关
Sclk、Sckp、Scks、Sckc 时钟信号
CTL 控制电路
Vre1、Vref1 参考电压信号
VF 电压跟随器
Scmp1、Scmp2、Sn、Sw 信号
Iaux、Ibias 电流
CAL 计算电路
Ad ADC电路
Dac 数模转换器电路
DF 抽取滤波器
Fx 数字功能
Cmb 组合器
Fcds CDS逻辑电路
gm1、gm2 级
G 与门
Sci、Sco 信号
FF1、FF2 触发器
CM 电流镜部件
t1、t2、t3、t4 时间点
T1、T2、...Tx 晶体管
CTA 计算机断层扫描装置
OFE 光学前端电路

Claims (15)

1.一种电流数字转换器电路，具有：
积分放大器(IAmp)，其输入端(12)适于接收电流信号(Ip)，且输出端(13)适于提供电压信号(Vout)，所述电压信号为所述电流信号(Ip)的积分的函数，
量化器电路(Op2)，其输入端耦接到积分放大器(IAmp)的输出端(13)，且输出端(14)适于提供二进制结果信号(Scmp1)，所述二进制结果信号为所述电压信号(Vout)与至少第一参考电压信号(Vref1)的比较的函数，
数模转换器电路(Dac)，其根据所述二进制结果信号(Scmp1)以可切换的方式耦接到积分放大器(IAmp)的输入端(12)，以及
受控电流源(CCS)，其经由第一开关(S1)耦接到积分放大器(IAmp)的输出端(13)，所述第一开关根据所述二进制结果信号(Scmp1)进行控制，以便将辅助电流(Iaux)供给到积分放大器(IAmp)的输出端(13)。
2.根据权利要求1所述的电流数字转换器电路，其中，所述辅助电流(Iaux)在所述二进制结果信号(Scmp1)发生脉冲时供给，供给的时间量小于由积分放大器(IAmp)实现的时间常数。
3.根据权利要求1或2所述的电流数字转换器电路，其中，所述受控电流源(CCS)包括电流生成单元(CGU)和定时生成单元(TGU)，其中，所述定时生成单元(TGU)准备用来提供充电时钟信号(Sckp)，其中，在所述二进制结果信号(Scmp1)发生电平变化时生成充电时钟信号(Sckp)的第一电平变化，并且一旦借助于偏置电流(Ibias)对定时生成单元(TGU)所包括的辅助电容器(Caux)的充电达到第二参考电压(Vref2)的电平，就生成充电时钟信号(Sckp)的第二电平变化，以及
其中，所述电流生成单元(CGU)准备用来提供所述辅助电流(Iaux)，所述电流生成单元包括用于镜像所述偏置电流(Ibias)的电流镜部件(Tx)或连接到电源电位(11)的可调电阻器。
4.根据权利要求1至3中任一项所述的电流数字转换器电路，还包括控制单元(CTL)，其准备用来提供用于控制至少所述量化器电路(Op2)的操作的主时钟信号(Sclk)。
5.根据权利要求1至4中任一项所述的电流数字转换器电路，其中，所述积分放大器(IAmp)包括运算放大器(Op1)和积分电容器(Cfb)，所述积分电容器耦接在所述运算放大器(Op1)的反馈回路中，位于所述运算放大器的输出端(13)与反相输入端(12)之间，其中，所述运算放大器(Op1)由折叠共源共栅(Ty)实现，其中，折叠共源共栅的每个折叠节点由晶体管实现。
6.根据权利要求5所述的电流数字转换器电路，其中，所述运算放大器(Op1)由两级或更多级(gm1、gm2)实现。
7.根据权利要求1至6中任一项所述的电流数字转换器电路，其中，所述数模转换器电路(Dac)实现为基于开关电容器(Cdac)的一位数模转换器，所述开关电容器以可切换的方式附加地连接到用于供给第三参考电压(Vref3)的相应端子(15、16)。
8.根据权利要求1至6中任一项所述的电流数字转换器电路，其中，所述数模转换器电路(Dac)实现为基于多个电容器的M位数模转换器，其中M为大于或等于2的整数。
9.根据权利要求7所述的电流数字转换器电路，其中，所述量化器电路(Op2)实现为恰好一位的时钟比较器放大器。
10.根据权利要求8所述的电流数字转换器电路，其中，所述量化器电路(Op2)实现为M位的时钟量化器。
11.一种光学前端电路，包括：
根据权利要求4至10中任一项所述的电流数字转换器电路，其中，积分放大器(IAmp)的输入端(12)处的电流信号(Ip)包括能够连接到所述输入端(12)的光电二极管(PD)的光电流，
采样电容器(Cs)，其经由第二开关(S2)耦接到积分放大器(IAmp)的输出端(13)，所述第二开关(S2)由采样时钟信号(Scks)控制，
模数转换器ADC电路(Ad)，其通过其输入端经由第三开关(S3)耦接到采样电容器(Cs)，所述第三开关(S3)由转换时钟信号(Sckc)控制，所述ADC电路(Ad)具有输出端(17)，在所述输出端处提供数字信号(Sn)，其中，所述数字信号(Sn)随电流信号(Ip)变化并且包括N位，其中N是大于或等于1的整数，以及
计算电路(CAL)，其耦接到ADC电路(Ad)的输出端(17)以及量化器电路(Op2)的输出端，所述计算电路(CAL)准备用来通过将二进制结果信号(Scmp1)与数字信号(Sn)组合来提供数字字信号(Sw)。
12.根据权利要求11所述的光学前端电路，其中，所述控制单元(CTL)准备用来根据具有不同时钟速率或基本相等的时钟速率的主时钟信号(Sclk)、采样时钟信号(Scks)和转换时钟信号(Sckc)来提供采样时钟信号(Scks)和转换时钟信号(Sckc)。
13.根据权利要求11或12所述的光学前端电路，其中，所述计算电路(CAL)准备用来将所述数字字信号(Sw)提供为相关双样本。
14.一种具有根据权利要求11至13中任一项所述的光学前端电路(OFE)的计算机断层扫描装置(CTA)。
15.一种用于提供输出电压(Vout)的方法，所述方法至少包括以下步骤：
供给电流信号(Ip)，
借助于积分放大器(IAmp)中的电荷积分，将所述电流信号(Ip)转换为电压信号(Vout)，
对所述电压信号(Vout)进行量化并由此提供具有至少一位的二进制结果信号(Scpm1)，
在提供二进制结果信号(Scmp1)时，基本上同时将辅助电流(Iaux)提供到积分放大器(IAmp)的输出端，以用于对所述输出端进行再充电，并根据二进制结果信号(Scmp1)向电流信号(Ip)添加附加的电荷量。
CN202080056600.3A 2019-08-22 2020-08-20 电流数字转换器电路、光学前端电路、计算机断层扫描装置及方法 Pending CN114208039A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP19193046.0A EP3783798A1 (en) 2019-08-22 2019-08-22 Current to digital converter circuit, optical front end circuit, computed tomography apparatus and method
EP19193046.0 2019-08-22
PCT/EP2020/073333 WO2021032837A1 (en) 2019-08-22 2020-08-20 Current to digital converter circuit, optical front end circuit, computed tomography apparatus and method

Publications (1)

Publication Number Publication Date
CN114208039A true CN114208039A (zh) 2022-03-18

Family

ID=67734519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080056600.3A Pending CN114208039A (zh) 2019-08-22 2020-08-20 电流数字转换器电路、光学前端电路、计算机断层扫描装置及方法

Country Status (4)

Country Link
US (1) US11876539B2 (zh)
EP (1) EP3783798A1 (zh)
CN (1) CN114208039A (zh)
WO (1) WO2021032837A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021530473A (ja) 2018-07-06 2021-11-11 エイチエフシー・プレステージ・インターナショナル・ホールディング・スウィッツァーランド・エスアーエールエル 毛髪着色組成物ならびにその塗布および除去のための方法
WO2020008073A2 (en) 2018-07-06 2020-01-09 Hfc Prestige International Holding Switzerland S.A.R.L Multicomponent composition
US12015427B2 (en) * 2022-04-05 2024-06-18 Stmicroelectronics (Research & Development) Limited Photodiode current compatible input stage for a sigma-delta analog-to-digital converter

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342983A (en) * 1980-08-11 1982-08-03 Westinghouse Electric Corp. Dynamically calibrated successive ranging A/D conversion system and D/A converter for use therein
US5754131A (en) * 1996-07-01 1998-05-19 General Electric Company Low power delta sigma converter
US7375666B2 (en) * 2006-09-12 2008-05-20 Cirrus Logic, Inc. Feedback topology delta-sigma modulator having an AC-coupled feedback path
US7768433B2 (en) * 2007-07-16 2010-08-03 Qualcomm Incorporated Dynamic slew rate control based on a feedback signal
US8711980B2 (en) * 2010-09-10 2014-04-29 Intel IP Corporation Receiver with feedback continuous-time delta-sigma modulator with current-mode input
US9178528B1 (en) * 2012-09-05 2015-11-03 IQ-Analog Corporation Current impulse (CI) digital-to-analog converter (DAC)
US9118346B2 (en) * 2013-12-19 2015-08-25 Analog Devices, Inc. Complementary switches in current switching digital to analog converters
US9380381B2 (en) * 2014-03-18 2016-06-28 Infineon Technologies Ag Microphone package and method for providing a microphone package
US9531394B1 (en) * 2015-06-22 2016-12-27 Silicon Laboratories Inc. Calibration of digital-to-time converter
US9362936B1 (en) * 2015-06-22 2016-06-07 Silicon Laboratories Inc. Digital-to-time converter
US10581453B1 (en) * 2018-12-18 2020-03-03 Robert Bosch Gmbh Precision current-to-digital converter

Also Published As

Publication number Publication date
US20220329256A1 (en) 2022-10-13
WO2021032837A1 (en) 2021-02-25
KR20220044804A (ko) 2022-04-11
EP3783798A1 (en) 2021-02-24
US11876539B2 (en) 2024-01-16

Similar Documents

Publication Publication Date Title
US7142143B2 (en) Time-continuous sigma/delta analog-to-digital converter
CN114208039A (zh) 电流数字转换器电路、光学前端电路、计算机断层扫描装置及方法
US7095345B2 (en) Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter
EP2137820B1 (en) Low power, low noise digital-to-analog converter reference circuit
KR101229572B1 (ko) 디지털 대 아날로그 변환
US5479130A (en) Auto-zero switched-capacitor integrator
US20160233872A1 (en) Method and Apparatus for Excess Loop Delay Compensation in Continuous-Time Sigma-Delta Analog-to-Digital Converters
US7173485B2 (en) Phase-compensated filter circuit with reduced power consumption
US9077356B2 (en) MDAC with differential current cancellation
US7095356B1 (en) Providing reference voltage with desired accuracy in a short duration to a dynamically varying load
US8344796B2 (en) Switched capacitor circuit
US11962277B2 (en) Switched-capacitor amplifier and pipelined analog-to-digital converter comprising the same
US7151474B2 (en) Controlled current source; in particular for digital/analogue converters in continuous-time sigma/delta modulators
CN111245383B (zh) 用于误差信号放大及处理的电路和方法
US11349439B2 (en) Method for amplifier load current cancellation in a current integrator and current integrator with amplifier load current cancellation
KR102682699B1 (ko) 전류-디지털 변환기 회로, 광학 프론트 엔드 회로, 컴퓨터 단층촬영 장치 및 방법
US6906658B2 (en) Reducing droop in a reference signal provided to ADCs
JP3731334B2 (ja) 変調器およびオーバサンプル形ａ／ｄ変換器
EP1890383B1 (en) A hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter
US12015427B2 (en) Photodiode current compatible input stage for a sigma-delta analog-to-digital converter
US11646662B2 (en) Reference buffer
White et al. Analysis of errors in a comparator-based switched-capacitor biquad filter
Ren et al. A clock jitter error compensation and auto-tuning structure for continuous-time modulators
Luh et al. Feed-Forward Gain Compensation for CMOS Continuous-Time Modulators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination