CN114203547A - 用于在衬底表面上形成图案化特征的方法和系统 - Google Patents

用于在衬底表面上形成图案化特征的方法和系统 Download PDF

Info

Publication number
CN114203547A
CN114203547A CN202111002304.8A CN202111002304A CN114203547A CN 114203547 A CN114203547 A CN 114203547A CN 202111002304 A CN202111002304 A CN 202111002304A CN 114203547 A CN114203547 A CN 114203547A
Authority
CN
China
Prior art keywords
precursor
pulse period
reactant
layer
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111002304.8A
Other languages
English (en)
Inventor
李承泫
具盻炫
金显哲
井上尚树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM IP Holding BV
Original Assignee
ASM IP Holding BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM IP Holding BV filed Critical ASM IP Holding BV
Publication of CN114203547A publication Critical patent/CN114203547A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

公开了在衬底表面上形成图案化特征的方法。示例性方法包括使用等离子体增强循环沉积过程来形成包括第一材料的可转化层，并将可转化层暴露于能量以形成第二材料。第一或第二材料可以相对于第一和第二材料中的另一种被选择性地蚀刻。

Description

用于在衬底表面上形成图案化特征的方法和系统
技术领域
本公开总体涉及用于在衬底表面上形成图案化特征的方法和系统。更具体地，本公开的示例涉及可用于形成可在器件制造中使用的可转化层的方法和系统。
背景技术
在电子器件的制造过程中，通过图案化衬底表面并使用例如湿法蚀刻和/或干法蚀刻过程从衬底表面去除材料，可以在衬底表面上形成特征的精细图案。光致抗蚀剂通常用于衬底表面的这种图案化。
光致抗蚀剂图案可以通过以下形成：在衬底表面上涂覆一层光致抗蚀剂，掩蔽光致抗蚀剂的表面，将光致抗蚀剂的未掩蔽部分暴露于辐射，比如紫外光或电子束，并去除光致抗蚀剂的一部分(例如未掩蔽或掩蔽部分)，同时在衬底表面上留下光致抗蚀剂的一部分(例如未掩蔽或掩蔽部分中的另一个)。一旦光致抗蚀剂被图案化，图案化的光致抗蚀剂可以用作模板，用于在去除光致抗蚀剂的区域中蚀刻衬底表面上的材料。蚀刻后，通过剥离光致抗蚀剂和/或灰化去除剩余的光致抗蚀剂。
如上所述，传统的光致抗蚀剂过程包括涂覆和去除光致抗蚀剂的步骤。换句话说，光致抗蚀剂在器件制造期间被去除，使得光致抗蚀剂通常不形成器件的一部分。尽管这种技术在一些应用中效果很好，但该技术需要相对大量的步骤，比如涂覆、显影和剥离光致抗蚀剂。此外，典型的光致抗蚀剂技术使用相对昂贵的设备，比如涂布器、显影剂和光致抗蚀剂剥离剂。此外，因为光致抗蚀剂被使用和去除且不形成器件的一部分，所以需要额外的材料来形成器件。并且，传统的光致抗蚀剂技术可能提供相对高的未对准机会。
因此，需要在衬底表面上形成图案化特征的改进方法。此外，还需要包括图案化特征的结构，比如适于形成器件的结构。
在本部分中阐述的问题和解决方案的任何讨论已被包括在本公开中仅是为了提供本公开的情况，不应被认为是承认任何或所有讨论在本发明做出时是已知的。
发明内容
本公开的各种实施例涉及在衬底表面上形成图案化特征的方法、用于形成图案化特征的系统以及包括图案化特征的结构。图案化特征可用于形成器件，比如半导体器件。
虽然本公开的各种实施例解决现有方法、系统和结构的缺点的方式将在下面更详细地讨论，但一般来说，本公开的各种实施例提供了使用更少的过程步骤和/或更少的设备在衬底表面上形成图案化特征的改进方法。
根据本公开的示例性实施例，提供了一种在衬底表面上形成图案化特征的方法。一种或多种示例性方法包括以下步骤：使用等离子体增强循环沉积过程，在衬底表面上形成包含第一材料的可转化层，并将可转化层暴露于能量，以在暴露于能量的可转化层的第一区域和包含第一材料的未暴露于能量的可转化层的第二区域中形成第二材料，其中第一材料的蚀刻速率不同于第二材料的蚀刻速率。根据这些实施例的各个方面，第一材料包括硅、钛、锡、铪、锆、铟、锑、碲、碘和铯中的一种或多种。根据进一步示例，该方法包括相对于第二材料选择性地蚀刻第一材料或相对于第一材料选择性地蚀刻第二材料的步骤。
根据本公开的进一步实施例，提供了一种结构。该结构可以根据本文所述的方法形成。该结构可以包括衬底和形成为覆盖衬底的一个图案化特征。
根据本公开的进一步示例，一种器件包括如本文所述的结构或使用其而形成。
根据本公开的又一些示例，提供了一种配置为执行如本文所述的方法和/或形成如本文所述的结构的系统。
参考附图，通过下面对某些实施例的详细描述，这些及其他实施例对于本领域技术人员来说将变得显而易见；本发明不限于所公开的任何特定实施例。
附图说明
当结合以下说明性附图考虑时，通过参考详细描述和权利要求，可以获得对本公开的示例性实施例的更完整理解。
图1-6示出了根据本公开的示例性实施例的结构。
图7示出了根据本公开的至少一个实施例的时序。
图8-11示出了根据本公开的至少一个实施例的附加结构。
图12示出了根据本公开的至少一个实施例的系统。
应当理解，附图中的元件是为了简单和清楚而示出的，并不一定是按比例绘制的。例如，图中一些元件的尺寸可能相对于其他元件被放大，以帮助提高对本公开的所示实施例的理解。
具体实施方式
尽管下面公开了某些实施例和示例，但本领域的技术人员将理解，本发明超出了具体公开的实施例和/或本发明的用途及其明显的修改和等同物。因此，所公开的本发明的范围不应该被下面描述的特定公开实施例所限制。
本公开总体涉及在衬底表面上形成图案化特征的方法、包括图案化特征的结构(例如使用本文所述的方法形成的结构)以及用于执行该方法和/或形成该结构的系统。如下文更详细描述，可以使用各种方法来形成适于形成电子器件的结构。示例性方法可用于形成可转化层，将可转化层的一部分暴露于能量以使可转化层的该部分转化，并去除可转化层的转化部分或未转化部分。如下文更详细讨论，可转化层的未被去除的部分可以形成器件结构的一部分和/或器件的一部分。
如下面进一步更详细阐述，示例性方法和系统可以用于以相对有效的方式形成具有期望特性的器件。示例性方法可用于使用更少的处理步骤和/或使用更少的设备在层中形成图案化特征。
在本公开中，气体可以包括在常温常压下为气体的材料、蒸发的固体和/或蒸发的液体，并且根据情况可以由单一气体或气体混合物构成。除了过程气体之外的气体，例如不经过气体分配组件(例如喷淋头、其他气体分配装置等)而引入的气体，可以用于例如密封反应空间，并且可以包括密封气体，例如稀有或其他惰性气体。术语惰性气体是指在施加等离子体功率时不在可感知的程度上参与化学反应的气体和/或能够激发前体的气体。术语前体和反应物可以互换使用。
如本文所用，术语衬底可以指可用于形成或可在其上形成器件、电路或薄膜的任何底层材料。衬底可以包括块体材料，比如硅(例如单晶硅)、其他第四族材料，例如锗，或者化合物半导体材料，例如GaAs，并且可以包括在块体材料之上或之下的一个或多个层。此外，衬底可以包括各种特征，例如在衬底层的至少一部分内或上形成的凹部、线等。通过特定示例，衬底可以包括电介质层，比如氧化硅。
在一些实施例中，膜是指在垂直于厚度方向的方向上延伸以覆盖整个目标或相关表面的层，或者简单地说是覆盖目标或相关表面的层。在一些实施例中，层是指在表面上形成的具有一定厚度的结构，或者膜或非膜结构的同义词。层可以是连续的，也可以是不连续的。膜或层可以由具有特定特性的离散的单个膜或层或者多个膜或层构成，并且相邻膜或层之间的边界可以是或不是清晰的，并且可以是或不是基于相邻膜或层的物理、化学和/或任何其他特性、形成过程或顺序和/或功能或目的而建立的。
在本公开中，连续可以指不打破真空、不中断作为时间线、不进行任何材料介入步骤、不改变处理条件、紧接其后作为下一步骤、或者在一些实施例中在除了两个结构之外的两个结构之间不介入离散物理或化学结构中的一个或多个。
术语循环的沉积过程或循环沉积过程可以指将前体(和/或反应物)顺序引入反应室以在衬底上沉积层，并且包括诸如原子层沉积(ALD)、循环化学气相沉积(循环CVD)和包括ALD成分和CVD成分的混合循环沉积过程的处理技术。
如本文所用，术语原子层沉积(ALD)可以指气相沉积过程，其中沉积循环优选多个连续的沉积循环在处理室中进行。通常，在每个循环期间，前体被引入并可以化学吸附到沉积表面(例如衬底表面或先前沉积的下伏表面，例如来自先前ALD循环的材料)，形成不容易与额外前体反应(即自限制反应)的单层或亚单层。此后，反应物(例如另一种前体或反应气体)可随后被引入处理室，用于将化学吸附的前体转化为沉积表面上的所需材料。通常，该反应物能够与前体进一步反应。此外，在每个循环期间还可以利用吹扫步骤来从处理室中去除过量的前体和/或在化学吸附的前体转化之后从处理室中去除过量的反应物和/或反应副产物。此外，如本文所用，术语原子层沉积也意味着包括由相关术语指定的过程，例如化学气相原子层沉积、原子层外延(ALE)、分子束外延(MBE)、气源MBE或有机金属MBE，以及当用前体成分、反应气体和吹扫气体(例如惰性载气)的交替脉冲执行时的化学束外延。PEALD是指ALD过程，其中在一个或多个ALD步骤中施加等离子体。
如本文所用，氧化硅是指包括硅和氧的材料。氧化硅可以由式SiOx表示，其中x可以在1和2之间(例如SiO2)。在一些情况下，氧化硅可以不包括化学计量的氧化硅。在一些情况下，氧化硅可以包括其他元素，比如碳、氮、氢等。
如本文所用，硅氧碳化物是指可以由化学式SiwOxCy表示的材料，其中w可以在约0至约2的范围内，x可以在约0至约2的范围内，y可以在约0至约5的范围内。
如本文所用，硅氧碳氮化物是指可以由化学式SiwOxCyNz表示的材料，其中w可以在约0至约2的范围内，x可以在约0至约2的范围内，y可以在约0至约2的范围内，z可以在约0至约2的范围内。
如本文所用，金属碳化物是指可以由化学式MwOxCy表示的材料，其中w可以在约0至约2的范围内，x可以在约0至约2的范围内，y可以在约0至约5的范围内。M可以是金属或准金属，比如钛、锡、铪、锆、铟、锑、碲、碘和铯中的一种或多种。
如本文所用，金属碳氮化物是指可以由化学式MwOxCyNz表示的材料，其中w可以在约0至约2的范围内，x可以在约0至约2的范围内，y可以在约0至约2的范围内，z可以在约0至约2的范围内。M可以是金属或准金属，比如钛、锡、铪、锆、铟、锑、碲、碘和铯中的一种或多种。
术语金属氧化物可以指包括金属或准金属和氧的金属。金属或准金属可以是例如钛、锡、铪、锆、铟、锑、碲、碘和铯中的一种或多种。
此外，在本公开中，变量的任意两个数字可以构成该变量的可行范围，并且指示的任何范围可以包括或排除端点。此外，指示的变量的任何值(不管它们是否用约指示)可以指精确值或近似值，并且包括等同物，并且在一些实施例中可以指平均值、中值、代表性、大多数等。此外，在本公开中，在一些实施例中，术语包括、由…构成和具有可以独立地指通常或广泛地包括、基本由…构成或由…构成。在本公开中，在一些实施例中，任何定义的含义不一定排除普通和习惯含义。
如上所述，用于在衬底表面上形成图案化特征的典型技术包括使用典型的光致抗蚀剂。除了蚀刻底层之外，这些技术还包括涂覆、显影和剥离光致抗蚀剂。相反，下面描述的技术可以包括更少的形成图案化特征的处理步骤。此外，下面描述的示例性技术可以允许图案化特征的较少机会和/或较少未对准。
在衬底表面上形成图案化特征的示例性方法包括使用等离子体增强循环沉积过程在衬底表面上形成可转化层。可转化层包括第一材料，其包括硅、钛、锡、铪、锆、铟、锑、碲、碘和铯中的一种或多种。举例来说，可转化层可以是或包括硅氧碳氮化物、硅氧碳化物、金属碳化物和金属碳氮化物中的一种或多种。
该方法还包括将可转化层暴露于能量，比如辐射(例如紫外或极紫外辐射)，以在暴露于能量的可转化层的第一区域和包含第一材料的未暴露于能量的可转化层的第二区域中形成第二材料。第一材料(例如未转化的)的蚀刻速率不同于(转化的)第二材料的蚀刻速率。因此，第一或第二材料可以从衬底表面选择性地蚀刻。
图1-6示出了根据示例性方法形成的结构。图5示出了其中可转化层是负可转化层的示例。图6示出了其中可转化层是正可转化层的示例。
参考图1，示出了在其上形成可转化层之前的衬底102。衬底102可以包括如上所述的衬底，比如包括电介质层比如氧化硅的衬底。
图2示出了包括覆盖衬底102的可转化层202的结构200。根据本公开的示例，可转化层202包括第一材料，其包括硅、钛、锡、铪、锆、铟、锑、碲、碘和铯中的一种或多种。例如，可转化层202/第一材料可以是或包括硅氧碳氮化物、硅氧碳化物、金属碳化物和/或金属碳氮化物。第一材料可以使用等离子体增强循环沉积过程形成。
等离子体增强循环沉积过程可以包括在前体脉冲周期内向反应室提供前体，在反应物脉冲周期内向反应室提供反应物，以及在等离子体脉冲周期内将反应物暴露于等离子体。该方法还可以包括在惰性气体脉冲周期内向反应室提供惰性气体的步骤。可替代地，等离子体增强循环沉积过程可以包括在前体脉冲周期内向反应室提供前体，在惰性气体脉冲周期内向反应室提供惰性气体，以及在等离子体脉冲周期内将惰性气体暴露于等离子体。示例性方法还可以包括在向反应室提供前体、将反应物暴露于等离子体和/或将惰性气体暴露于等离子体的一个或多个步骤之后的吹扫步骤。在一些情况下，等离子体增强循环沉积过程可以是或包括等离子体辅助ALD(PEALD)过程。
在前体脉冲周期内向反应室提供前体的步骤期间提供的前体可以包括例如含硅前体比如氨基硅烷和金属或准金属前体比如金属有机化合物中的一种或多种。前体可以包括硅、钛、锡、铪、锆、铟、锑、碲、碘和铯中的一种或多种。通过特定的示例，前体可以包括硅和/或钛。示例性的硅和钛前体包括二异丙基氨基硅烷、双(二乙基氨基)硅烷、四(二甲氨基)钛和异丙醇钛中的一种或多种。
在反应物脉冲周期内向反应室提供反应物的步骤期间提供的反应物可以包括含氮化合物。例如，含氮化合物可以包括氮气、氮气和惰性气体(例如氩气或He)的混合物。
惰性气体可以是或包括例如氩气。
图7示出了适用于示例性等离子体增强循环沉积过程的时序700。时序700包括前体脉冲周期702、惰性气体脉冲周期704、反应物脉冲周期706和等离子体脉冲周期708。如上所述，在一些情况下，惰性气体脉冲周期704可以是可选的。此外，在一些情况下，序列可以不包括反应物脉冲周期706。在一些情况下，反应物脉冲周期706可以包括提供反应物和惰性气体。时序700的步骤或脉冲周期可以重复多次，以获得期望厚度的可转化层。在一些情况下，惰性气体脉冲704和/或反应物脉冲706可以在前体脉冲702之前开始。步骤或脉冲周期可以在反应器系统的反应室内连续进行，直到获得可转化层的所需厚度。
如本文所用，脉冲周期是指气体(例如前体、反应物、惰性气体和/或载气)流向反应室的周期和/或施加功率(例如产生等离子体的功率)的周期。所示脉冲周期的高度和/或宽度不一定表示脉冲的特定量或持续时间。
下表1示出了示例性等离子体增强循环沉积过程的步骤/脉冲周期的示例性过程条件。
Figure BDA0003235925670000071
Figure BDA0003235925670000081
表1
如图7所示，时序700可被分段成进给段710、吹扫段712、等离子体段714和第二吹扫段716。在进给段710期间，可以向反应室提供反应物、可选的惰性气体和前体，例如反应室内前体、惰性气体和反应物的流可以重叠。换句话说，前体脉冲周期702、反应物脉冲周期706和惰性气体脉冲周期704可以重叠。在一些情况下，至少两个脉冲周期702-706重叠。根据进一步示例，前体脉冲周期和等离子体脉冲周期不重叠。
一旦可转化层202在衬底102上形成，可转化层202可暴露于能量，以在暴露于能量的可转化层的第一区域和包含第一材料的不暴露于能量的可转化层的第二区域中形成第二材料。参考图3，掩模302可用于阻挡区域304、306和308中的能量(例如紫外光)，同时允许能量(例如UV光)通过区域310和312中的可转化层202，从而与第一材料402、404和406形成第二材料408、410。
举例来说，波长为约193nm至约280nm的紫外光可用于在区域310和312中将可转化层第一材料转化为第二材料。暴露步骤的持续时间可以是约10至约3600秒或约300至约600秒。
如上所述，第一材料可以包括硅氧碳氮化物、硅氧碳化物、金属氧碳化物和/或金属氧碳氮化物。在第一材料包括硅氧碳氮化物的情况下，第一材料可以充当正可转化层并转化成氧化硅。在第一材料包括硅氧碳化物的情况下，第一材料可以充当负可转化层并转化成氧化硅。在第一材料包括金属氧碳氮化物的情况下，第一材料可以充当正可转化层，并且可以转化为金属氧化物。在第一材料包括金属碳化物的情况下，第一材料可以充当负可转化层，并且可以转化为金属氧化物。
一旦形成第二材料408、410，可使用选择性蚀刻过程来相对于第二材料408、410选择性地去除第一材料402、404、406，或者相对于第一材料402、404、406选择性地去除第二材料408、410。选择性去除可以使用湿法或干法蚀刻过程来完成。举例来说，相对于第二材料选择性地蚀刻第一材料的步骤可以包括使用含氟蚀刻剂(例如氟化氢)的湿法蚀刻。相对于第一材料选择性地蚀刻第二材料的步骤可以包括使用含氟蚀刻剂(例如氟化氢)的湿法蚀刻。在本文中，选择性去除或蚀刻意味着一种材料表现出一种材料(例如第一或第二)的蚀刻或去除速率大于另一种材料(第一或第二)的蚀刻或去除速率的20倍、10倍或5倍。
图5示出了结构500的示例，其中第一材料402、404和406被选择性去除，使得第二材料408、410(例如硅或金属氧化物)保留在衬底102的表面上。图6示出了结构600的示例，其中第二材料408、410被选择性去除，使得第一材料402、404和406(例如硅或金属氧化物)保留在衬底102的表面上。
图8-11示出了使用可转化层形成变薄图案(例如间隔物图案)的技术，其中蚀刻速率(例如湿法蚀刻速率)作为暴露于能量的时间的函数而变化。
如图8所示，可转化层804可以形成为覆盖衬底802。衬底802和可转化层804可以与衬底102和可转化层202相同或相似。类似地，可转化层804可以使用用于形成可转化层202的相同或类似过程来形成。
然后，能量可以通过区域904、906中的掩模902施加到具有第一材料912、914、916的可转化层804的区域，以形成第二材料908、910。然后，另一掩模1002可用于形成第三材料1004、1006，其可相对于第一材料912、914、916和第二材料908、910被选择性地蚀刻，或者如图11所示，第一材料912、914、916和第二材料908、910可相对于第三材料1004、1006被选择性地蚀刻。
根据本公开的进一步示例，本文描述的结构和方法可以用于形成器件，比如半导体或其他电子器件。第一材料或第二材料可以形成结构和器件的一部分。例如，第一材料或第二材料或第三材料(无论哪个没有被选择性蚀刻)可以形成器件的一部分。
现在转到图12，根据本公开的示例性实施例示出了反应器系统1200。反应器系统1200可用于执行本文所述的一个或多个步骤或子步骤和/或形成本文所述的一个或多个结构或其部分。
反应器系统1200包括在反应室3的内部11(反应区)中平行且彼此面对的一对导电平板电极4、2。尽管用一个反应室来说明，但系统1200可以包括两个或更多个反应室。通过从等离子体功率源30向一个电极(例如电极4)施加例如HRF功率(例如100kHz、13.56MHz、27MHz、60MHz、2.45GHz或其间的任何值)并将另一个电极(例如电极2)电接地，可以在反应室3内激发等离子体。温度调节器可以设置在下平台2(下电极)中，并且放置在其上的衬底(未示出)的温度可以保持在期望的温度，比如上面提到的衬底温度。电极4可以用作气体分配装置，比如喷淋板或喷淋头。可以使用气体管线23、气体管线24和气体管线25中的一个或多个，分别从源19、21、22和20并通过喷淋板4，将前体气体、反应气体和载气或惰性气体(如果有的话)等引入反应室3。尽管用三条气体管线23、24和25示出，但反应器系统1200可以包括任何合适数量的气体管线。举例来说，源20可以对应于吹扫气体源，源21可以对应于反应物源和/或惰性源，源22可以对应于前体源(例如具有载体源)，源19可以对应于通过导管36、38设置在边缘内部11附近的边缘气体源(例如氮气和氩气)。反应室3可以称为封闭型室，因为在图示的示例中，室壁34与基座/板2接触。
在反应室3中，可以设置具有排气管线7的圆形导管13，反应室3的内部11中的气体可以通过该导管排出。在一些实施例中，载气到反应室3的连续流可以使用流通系统(FPS)来实现。
反应器系统1200可以包括一个或多个控制器28，其被编程或以其他方式配置成使得本文描述的一个或多个方法步骤得以实施。控制器28与反应器的各种功率源、加热系统、泵、机器人和气体流量控制器或阀耦合，如本领域技术人员所理解。举例来说，控制器28可以配置成控制前体、反应物和惰性气体流入一个或多个反应室中的至少一个中，以在衬底表面上形成可转化层。如上所述，前体的气流和反应物的气流可以在一个或多个反应室中的至少一个内重叠。控制器可以类似地配置成执行本文描述的附加步骤。
在一些实施例中，可以使用双室反应器(用于处理彼此靠近设置的衬底的两个部分或隔室)，其中反应物气体和惰性气体可以通过共享管线供应，而前体气体通过非共享管线供应。
上述公开的示例性实施例不限制本发明的范围，因为这些实施例仅仅是本发明实施例的示例。任何等同的实施例都在本发明的范围内。实际上，除了在此示出和描述的实施例之外，本公开的各种修改，例如所描述的元件的替代有用组合，对于本领域技术人员来说从描述中变得显而易见。这种修改和实施例也旨在落入所附权利要求的范围内。

Claims (20)

1.一种在衬底表面上形成图案化特征的方法，该方法包括以下步骤：
使用等离子体增强循环沉积过程，在衬底表面上形成包含第一材料的可转化层，该第一材料包含硅、钛、锡、铪、锆、铟、锑、碲、碘和铯中的一种或多种；以及
将可转化层暴露于能量，以在暴露于能量的可转化层的第一区域和包含第一材料的未暴露于能量的可转化层的第二区域中形成第二材料；
其中第一材料的蚀刻速率不同于第二材料的蚀刻速率。
2.根据权利要求1所述的方法，还包括相对于第二材料选择性地蚀刻第一材料的步骤。
3.根据权利要求2所述的方法，其中，所述第一材料的蚀刻速率大于所述第二材料的蚀刻速率的20倍、10倍或5倍。
4.根据权利要求1所述的方法，还包括相对于第一材料选择性地蚀刻第二材料的步骤。
5.根据权利要求4所述的方法，其中，所述第二材料的蚀刻速率大于所述第一材料的蚀刻速率的20倍、10倍或5倍。
6.根据权利要求1-5中任一项所述的方法，其中，所述循环沉积过程包括原子层沉积。
7.根据权利要求1或2所述的方法，其中，所述等离子体增强循环沉积过程包括：
在前体脉冲周期内向反应室提供前体；
在反应物脉冲周期内向反应室提供反应物；以及
在等离子体脉冲周期内将反应物暴露于等离子体。
8.根据权利要求1或2所述的方法，其中，所述等离子体增强循环沉积过程包括：
在前体脉冲周期内向反应室提供前体；
在惰性气体脉冲周期内向反应室提供惰性气体；以及
在等离子体脉冲周期内将惰性气体暴露于等离子体。
9.根据权利要求7或8所述的方法，其中，所述前体包括氨基硅烷和金属有机化合物中的一种或多种。
10.根据权利要求7-9中任一项所述的方法，其中，所述前体包括硅、钛、锡、铪、锆、铟、锑、碲、碘和铯中的一种或多种。
11.根据权利要求7-10中任一项所述的方法，其中，所述前体包括二异丙基氨基硅烷、双(二乙基氨基)硅烷、四(二甲氨基)钛和异丙醇钛中的一种或多种。
12.根据权利要求7、9-11中任一项所述的方法，其中，所述反应物包括含氮化合物。
13.根据权利要求7、9-12中任一项所述的方法，其中，所述反应物包括氮气和氩气中的一种或多种。
14.根据权利要求8-13中任一项所述的方法，其中，所述惰性气体包括氩气。
15.根据权利要求7所述的方法，还包括在惰性气体脉冲周期内向反应室提供惰性气体的步骤。
16.根据权利要求7-15中任一项所述的方法，其中，所述前体脉冲周期和等离子体脉冲周期不重叠。
17.一种结构，包括：
衬底；以及
根据权利要求1形成的包括所述第一材料的层。
18.一种结构，包括：
衬底；以及
根据权利要求1形成的包括所述第二材料的层。
19.一种器件，包括根据权利要求17或18的结构。
20.一种系统，包括：
一个或多个反应室；
前体源，其包括硅前体、钛前体、锡前体、铪前体、锆前体、铟前体、锑前体、碲前体、碘前体和铯前体中的一种或多种；
反应物源；
等离子体功率源；
排气源；以及
控制器，
其中控制器配置成控制前体和反应物进入一个或多个反应室中的至少一个的气流，以在衬底表面上形成可转化层，并且
其中前体的气流和反应物的气流在一个或多个反应室中的至少一个内重叠。
CN202111002304.8A 2020-09-02 2021-08-30 用于在衬底表面上形成图案化特征的方法和系统 Pending CN114203547A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063073586P 2020-09-02 2020-09-02
US63/073,586 2020-09-02

Publications (1)

Publication Number Publication Date
CN114203547A true CN114203547A (zh) 2022-03-18

Family

ID=80356981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111002304.8A Pending CN114203547A (zh) 2020-09-02 2021-08-30 用于在衬底表面上形成图案化特征的方法和系统

Country Status (4)

Country Link
US (1) US20220068647A1 (zh)
KR (1) KR20220030171A (zh)
CN (1) CN114203547A (zh)
TW (1) TW202229625A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201224190A (en) * 2010-10-06 2012-06-16 Applied Materials Inc Atomic layer deposition of photoresist materials and hard mask precursors
US10468251B2 (en) * 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning

Also Published As

Publication number Publication date
US20220068647A1 (en) 2022-03-03
KR20220030171A (ko) 2022-03-10
TW202229625A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
US20210320003A1 (en) Method of forming a nitrogen-containing carbon film and system for performing the method
CN108411281B (zh) 通过热ald和peald沉积氧化物膜的方法
US9627221B1 (en) Continuous process incorporating atomic layer etching
US20200111669A1 (en) Method for depositing oxide film by peald using nitrogen
CN113140503A (zh) 形成高纵横比特征的方法
WO2013066667A1 (en) Dry etch processes
US10964587B2 (en) Atomic layer deposition for low-K trench protection during etch
US20230349043A1 (en) Method and system for forming metal silicon oxide and metal silicon oxynitride layers
US20220350248A1 (en) Method of forming an adhesion layer on a photoresist underlayer and structure including same
US20220068647A1 (en) Method and system for forming patterned features on a surface of a substrate
US20220319858A1 (en) Method and system for forming patterned structures including silicon nitride
US20230235453A1 (en) Method and system for forming a silicon oxycarbide layer and structure formed using same
US20220319833A1 (en) Method and system for mitigating underlayer damage during formation of patterned structures
US20220068639A1 (en) Method and system for forming patterned structures using multiple patterning process
US20230395372A1 (en) Method and system for forming patterned structures using multiple patterning process
US20220108881A1 (en) Method and system for forming silicon nitride on a sidewall of a feature
US20230393477A1 (en) High-temperature methods of forming photoresist underlayer and systems for forming same
US20230268179A1 (en) Methods for forming spacers and related structures
US20230227965A1 (en) Method and apparatus for forming a patterned structure on a substrate
US20230054940A1 (en) Method of forming patterned features
US20230070199A1 (en) Topology-selective deposition method and structure formed using same
KR20240008788A (ko) 실리콘 질화물을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20240036477A (ko) 맨드릴과 스페이서를 형성하기 위한 방법, 관련 구조체, 및 시스템
CN115142043A (zh) 用中间处理过程沉积氮化硅的方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination